KR100271860B1

KR100271860B1 - 메모리모듈 및 ic카드

Info

Publication number: KR100271860B1
Application number: KR1019970001568A
Authority: KR
Inventors: 다츠야 나가타; 히로야 시미즈; 아츠시 나카무라; 히데시 후쿠모토; 도시오 스가노
Original assignee: 가나이 쓰도무; 가부시키가이샤 히다치세이사꾸쇼
Priority date: 1996-01-25
Filing date: 1997-01-21
Publication date: 2001-01-15
Also published as: KR970061020A; TW338224B; JPH09205283A; US5838549A

Abstract

여러개의 반도체메모리등의 반도체장치를 프린트배선기판에 실장한 예를들면 메모리모듈이나 IC카드와 같은 반도체모듈에 관한 것으로서, 처리동작의 고속화에 따라 동작시의 CMOS의 관통전류가 접지 또는 전원 인덕턴스에 의해서 노이즈를 발생시켜 오동작의 원인으로 된다는 문제점을 해소하기 위해, 반도체메모리의 전원단자Vcc 또는 접지단자Gnd중 접속단자에서 멀리 배치된 단자에 접속하는 전원층 또는 접지층을 반도체메모리 근처에 배치하는 구성으로 하였다.

이러한 구성에 의해서, 메모리모듈이나 IC카드와 같은 반도체모듈의 노이즈를 저감하고 고속의 처리동작을 가능하게 하므로 반도체모듈 자신의 제조비용을 상승시키는 일 없이 특성개선을 도모할 수 있고, 또 반도체모듈에 접속한 전자장치의 신뢰성의 향상을 도모할 수 있다는 효과가 얻어진다.

Description

메모리모듈 및 IC카드

본 발명은 여러개의 반도체메모리등의 반도체장치를 프린트배선기판에 실장한 예를 들면 메모리모듈이나 IC카드와 같은 반도체모듈에 관한 것이다.

종래의 반도체모듈 예를 들면 메모리모듈의 구성 및 구조에 관해서는 일본국 특허공개공보 평성 5-36923호에 기재된 바와 같이 노이즈에 의한 오동작을 방지하기 위해 반도체메모리를 탑재하는 프린트배선판의 전원선이나 접지선을 병렬로 마련하고 있었다. 그러나, 이 방법은 반도체메모리와 프린트배선판의 전원층이나 접지층과의 접속방법에만 주목하고 있고, 반도체메모리와 프린트배선판의 상대적인 배치나 접지층과 전원층의 배치에 대해서 고려되어 있지 않았다.

컴퓨터등의 전자장치는 처리동작의 고속화가 요구되고 있고, 고속으로 대규모의 처리를 가능하게 하는 반도체모듈이 필요로 되고 있다.

이러한 반도체모듈을 고속으로 동작시키면, 과도적으로 큰 전류가 흐르기 때문에 반도체장치나 프린트기판의 전류경로에 존재하는 인덕턴스에 의해서 노이즈를 발생한다. 이 노이즈는 반도체모듈 자체의 오동작이나 반도체모듈에 접속된 전자장치에 오동작을 일으키기 때문에 노이즈의 저감이 중대한 과제로 되고 있다.

이러한 과제는 종래에는 메모리모듈과 같은 반도체모듈의 처리동작속도가 클럭속도로 12MHz∼50Hz정도였기 때문에 과제로 되고 있지 않았지만, 클럭속도가 50HHz∼100MHz로 현재화(顯在化)하는 것이고, 또 100MHz 이상에서는 피할 수 없는 문제이다.

반도체모듈의 노이즈를 메모리모듈을 예로 들어 설명한다. 메모리모듈(1)은 통상의 전자장치와 마찬가지로 제2도에 도시한 바와 같이 반도체메모리(3)을 다층의 프린트배선판(2)에 탑재하고, 프린트배선판(2)의 측면가장자리에 접속단자(41)을 마련한 구조로 되어 있다. 신뢰성이 높고 저렴하고 대용량인 기억을 실현하기 위해 메모리모듈은 고유의 제약이나 과제를 갖고 있다.

즉, 대용량화를 실현하기 위해 여러개의 반도체메모리를 프린트배선기판에 탑재해서 동작시킨다. 그리고, 프린트배선기판상의 여러개의 반도체메모리의 어드레스를 선정하기 위해, 반도체메모리의 어드레스버퍼가 동시에 전환되어 관통전류가 흐른다. 이 관통전류가 1개의 큰 노이즈의 원인으로 된다.

또, 메모리모듈은 여러개의 반도체메모리와 접속단자를 접속하기 위해 많은 배선을 필요로 하지만, 배선을 위해 배선층을 많게 하면 가격이 높아지는 결점이 있다. 그 때문에, 예를 들면, 제3도에 도시한 바와 같이 금속도체층을 2개의 신호층(21)과 전원층(22)와 접지층(23)의 4층을 마련한 경우, 전원층(22)나 접지층(23)의 일부에 배선(42)를 수용해서 신호선을 접속하는 영역을 마련하는 경우가 있다.

이것에 의해 전체 층수를 적게할 수 있으므로 경제적으로 유리하지만, 전원층(22)나 접지층(23)의 면적이 작아져 노이즈를 발생하기 쉬워진다.

또, 환경에 대한 신뢰성이 높은 메모리모듈을 실현하기 위해서는 제4도에 도시한 바와 같이 칩(31)을 수지등의 봉지재(33)으로 봉지한 메모리반도체(3)을 사용하는 것이 유리하다. 그러나, 기억용량의 대용량화에 따라서 반도체칩(31)의 크기가 커지고, 칩(31)상의 배선 및 리이드(32)의 인덕턴스가 커지는 경향에 있다.

어드레스 전환시의 관통전류는 접속단자(41)에서 전원층(22)를 통과하고 메모리반도체(3)을 통과한 후, 접지층(23)을 통해서 접속단자(41)로 흐른다. 반도체패키지를 프린트기판에 실장하면 메모리반도체(3)의 두께 및 리이드(32)의 높이 때문에 메모리반도체(3)에 흐르는 전류는 프린트배선판에서 2mm 정도 떨어져서 흐르게 되므로 인덕턴스가 크다.

또, 이 메모리반도체(3)의 전원은 접속단자(41)에서 멀리 배치되고 또한 메모리반도체(3)을 탑재한 신호층(21)에 인접해서 접지층(23)을 배치한 조합에서는 메모리반도체(3)을 흐르는 전류는 프린트배선판의 접지층(23)에 바람직하지 않은 유도전류를 발생시킨다는 것을 알 수 있었다.

이 때문에, 메모리반도체(3)의 접지와 접속단자(41)의 Gnd는 거리가 가까움에도 불구하고, 인덕턴스가 커진다는 중대한 결점이 있다는 것을 알 수 있었다. 이 때문에, 접지의 인덕턴스가 커지면, 노이즈가 커져 고속의 처리동작이 어려워진다.

본 발명의 목적은 전원 및 접지의 인덕턴스를 저감하는 것에 의해, 노이즈를 저감하고 고속의 처리동작을 가능하게 하는 반도체모듈 및 메모리모듈을 제공하는 것이다.

제1도는 본 발명의 1실시예에 관한 메모리모듈의 부분사시도.

제2도는 본 발명의 1실시예에 관한 메모리모듈의 사시도.

제3도는 제1도의 프린트배선판의 상세한 부분사시도.

제4도는 본 발명의 1실시예에 관한 메모리모듈의 부분전개사시도.

제5도는 본 발명의 다른 1실시예의 메모리모듈의 부분단면도.

제6도는 본 발명의 다른 1실시예의 메모리모듈의 부분전개도.

제7도는 CMOS 관통전류의 설명도.

제8도는 페이스다운 반도체메모리의 단면도.

제9도는 본 발명의 1실시예에 관한 IC카드의 사시도.

상기 목적을 달성하기 위해 본 발명은 여러개의 금속도체층과 상기 각 금속도체층 사이에 마련된 절연층을 구비한 다층프린트배선판, 상기 다층프린트배선판의 적어도 한 쪽 면에 탑재하고 상기 다층프린트배선판과 전기적으로 접속된 여러개의 반도체장치 및 상기 다층프린트배선판의 적어도 한쪽 면의 한쪽 측면가장자리에 배치하고 상기 프린트배선판과 외부를 전기적으로 접속하는 여러개의 접속단자를 갖는 반도체모듈에 있어서, 상기 여러개의 금속도체층으로서 상기 여러개의 반도체장치를 탑재하고 또한 상기 여러개의 접속단자를 배치한 신호층, 상기 반도체장치의 전원단자와 상기 여러개의 접속단자중의 전원용 단자를 전기적으로 접속하는 전원층 및 상기 반도체장치의 접지단자와 상기 여러개의 접속단자중의 접지용 단자를 전기적으로 접속하는 접지층을 마련하고, 상기 전원단자와 상기 접지단자중 상기 여러개의 접속단자에서 더욱 먼쪽에 배치된 단자가 상기 전원단자일 때에는 상기 전원층을 상기 반도체장치에 가깝게 배치하고, 상기 여러개의 접속단자에서 더욱 먼쪽에 배치된 단자가 상기 접지단자일 때에는 상기 접지층을 상기 반도체장치에 가깝게 배치한 것을 특징으로 한다.

또, 본 발명의 다른 특징은 여러개의 금속도체층과 상기 각 금속도체층 사이에 마련된 절연층을 구비한 다층프린트배선판, 상기 다층프린트배선판의 적어도 한쪽 면에 탑재하고 상기 다층프린트배선판과 전기적으로 접속된 여러개의 반도체매모리 및 상기 다층프린트배선판의 적어도 한쪽 면의 한쪽 측면가장자리에 배치하고 상기 프린트배선판과 외부를 전기적으로 접속하는 여러개의 접속단자를 갖는 메모리모듈에 있어서, 상기 여러개의 금속도체층으로서 상기 여러개의 반도체메모리를 탑재하고 또한 상기 여러개의 접속단자를 배치한 신호층, 상기 반도체메모리의 전원단자와 상기 여러개의 접속단자중의 전원용 단자를 전기적으로 접속하는 전원층 및 상기 반도체메모리의 접지단자와 상기 여러개의 접속단자중의 접지용 단자를 전기적으로 접속하는 접지층을 마련하고, 상기 전원단자와 상기 접지단자중 상기 여러개의 접속단자에서 더욱 먼쪽에 배치된 단자가 상기 전원단자일 때에는 상기 전원층을 상기 반도체메모리에 가깝게 배치하고, 상기 여러개의 접속단자에서 더욱 먼쪽에 배치된 단자가 상기 접지단자일 때에는 상기 접지층을 상기 반도체메모리에 가깝게 배치한 것에 있다.

또, 본 발명의 또 다른 특징은 여러개의 금속도체층과 상기 각 금속도체 층 사이에 마련된 절연층을 구비한 다층프린트배선판, 상기 다층프린트배선판의 적어도 한쪽 면에 탑재하고 상기 다층프린트배선판과 전기적으로 접속된 여러개의 반도체메모리 및 상기 다층프린트배선판의 적어도 한쪽 면의 한쪽 측면가장자리에 배치하고 상기 프린트래선판과 외부를 전기적으로 접속하는 여러개의 접속단자를 갖는 메모리모듈에 있어서, 상기 여러개의 금속도체층은 상기 여러개의 반도체메모리를 탑재하고 또한 상기 여러개의 접속단자를 배치한 적어도 1개의 신호층, 상기 반도체메모리의 전원단자와 상기 여러개의 접속단자중의 전원용 단자를 전기적으로 접속하는 적어도 1개의 전원층, 상기 반도체메모리의 접지단자와 상기 여러개의 접속단자중의 접지용 단자를 전기적으로 접속하는 적어도 1개의 접지층 및 상기 반도체메모리의 신호단자와 상기 여러개의 접속단자중의 신호용 단자를 전기적으로 접속하는 적어도 1개의 제2 신호층으로 이루어지고, 상기 제1신호층과 상기 전원층 또는 상기 접지층 사이에 제1 절연층을 배치하고, 상기 전원층 또는 상기 접지층에 인접하고 또한 상기 전원층과 상기 접지층 사이에 제2 절연층을 배치하고, 상기 제2 절연층의 두께를 상기 제1 절연층의 두께의 1/4∼1/2로 한 것이다.

또, 본 발명의 또 다른 특징은 여러개의 금속도체층과 상기 각 금속도체층 사이에 마련된 절연층을 구비한 다층프린트배선판, 상기 다층프린트배선판의 적어도 한쪽 면에 탑재하고 상기 다층프린트배선판과 전기적으로 접속된 여러개의 반도체메모리 및 상기 다층프린트배선판의 적어도 한쪽 면의 한쪽 측면가장자리에 배치하고 상기 프린트배선판과 외부를 전기적으로 접속하는 여러개의 접속단자를 갖는 IC카드에 있어서, 상기 여러개의 금속도체층으로서 상기 여러개의 반도체메모리를 탑재하고 또한 상기 여러개의 접속단자를 배치한 신호층, 상기 반도체메모리의 전원단자와 상기 여러개의 접속단자중의 전원용 단자를 전기적으로 접속하는 전원층, 상기 반도체메모리의 접지단자와 상기 여러개의 접속단자중의 접지용 단자를 전기적으로 접속하는 접지층을 마련하고, 상기 전원단자와 상기 접지단자증 상기 여러개의 접속단자에서 더욱 먼쪽에 배치된 단자가 상기 전원단자일 때에는 상기 전원층을 상기 반도체메모리에 가깝게 배치하고, 상기 여러개의 접속단자에서 더욱 먼쪽에 배치된 단자가 상기 접지단자일 때에는 상기 접지층을 상기 반도체메모리에 가깝게 배치한 것에 있다.

본 발명에 의하면, 여러개의 금속도체층과 상기 각 금속도체층 사이에 마련된 절연층을 구비한 다층프린트배선판에 있어서, 여러개의 금속도체층으로서 신호층은 여러개의 반도체장치를 탑재하고 또한 여러개의 접속단자를 배치한다.

전원층은 반도체장치의 전원단자와 여러개의 접속단자중의 전원용 단자를 전기적으로 접속한다. 접지층은 반도체장치의 접지단자와 여러개의 접속단자중의 접지용 단자를 전기적으로 접속한다. 그리고, 반도체장치의 전원단자와 접지단자중 여러개의 접속단자에서 더욱 먼쪽에 배치된 단자가 전원단자일 때에는 전원층을 반도체장치에 가깝게 배치하고, 여러개의 접속단자에서 더욱 먼쪽에 배치된 단자가 접지단자일 때에는 접지층을 상기 반도체장치에 가깝게 배치한다.

또, 여러개의 절연층중 전원층과 접지층 사이에 마련된 제2 절연층의 두께는 신호층과 전원층 또는 접지층 사이에 마련된 제1 절연층의 두께의 1/4∼1/2로 한다.

이것에 의해, 메모리모듈이나 IC카드와 같은 반도체모듈의 전원 및 접지의 인덕턴스를 저감할 수 있으므로, 노이즈가 저감되고 고속의 처리동작을 가능하게 할 수 있다.

이하, 본 발명의 1실시예에 관한 반도체모듈 및 본 발명의 반도체모듈의 1실시예인 메모리모듈(1)을 도면을 사용해서 설명한다.

본 발명의 반도체모듈의 1실시예에 관한 메모리모듈(1)을 제1도, 제2도 및 제4도를 사용해서 설명한다.

본 실시예의 메모리모듈(1)의 구성은 제1도 및 제2도에 도시한 바와 같이 여러개의 금속도체층과 상기 각 금속도체층 사이에 마련된 절연층을 구비한 다층 프린트배선판(2)에 여러개의 반도체메모리(3)을 탑재하고 프린트배선판(2)의 한쪽 측면가장자리에 외부와 전기적으로 접속되는 접속단자(41)을 마련하고 있다.

본 실시예에서는 여러개의 반도체메모리(3)이 프린트배선판(2)의 한쪽 면에 배치되어 있는 경우에 대해서 설명하고, 그 후에 다른 실시예로서 양면에 배치된 경우에 대해서 설명한다.

먼저, 한쪽 면에 배치되어 있는 경우에 대해서 설명한다. 제1도에 도시한 바와 같이, 여러개의 금속도체층은 신호층(21), 전원층(22) 및 접지층(23)으로 이루어지고, 그 층의 순번은 여러개의 반도체메모리(3)을 탑재한 신호층(21), 다음에 반도체메모리(3)의 전원Vcc와 접지Gnd중 한쪽 측면가장자리에 배치한 접속단자(41)로부터의 거리가 먼 전원Vcc가 접속되는 전원층(22)를 두께방향으로 접지층(23)보다 반도체메모리(3)에 가깝게 배치한다. 이들 금속도체층 사이는 절연층(24)에 의해 절연한다.

통상, 이 반도체메모리(3)은 제4도에 도시하는 바와 같이, 칩(31)과 이 칩(31)과 전기적으로 접속된 리이드(32)의 일부를 봉지재(33)에 의해서 봉지한 구조를 갖고 있다. 또, 반도체메모리(3)에는 어드레스, 데이타, 제어의 각 신호 단자와 전원단자, 접지단자가 마련되어 있다.

금속도체층은 통상, 동박이 적합하지만 저항율이 낮은 금속을 사용할 수 있다. 또, 절연층(24)는 유리직포를 포함한 에폭시가 적합하지만, 절연성이 높고 적층이 가능한 폴리이미드등의 수지재료도 사용할 수 있다.

금속도체층의 두께는 3㎛∼100㎛가 바람직하지만, 두께는 얇을 수록 저항에 의한 손실이 커지고 한편, 두께가 두꺼울 수록 패턴작성이 곤란해 지기 때문에 10㎛∼40㎛가 특히 적합하다.

절연층의 두께는 제조의 용이함, 모듈의 기계적 강도, 기계적 강성, 전기적인 절연성, 배선의 유전율등을 배려해서 선정하기 때문에 재료에도 의존하여 3㎛∼ 1mm가 사용가능하다.

본 실시예의 작용을 이하 설명한다. 반도체메모리 (3)은 접속단자(41)에서 공급되는 외부의 신호에 의해서 디지털 데이타를 기억 및 재생하는 기능을 갖는다. 반도체메모리(3)의 Vcc는 전원에, Gnd는 접지에 접속하여 칩에 전류를 공급한다.

반도체메모리(3)의 각 단자는 신호배선이나 전원층(22), 접지층(23)을 통해서 접속단자(41)에 접속하고, 이 접속단자(41)을 거쳐서 예를 들면 컴퓨터본체의 기판과 같은 외부회로의 신호나 전원과 접속한다.

이와 같이, 외부회로와 접속하는 것에 의해, 외부회로로부터의 제어에 의해서 디지털 데이타의 기억 및 재생을 실행한다. 통상, 신호는 어드레스, 어드레스 스트로브, 데이타, 리드/라이트, 아웃풋인에이블에 의해 특정의 어드레스를 지정해서 데이타의 기억이나 재생을 실행한다.

기억이나 재생동작을 실행할 때, 메모리모듈(1)에서는 여러개의 어드레스나 데이타의 전압이 동시에 H에서 L, 또는 L에서 H로 변화되는 타이밍에서 과도적으로 큰 전류가 흐른다. 특히 제7도에 도시한 바와 같은 CMOS(Complementary Metal Oxide Semiconductor)회로에서는 입력신호Vin의 논리반응에 의해서 출력신호Vout가 반전할 때, 순간적으로 p채널 MOS(P-MOS) 및 n채널MOS(n-MOS)의 양쪽이 도통상태로 되어 전원Vcc에서 접지Gnd로 관통전류가 흐른다.

본 실시예의 메모리모듈(1)에서는 이 관통전류는 접속단자(41)의 Vcc에서 비어(43), 전원층(22), 비어(43)을 통해서 반도체메모리(3)의 전원단자Vcc에서 반도체메모리(3)으로 흘러 들어가고, 접지단자Gnd에서 비어(43), 접지층(23), 비어(43)을 거쳐서 접속단자(41)의 Gnd로 흐른다.

이 때, 본 실시예에서는 반도체메모리(3)의 전원단자Vcc와 접지단자Gnd 중, 전원단자Vcc가 접속단자(41)보다 먼쪽에 있고, 또 프린트배선판(2)의 전원층(22)는 접지층(23)보다 반도체메모리(3)에 가깝게게 배치하고 있어서 전원층(22)을 흐르는 전류와 반도체메모리(3)을 흐르는 전류의 자기적인 결합이 커지고, 접지층(23)에는 전원층(22)를 흐르는 전류에 의해 유도된 전류가 접지단자(41)의 방향으로 흐르기 때문에, 반도체메모리(3)에서 접속단자(41)까지의 접지 인덕턴스 및 전원 인덕턴스를 작게 할 수 있다. 이것에 의해, 노이즈를 저감할 수 있고 보다 고속의 처리동작이 가능한 메모리모듈(1)을 제공할 수 있는 효과가 있다.

본 실시예에서는 반도체메모리(3)의 전원단자Vcc가 접지단자Gnd보다 접속 단자(41)에 대해서 먼쪽에 있으므로, 전원층(22)를 접지층(23)보다 반도체메모리(3)에 가깝게 배치한 구성을 취하고 있지만, 반대의 경우에도 동일한 효과를 갖는 것은 물론이다. 즉, 반도체모리(3)의 접지단자Gnd가 전원단자Vcc보다 접속단자(41)에 대해서 먼쪽에 있는 경우에는 접지층(23)을 전원층(22)보다 반도체메모리(3)에 가깝게 배치한 구성을 취하면 좋다.

또, 본 실시예에서는 반도체메모리(3)은 SOJ패키지를 사용하고 있지만, 반도체메모리의 전원단자, 접지단자가 치우쳐서 배치되는 다른 패키지라도 동일하게 효과가 있다.

본 실시예에 의하면, 여러개의 금속도체층으로서 여러개의 반도체장치를 탑재하고 또한 여러개의 접속단자를 배치한 신호층, 반도체메모리의 전원단자와 여러개의 접속단자중의 전원용 단자를 전기적으로 접속하는 전원층 및 반도체메모리의 접지단자와 여러개의 접속단자중의 접지용 단자를 전기적으로 접속하는 접지층을 마련하고, 반도체메모리의 전원단자와 접지단자중 접속단자에서 먼쪽에 배치된 단자와 접속하는 층을 반도체메모리에 가깝게 배치하는 것에 의해, 반도체메모리에서 접속단자까지의 접지 인덕턴스 및 전원 인덕턴스를 작게 할 수 있다. 이것에 의해, 노이즈를 저감할 수 있고 보다 고속의 처리동작이 가능한 메모리모듈을 제공할 수 있는 효과가 있다.

다음에, 동일한 원리를 사용해서 앞의 실시예에 있어서의 반도체메모리(3)을 프린트배선판(2)의 양면에 배치한 다른 실시예를 설명한다. 구성, 작용은 앞의 실시예와 거의 동일하므로 중복되는 부분은 생략한다.

제1도를 사용해서 설명하면, 프린트배선판(2)는 상면부터 순차로 신호층(21), 전원층(22), 접지층(23), 신호층(21)의 4층의 금속도체층을 갖는다. 상면의 신호층(21)에 탑재한 반도체메모리(3)은 그의 전원단자Vcc가 접속단자(41) 보다 먼쪽에 있고, 프린트배선판(2)의 전원층(22)를 상면의 신호층(21)에 탑재한 반도체메모리(3)의 근처에 배치한 구성으로 되어 있는 것은 앞의 실시예와 동일하다.

제1도의 하면의 신호층(21)의 보이지 않는 면에 상면과 마찬가지로 반도체 메모리(3)을 탑재하고 있다. 하면의 반도체메모리(3)은 프린트배선판(2)의 접지층(23)에 가까우므로 반도체메모리(3)의 접지단자Gnd가 접속단자(41)에서 멀어지는 방향에 반도체메모리(3)을 탑재하고 있다.

본 실시예의 작용, 효과는 앞의 실시예와 동일하다. 본 실시예에 의하면, 프린트배선판은 금속도체층에 위에서 순차로 신호층 전원층, 접지층, 신호층의 4층을 갖고, 상면의 신호층에 탑재한 여러개의 반도체메모리는 반도체메모리의 전원단자를 접속단자에서 멀어지는 방향에 배치하고, 또한 하면의 신호층에 탑재한 여러개의 반도체메모리는 반도체메모리의 접지단자를 접속단자에서 멀어지는 방향에 배치하였다. 이것에 의해, 반도체메모리에서 접속단자까지의 접지 인덕턴스 및 전원 인덕턴스를 작게 할 수 있으므로, 노이즈를 저감할 수 있고 보다 고속의 처리동작이 가능한 메모리모듈(1)을 제공할 수 있는 효과가 있다.

상기 2개의 실시예에 있어서, 반도체메모리(3)은 SOJ타입의 반도체패키지를 사용하고 있었지만, SOJ타입은 내부의 칩이 페이스업으로 제4도에 도시한 바와 같이 칩(31)상의 회로패턴이 형성된 면을 윗쪽으로 향하게 하고 있다. 칩(31)상의 단자패드에서 리이드(32)에 의해 신호 또는 전원, 접지를 끌어내기 위해서 칩(31)의 두께 및 봉지재(33)의 두께가 부가되어 전원층(22) 또는 접지층(23)에서 반도체메모리(3)의 리이드(32)가 분리되어 있게 되어 전원 및 접지 인덕턴스가 커지는 경향이 있다.

제8도에 도시한 바와 같은 칩(31)의 회로를 구성하고 있는 패턴면(311)을 아래로 한 페이스다운의 반도체메모리(3)을 제1도에 도시하는 프린트배선판(2)에 실장하면, 리이드(32)와 전원층(22) 또는 접지층(23)의 거리를 작게 할 수 있고, 반도체메모리(3)에서 접속단자(41)까지의 접지 인덕턴스 및 전원 인덕턴스를 작게 할 수 있다. 이것에 의해, 노이즈를 저감할 수 있고 보다 고속의 처리동작이 가능한 메모리모듈(1)을 제공할 수 있는 효과가 있다.

다음에, 본 발명의 메모리모듈(1)의 다른 1실시예를 제5도 및 제1도를 사용해서 설명한다.

본 실시예의 구성은 반도체메모리(3)을 6층의 금속도체층을 갖는 프린트 배선판(2)의 양면에 전기적으로 접속하고 탑재한 것이다. 프린트배선판(2)는 위에서부터 순차로 신호층(21), 제1 절연층(241), 전원층(22), 제2 절연층(242), 접지층(23), 제3 절연층(243), 신호층(21), 제1 절연층(241), 전원층(22), 제1절연층(241), 신호층(21)을 배치하고 있다.

반도체메모리(3)은 제1도 및 제4도에서 설명한 앞의 실시예와 마찬가지로, 어드레스, 데이타, 제어의 각 신호단자, 전원단자 및 접지단자를 마련하고 있다. 또, 이 프린트배선판(2)는 제5도에는 도시하고 있지 않지만, 제1도에 도시한 바와 같이, 한쪽 측면가장자리에 여러개의 접속단자(41)을 갖고 있다.

프린트배선판(2)의 금속도체층중 전원층(22)는 반도체메모리(3)의 전원단자Vcc에 접속하고, 접지층(23)은 반도체메모리(3)의 접지단자Gnd에 접속하고 있다. 또, 전원층(22)는 접속단자(41)의 전원Vcc에 접지층(23)은 접속단자(41)의 접지Gnd에 접속하고 있다. 신호층(21)은 반도체메모리(3)을 탑재하고, 또한 여러개의 접속단자(41)을 배치한 제1 신호층(21a) 및 반도체메모리(3)의 신호선과 접속단자(41)의 신호용 단자를 전기적으로 접속하는 제2 신호층(21b)가 있다.

제1 신호층(21a) 및 제2 신호층(21b)는 모두 전원층(22)와 제1 절연층(241)을 거쳐서 인접하여 배치하고 있다. 제1 절연층(241)은 제5도에서는 제1 신호층(21a)와 전원층(22) 사이 또는 제2 신호층(21b)와 전원층(22) 사이에 있지만, 제1 신호층(21a) 또는 제2 신호층(21b)에 가장 근접해서 배치된 전원층(22) 또는 접지층(23) 사이의 절연층을 나타내고 있다.

전원층(22)는 2개 있지만, 적어도 1개는 접지층(23)과 제2 절연층(242)를 거쳐서 배치하고 있다.

제3 절연층(243)은 제2 신호층(21b)와 접지층(23) 사이에 있고, 제1 절연층(241)과 제2 절연층(242) 이외의 절연층이다. 즉, 제3 절연층(243)은 제1절연층(241)과 마찬가지로 제2 신호층(21b)와 전원층(22) 또는 접지층(23) 사이에 있지만, 제2 신호층(21b)에서 보아 2번째로 근접한 전원층(22) 또는 접지층(23) 사이의 절연층을 나타내고 있다.

제2 절연층(242)의 두께는 제1 절연층(241)의 두께의 1/2∼1/4로 하고 있다. 각 금속도체층 사이의 접속은 비어(43)에 의해 실행한다. 통상, 반도체메모리(3)은 제4도에 도시한 바와 같이, 칩(31)과 이 칩(31)과 전기적으로 접속된 리이드(32)의 일부를 봉지재(33)에 의해서 봉지한 구조를 갖는다.

금속도체층의 두께는 3㎛∼100㎛가 바람직하지만, 두께가 얇을 수록 저항에 의한 손실이 커지고 한편, 두께가 두꺼울 수록 패턴작성이 곤란하게 되므로 10㎛∼40㎛가 특히 적합하다.

본 실시예의 작용을 이하 설명한다. 반도체메모리(3)은 접속단자(41)에서 공급되는 외부의 신호에 의해서 디지털 데이타를 기억 및 재생하는 기능을 갖는다. 반도체메모리(3)의 Vcc는 전원에, Gnd는 접지에 접속해서 칩으로 전류를 제공한다 .

반도체메모리(3)의 각 단자는 신호배선이나 전원층(22), 접지층(23)을 통해서 접속단자(41)에 접속하고 이 접속단자(41)을 거쳐서 예를 들면, 컴퓨터본체의 기판과 같은 외부회로의 신호나 전원과 접속한다.

이와 같이, 외부회로와 접속하는 것에 의해 외부로부터의 제어에 의해서 디지털 데이타의 기억 및 재생을 실행한다. 통상, 신호는 어드레스, 어드레스 스트로브, 데이타, 리드/라이트, 아웃풋 인에이블에 의해 특정 어드레스를 지정해서 데이타의 기억이나 재생을 실행한다.

기억이나 재생동작을 실행할 때, 메모리모듈(1)에서는 여러개의 어드레스나 데이타의 전압이 동시에 H에서 L, 또는 L에서 H로 변화되는 타이밍에서 과도적으로 큰 전류가 흐른다. 특히, 제7도에 도시한 바와 같은 CMOS회로에서는 입력신호Vin의 논리반전에 의해서 출력신호Vout가 반전할 때, 순간적으로 p-MOS 및 n-MOS의 양쪽이 도통상태로 되어 전원에서 접지로 관통전류가 흐른다.

본 실시예의 메모리모듈(1)에서는 이 관통전류는 접속단자(41)의 Vcc에서 비어(43), 전원층(22), 비어(43)을 통하여 반도체메모리(3)의 전원단자Vcc에서 반도체메모리(3)으로 흘러 들어가고, 접지단자Gnd에서 비어(43), 접지층(23), 비어(43)을 거쳐서 접속단자(41)의 Gnd로 흐른다.

한편, 신호층(21)은 제1 절연층(241)을 거쳐서 전원층(22) 또는 접지층(23)과 근접해 있기 때문에 프로세스에서 허용되는 배선폭이 정해지면 절연층(241)의 유전율과 그 두께에 의해 원하는 특성 임피던스를 얻을 수 있다. 그 때문에, 접속단자(41)을 통해서 접속된 외부회로배선의 특성 임피던스와 정합을 취하는 것에 의해, 신호의 전송에서 오동작의 원인으로 되는 반사노이즈를 저감할 수 있다.

전원층(22)와 접지층(23)의 적어도 1조를 제2 절연층(242)를 거쳐서 근접하여 배치하고 제2 절연층(242)의 두께는 제1 절연층(241)의 두께의 1/ 2∼1 /4로 하고 있기 때문에, 관통전류가 흘렀을 때에 전원층(22)와 접지층(23)의 자기적인 결합이 커진다. 그 결과, 전원층(22)와 접지층(23)의 상호 인덕턴스가 커지고, 전원층(22) 및 접지층(23)의 실효 인덕턴스를 작게 할 수 있는 효과가 있다.

절연층의 두께는 제조프로세스상 취급이 가능한 최소의 두께 및 절연내압에 의해 선정할 필요가 있지만, 일정한 두께의 정수배가 가장 작성하기 쉽다.

이와 같이, 본 실시예에 의하면 제조프로세스를 번잡하게 하는 일 없이 전원층(22)와 접지층(23)의 실효 인덕턴스를 작게 할 수 있으므로, 관통전류에 의한 노이즈를 저감할 수 있다. 그 때문에, 노이즈를 저감할 수 있고 보다 고속의 처리동작이 가능한 메모리모듈(1)을 제공할 수 있는 효과가 있다.

본 실시예에서는 반도체메모리(3)을 프린트배선판(2)의 양면에 탑재한 메모리모듈(1)의 구성이지만, 프린트배선판(2)이 한쪽 면에 반도체메모리(2)를 탑재해도 동일한 효과가 얻어지는 것을 물론이다.

또, 본 실시예에서는 반도체메모리(3)에 SOJ(Small Out-line J leaded Package)패키지를 사용하고 있지만, QFP(Quad Flat Package). PGA(Pin Grid Array Package), TCP(Tape Carrier Package) 등의 패키지를 사용한 반도체메모리를 사용할 수 있다.

또, 본 실시예에서는 금속도체층을 6층 사용한 예를 들었지만, 전원층과 접지층이 제2 절연층에서 인접배치되어 있으면 좋고, 층 수는 본 실시예에 한정되는 것은 아니다.

본 실시예에 의하면, 제조프로세스를 번잡하게 하는 일 없이 전원층과 접지층의 실효 인덕턴스를 작게 할 수 있으므로, 관통전류에 의한 노이즈를 저감할 수 있기 때문에 노이즈를 저감할 수 있고 보다 고속의 처리동작이 가능한 메모리 모듈(1)을 제공할 수 있는 효과가 있다.

다음에, 본 발명의 메모리모듈(1)의 다른 1실시예를 제6도 및 제2도를 사용해서 설명한다.

본 실시예의 전체 구성은 제2도에 도시한 것과 동일하다. 즉 여러개의 금속도체층과 상기 각 금속도체층 사이에 마련된 절연층을 구비한 다층의 프린트 배선판(2)에 여러개의 반도체메모리(3)을 탑재하고 프린트배선판(2)의 한쪽 측면 가장자리에 외부와 전기적으로 접속되는 접속단자(41)을 마련해서 메모리모듈(1)을 구성하고 있다.

본 실시예의 특징으로 되는 구성부분을 제6도를 사용해서 설명한다. 제6도는 반도체메모리(3)의 여러개의 금속도체층중 최상층의 신호층(21), 전원층(22), 접지층(23)의 3층만을 추출해서 도시하고 있다. 또, 제6도를 보기 쉽게하기 위해 금속도체층 사이에 배치되어 있는 절연층은 생략하고, 또 신호층(21)의 신호선, 반도체메모리를 접속하는 랜드 및 비어의 대부분을 생략하고 있다.

최상증의 신호층(21)에는 여러개의 접속단자(41)을 마련하고 있다. 또, 이 신호층(21)상에 반도체메모리(3)을 실장하고 있다. 전원층(22)는 많은 부분이 시트상태의 금속도체를 사용하고 있지만, 일부분은 금속도체를 제외한 배선영역(44)를 마련하고 있고, 그 배선영역(44)중에 배선(42) 및 비어(43)을 마련하고 있다.

접지층(23)은 시트형상의 금속도체중에 일부 메시영역(45)를 마련하고 있다. 여기서 메시영역(45)라는 것은 소정의 구멍(46)을 배치한 영역으로서 메시형상의 미세한 구멍을 소정 위치에 배치한 영역을 말한다. 이 메시영역(45)는 전원층(22)에 마련된 배선영역(44)에 대향하는 위치에 마련되어 있다. 여기서는 생략하고 있지만, 반도체메모리(3)은 전원, 접지단자를 갖고 각각 전원층(22), 접지층(23)에 접속하고 있다.

또, 반도체메모리(3)의 어드레스, 데이타, 제어의 각 신호단자는 필요에 따라서 신호층(21) 또는 전원층(22)에 마련된 배선영역(44)의 배선(42) 및 비어(43)을 거쳐서 접속단자(41)에 접속하고 있다.

금속도체층은 통상, 동박이 적합하지만 저항율이 낮은 금속을 사용하는 것이 바람직하다. 또, 절연층(24)에는 유리직포를 포함한 에폭시가 적합하지만, 절연성이 높고 적층이 가능한 폴리이미드등의 수지재료도 사용할 수 있다.

금속도체층의 두께는 3㎛∼100㎛가 바람직하지만, 두께가 얇을 수록 저항에 의한 손실이 커지고 한편, 두께가 두꺼울 수록 패턴작성이 곤란해지기 때문에 10㎛∼40㎛가 특히 적합하다.

절연층의 두께는 제조의 용이함, 모듈의 기계적 강도, 기계적 강성, 전기적인 절연성, 배선의 유전율등을 배려해서 선정하기 때문에 재료에도 의존하여 3㎛m∼1mm가 사용가능하다.

본 실시예의 작용을 이하 설명한다. 반도체메모리(3)은 접속단자(41)에서 공급되는 외부의 신호에 의해서 디지털 데이타를 기억 및 재생하는 기능을 갖는다. 반도체메모리(3)의 Vcc는 전원에, Gnd는 접지에 접속하여 칩으로 전류를 공급한다.

반도체메모리(3)의 각 단자는 신호배선이나 전원층(22), 접지층(23)을 통해서 접속단자(41)에 접속하고, 이 접속단자(41)을 거쳐서 예를 들면, 컴퓨터본체의 기판과 같은 외부회로의 신호나 전원과 접속한다.

이와 같이, 외부회로와 접속하는 것에 의해, 외부회로로부터의 제어에 의하여 디지탈 데이타의 기억 및 재생을 실행한다. 통상, 신호는 어드레스, 어드레스 스트로브, 데이타, 리드/라이트, 아웃풋 인에이블에 의해 특정 어드레스를 지정해서 데이타의 기억이나 재생을 실행한다.

신호층(21)에는 주로 배선을 배치하지만 배선의 양이 많으면 이 층만으로는 배선을 수용할 수 없기 때문에, 전원층(22)에 배선영역(44)를 마련하여 일부의 배선을 수용하는 것에 의해 금속도체층의 수를 많게 하는 일 없이 원하는 배선을 실 행한다.

그러나, 전원층(22)에 배선을 수용한 경우, 접지층(23)이 근접해 있으면 배선(42)와 접지층(23) 사이의 정전용량이 커져 특성 임피던스를 원하는 값으로 하는 것이 어렵게 된다.

본 실시예에서는 전원층(22)의 배선영역(44)에 대향하는 메시영역(45)를 마련해서, 메시영역(45)의 구멍(46)의 크기, 위치를 조정하는 것에 의해 정전용량을 조정하고 그 결과, 제조프로세스를 변경하는 일 없이 배선(42)의 특성 임피던스를 조정하여 원하는 값으로 할 수 있다. 구멍(46)의 크기는 배선폭과 동등한 크기가 바람직하다. 배선폭은 0.05mm∼0.4mm를 주로 사용하고 있으므로 구멍(46)의 크기는 0.05mm∼0.8mm정도가 바람직하다.

이와 같이, 접지층(23)과 전원층(22) 사이의 거리가 변해도 전원층(22)의 일부에 마련한 배선영역(44)의 배선(42)의 특성 임피던스를 원하는 값으로 조정할 수 있으므로 전송품질이 좋은 배선을 적은 금속도체층수로 실현할 수 있음과 동시에 배선의 전송특성을 손상시키지 않고 전원층(22)와 접지층(23)의 거리를 근접시켜서 전원 및 접지 인덕턴스를 저감할 수 있는 효과가 있다.

따라서, 관통전류에 의한 노이즈 및 전송 노이즈를 저감할 수 있으므로 보다 고속의 처리동작이 가능한 메모리모듈을 제공할 수 있는 효과가 있다.

본 실시예에서는 배선영역(44)를 전원층(22)에, 메시영역(45)를 접지층(23)에 마련하고 있지만, 반대로 배선영역(44)를 접지층(23)에, 메시영역(45)를 전원층(22)에 마련해도 동일한 효과가 얻어진다. 또, 본 실시예에서는 반도체 메모리(2)에 SOJ패키지를 사용하고 있지만, QFP, PGA, TCP등의 패키지를 사용한 반도체메모리를 사용할 수도 있다.

본 실시예에 의하면, 제조프로세스를 번잡하게 하는 일 없이 전원층과 접지층의 실효 인덕턴스를 작게 하고, 또 신호선의 특성 임피던스를 조정할 수 있다. 따라서, 관통전류에 의한 노이즈 및 전송 노이즈를 저감할 수 있어 보다 고속의 처리동작이 가능한 메모리모듈을 제공할 수 있는 효과가 있다.

다음에, 본 발명의 1실시예에 관한 IC카드를 제9도를 사용해서 설명한다.

본 실시예의 IC카드(5)는 제1도의 메모리모듈(1)과 마찬가지로, 여러개의 금속도체층과 상기 각 금속도체층 사이에 마련된 절연층을 구비한 다층의 프린트 배선판(2)에 여러개의 반도체메모리(3)이 탑재되고, 여러개의 반도체메모리(3)은 프린트배선판(2)에 전기적으로 접속되고, 또 프린트배선판(2)의 한쪽 측면가장자리에 배치된 접속단자(41)에 접속되어 있다.

본 실시예에서는 여러개의 반도체메모리(3)은 프린트배선판(2)의 한쪽 면에만 배치되어 있다. 반도체메모리(3)을 탑재한 프린트배선판(2)는 카드케이스(51)에 수납되고 IC카드(5)가 구성되어 있다.

이 실시예에서는 프린트배선판(2)에는 반도체메모리(3)만 탑재되어 있지만, 통신, 암호등의 제어를 실행하는 반도체장치를 혼재해도 좋다. 반도체 메모리(3) 및 프린트배선판(2)의 구성은 앞의 실시예와 동일하므로 생략한다. 또 한, 제9도에서는 반도체메모리(3)의 반도체 패키지에 박형의 TSOP(Thin Small Outline Package)를 사용하고 있다.

IC카드(5)는 사람이 휴대해서 필요에 따라 컴퓨터에 접속하기 때문에, 카드케이스(51)은 휴대시, 조작시의 파손을 방지하기 위한 기계적 강도가 필요함과 동시에, 습도에 의한 부식이나 단락을 방지하는 외부환경으로 부터의 보호 등의 작용을 가질 필요가 있다. 따라서, 카드게이스(51)의 재료는 에폭시, 아크릴 등의 수지가 적합하다.

본 실시예의 작용은 상술한 1실시예와 동일하므로 생략한다. 본 실시예에 의하면, 접지 인덕턴스 및 전원 인덕턴스를 작게할 수 있어서 노이즈를 저감할 수 있고 보다 고속의 처리동작이 가능한 IC카드를 제공할 수 있는 효과가 있다.

이상, 상술한 본 발명의 효과는 메모리모듈과 IC카드를 예로 들어 설명했지만, 접속단자가 다층의 프린트배선판의 한 변의 가장자리에 배치된 반도체모듈이라면 동일한 효과를 얻는 것은 물론이다.

본 발명에 의하면, 메모리모듈이나 IC카드와 같은 반도체모듈의 노이즈를 저감하고 고속의 처리동작을 가능하게 하는 것에 의해, 반도체모듈자신의 제조비용을 상승시키는 일 없이 특성개선을 도모할 수 있고, 또 반도체모듈에 접속한 전자장치의 신뢰성의 향상을 도모할 수 있다.

Claims

여러개의 금속도체층과 상기 각 금속도체층 사이에 마련된 절연층을 구비한 다층프린트배선판, 상기 다층프린트배선판의 적어도 한쪽 면에 탑재하고 상기 다층프린트배선판과 전기적으로 접속된 여러개의 반도체장치 및 상기 다층프린트 배선판의 적어도 한쪽 면의 한쪽 측면가장자리에 배치하고 상기 프린트배선판과 외부를 전기적으로 접속하는 여러개의 접속단자를 갖는 반도체모듈에 있어서, 상기 여러개의 금속도체층으로서, 상기 여러개의 반도체장치를 탑재하고 또한 상기 여러개의 접속단자를 배치한 신호층, 상기 반도체장치의 전원단자와 상기 여러개의 접속단자중의 전원용 단자를 전기적으로 접속하는 전원층 및 상기 반도체장치의 접지단자와 상기 여러개의 접속단자중의 접지용 단자를 전기적으로 접속하는 접지층을 마련하고, 상기 전원단자와 상기 접지단자중 상기 여러개의 접속단자에서 더욱 먼쪽에 배치된 단자가 상기 전원단자일 때에는 상기 전원층을 상기 반도체장치에 가깝게 배치하고, 상기 여러개의 접속단자에서 더욱 먼 쪽에 배치된 단자가 상기 접지단자일 때에는 상기 접지층을 상기 반도체장치에 가깝게 배치한 것을 특징으로 하는 반도체모듈.
제1항에 있어서, 상기 여러개의 절연층중 상기 전원층과 상기 접지층 사이에 마련된 제2절연층의 두께는 상기 신호층과 상기 전원층 또는 상기 접지층과의 사이에 마련된 제1 절연층의 두께의 1/4∼1/2로 한 것을 특징으로 하는 반도체모듈.
여러개의 금속도체층과 상기 각 금속도체층 사이에 마련된 절연층을 구비한 다층프린트배선판, 상기 다층프린트배선판의 적어도 한쪽 면에 탑재하고 상기 다층프린트배선판과 전기적으로 접속된 여러개의 반도체메모리 및 상기 다층프린트배선판의 적어도 한쪽 면의 한쪽 측면가장자리에 배치하고 상기 프린트배선판과 외부를 전기적으로 접속하는 여러개의 접속단자를 갖는 메모리모듈에 있어서, 상기 여러개의 금속도체층으로서, 상기 여러개의 반도체메모리를 탑재하고 또한 상기 여러개의 접속단자를 배치한 신호층, 상기 반도체메모리의 전원단자와 상기 여러개의 접속단자중의 전원용 단자를 전기적으로 접속하는 전원층 및 상기 반도체메모리의 접지단자와 상기 여러개의 접속단자중의 접지용 단자를 전기적으로 접속하는 접지층을 마련하고, 상기 전원단자와 상기 접지단자중 상기 여러개의 접속단자에서 더욱 먼쪽에 배치된 단자가 상기 전원단자일 때에는 상기 전원층을 상기 반도체메모리에 가깝게 배치하고, 상기 여러개의 접속단자에서 더욱 먼 쪽에 배치된 단자가 상기 접지단자일 때에는 상기 접지층을 상기 반도체메모리에 가깝게 배치한 것을 특징으로 하는 메모리모듈.
제3항에 있어서, 상기 여러개의 절연층중 상기 전원층과 상기 접지층 사이에 마련된 제2 절연층의 두께는 상기 신호층과 상기 전원층 또는 상기 접지층과의 사이에 마련된 제1 절연층의 두께의 1/4∼1/2로 한 것을 특징으로 하는 메모리모듈.
여러개의 금속도체층과 상기 각 금속도체층 사이에 마련된 절연층을 구비한 다층프린트배선판, 상기 다층프린트배선판의 적어도 한쪽 면에 탑재하고 상기 다층프린트배선판과 전기적으로 접속된 여러개의 반도체메모리 및 상기 다층프린트배선판의 적어도 한쪽 면의 한쪽 측면가장자리에 배치하고 상기 다층프린트배선판과 외부를 전기적으로 접속하는 여러개의 접속단자를 갖는 메모리모듈에 있어서, 상기 여러개의 금속도체층은 상기 여러개의 반도체메모리를 탑재하고 또한 상기 여러개의 접속단자를 배치한 적어도 하나의 제1 신호층, 상기 반도체메모리의 전원단자와 상기 여러개의 접속단자중의 전원용 단자를 전기적으로 접속하는 적어도 하나의 전원층, 상기 반도체메모리의 접지단자와 상기 여러개의 접속단자중의 접지용 단자를 전기적으로 접속하는 적어도 하나의 접지층 및 상기 반도체메모리의 신호단자와 상기 여러개의 접속단자중의 신호용 단자를 전기적으로 접속하는 적어도 하나의 제2 신호층으로 이루어지고, 상기 제1 신호층과 상기 전원층 또는 상기 접지층 사이에 제1 절연층을 배치하고, 상기 전원층 또는 상기 접지층에 인접하고, 또한 상기 전원층과 상기 접지층 사이에 제2 절연층을 배치하고, 상기 제2 절연층의 두께를 상기 제1 절연층의 두께의 1/4∼1/2로 한 것을 특징으로 하는 메모리모듈.
여러개의 금속도체층과 상기 각 금속도체층 사이에 마련된 절연층을 구비한 다층프린트배선판, 상기 다층프린트배선판의 적어도 한쪽 면에 탑재하고 상기 다층프린트배선판과 전기적으로 접속된 여러개의 반도체메모리 및 상기 다층프린트배선판의 적어도 한쪽 면의 한쪽 측면가장자리에 배치하고 상기 프린트배선판과 외부를 전기적으로 접속하는 여러개의 접속단자를 갖는 IC카드에 있어서, 상기 여러개의 금속도체층으로서, 상기 여러개의 반도체메모리를 탑재하고 또한 상기 여러개의 접속단자를 배치한 신호층, 상기 반도체메모리의 전원단자와 상기 여러개의 접속단자중의 전원용 단자를 전기적으로 접속하는 전원층 및 상기 반도체메모리의 접지단자와 상기 여러개의 접속단자중의 접지용 단자를 전기적으로 접속하는 접지층을 마련하고, 상기 전원단자와 상기 접지단자중, 상기 여러개의 접속단자에서 더욱 먼쪽에 배치된 단자가 상기 전원단자일 때에는 상기 전원층을 상기 반도체메모리에 가깝게 배치하고, 상기 여러개의 접속단자에서 더욱 먼 쪽에 배치된 단자가 상기 접지단자일 때에는 상기 접지층을 상기 반도체메모리에 가깝게 배치한 것을 특징으로 하는 IC카드.
제6항에 있어서, 상기 여러개의 절연층중, 상기 전원층과 상기 접지층 사이에 마련된 제2 절연층의 두께는 상기 신호층과 상기 전원층 또는 상기 접지층과의 사이에 마련된 제1 절연층의 두께의 1/4∼1/2로 한 것을 특징으로 하는 IC카드.
제3항에 있어서, 상기 반도체메모리를 페이스다운으로 배치한 것을 특징으로 하는 메모리모듈.
제5항에 있어서, 상기 반도체메모리를 페이스다운으로 배치한 것을 특징으로 하는 메모리 모듈.
제6항에 있어서, 상기 반도체메모리를 페이스다운으로 배치한 것을 특징으로 하는 IC카드.
제1항에 있어서, 상기 접지층 또는 상기 전원층은 층의 일부에 신호배선영역을 갖고 또한 상기 신호배선영역에 대향하는 상기 전원층 또는 상기 접지층의 일부에 소정의 구멍을 마련한 것을 특징으로 하는 반도체모듈.
제3항에 있어서, 상기 접지층 또는 상기 전원층은 층의 일부에 신호배선영역을 갖고 또한 상기 신호배선영역에 대향하는 상기 전원층 또는 상기 접지층의 일부에 소정의 구멍을 마련한 것을 특징으로 하는 메모리모듈.
제5항에 있어서, 상기 접지층 또는 상기 전원층은 층의 일부에 신호배선영역을 갖고 또한 상기 신호배선영역에 대향하는 상기 전원층 또는 상기 접지층의 일부에 소정의 구멍을 마련한 것을 특징으로 하는 메모리모듈.
제6항에 있어서, 상기 접지층 또는 상기 전원층은 층의 일부에 신호배선영역을 갖고 또한 상기 신호배선영역에 대향하는 상기 전원층 또는 상기 접지층의 일부에 소정의 구멍을 마련한 것을 특징으로 하는 IC카드.