KR100327926B1 - 집적회로패키징 - Google Patents

Abstract

패키지는 유전체 보디를 통해서 연장하는 다수의 도전성 단자 부재를 갖는 집적 회로 칩을 밀폐하는 유전체 보디를 포함하는 집적 회로용으로 제공된다. 유전체 보디는 집적 회로로부터의 전자기 방사를 차폐하기 위한 자기 차폐층을 포함한다. 유전체 보디가 집적 회로에 의해 발생된 주파수들에서 전자기 방사를 흡수하여 집적 회로로부터 전자기 방사를 감쇠시킬 수 있도록, 자기 차폐층은 고 자기 투자율과 고 저항률을 갖는다. 높은 유전 상수와 고자기 투자율을 갖는 적절한 물질은 페라이트를 포함한다. 페라이트 플레이트를 포함하는, 종래의 페리 자성 물질의 차폐층은 플라스틱 또는 세라믹 패키징 물질의 표면에 공급된다. 선택적으로, 페라이트 입자들은 IC 패키지를 형성하기 위한 적절한 조성물을 형성하기 위해 결합기내에 일체화될 수 있다. 차폐의 자기 특성은 비도전성 유전체 패키지가 밀폐된 IC에 의해 발생된 전자기 간섭을 상당히 감쇠 및 억제할 수 있다는 것이다. 대형 장치를 위한 효율적인 전자기 차폐를 제공하기 위하여, 개별적인 패키지들은 높은 방사를 갖는 특정 집적 회로 칩에 차폐를 제공함으로써, 전자 시스템 또는 장치를 차폐하는 총 비용을 절감할 수 있다.

Description

집적 회로 패키징

본 발명은 집적 회로 패키지 및 패키지와 집적 회로의 어셈블리에 관한 것이다. 전자 시스템의 능동 소자, 예를 들어, 마이크로프로세서, 제어기, ASIC(특수용도 IC) 및 다른 마이크로 전자 장치와 같은 집적 회로(IC)는 전자기 간섭(EMI)을 일으킬 수 있는 유해 전자기 방사원으로 된다. 간섭을 방지하기 위해, 장치로부터의 전자기 방사는 각종의 규정 및 표준에 맞도록 제어되어야 한다. 유해 전자기 방사의 제어는 전자 시스템에 상당한 비용을 부가하게 할 수 있다. 전자기 방사의 억압은 장치에 차폐된 하우징을 제공함으로써 또는 장치의 일부 예를 들어, 실드된 하우징내에 회로 기판를 밀폐함으로써 시스템 레벨에서 실행될 수 있다. Jewell에게 1987년 4월 28일 허여된 발명의 명칭이 "RF 회로용의 제거가능한 모듈식 하우징 (Removable modular housing for RF circuits)"인 미합중국 특허 제4,661,888호에 기술된 예에서, 회로 기판은 접지된 금속, 예를 들어, 알루미늄 케이싱으로 밀폐되어 있다. 그러나, 이런 형태의 많은 응용과 접지된 금속 밀폐 또는 하우징은 부피가 크고, 비경제적이며 비실용적이다.

1984년 6월 Sukeda에게 허여된 발명의 명칭이 "자기 버블 메모리 카세트(Magnetic Bubble memory cassette)"인 미합중국 특허 제 4,459,680호에 기술된 바와 같이, EMI 차폐는 강자성 밀폐를 구성한다. Sukeda는 완전히 동작가능한 장치 및 그것을 지지하는 기판 즉, 회로 기판 및 커넥터를 둘러싸는 철(iron) 또는 퍼멀로이(permalloy)를 포함하는 차폐판을 갖는 인쇄 회로 기판(PCB)상에 장착된 소자와 연관된 패키지된 집적 회로를 보여준다. 차폐하기 위해 전자 도전 효과(electro-conductive)를 갖는, 강자성 금속 및 합금을 포함하는 도전성 차폐 물질의 사용은 접지된 차폐층이 원하지 않는 도전성 경로 또는 단락을 방지하기 위해, 밀폐된 IC 패키지의 단자 핀 및 PCB상의 도전성 경로와 같은 다른 도체로부터 충분히 이격될 것을 요구한다. 따라서, 차폐판은 패키지된 소자의 크기를 실제로 증가시킬 수 있고, 열 발산을 줄임으로써 열 응력(thermal stress)을 증가시킬 수 있다.

종래의 집적 회로용 패키지는 유전체 물질, 전형적으로 플라스틱 또는 세라믹 물질로 구성되는데, 이들 물질은 밀폐 칩의 물리적 환경적 보호를 제공하나, 밀폐 회로의 동작 동안 발생된 전자기 방출을 감쇠시키지 않거나 거의 감쇠시키지 않는다. 따라서, 개선된 회로 설계 및 배치는 방사원, 예를 들어 집적 회로 자체에서의 방사를 억제하기 위해 이용된다. 그러나, 이러한 솔루션은 회로 설계의 복잡성 및 비용 또는 절충 기능을 부가할 수 있다.

선택적으로, 필터, 쵸크, 분리(decoupling) 캐패시터 등과 같은 회로 기판상의 부가적인 소자는 전자기 방출을 감소 또는 제어할 것이 요구된다.

본 발명은 집적 회로 및 다른 마이크로 전자 장치와 같은 전자기 방사원으로부터 유해 전자기 방사의 감쇠를 제공하여 상술된 문제점을 제거 또는 감소시키기 위한 것이다.

본 발명의 한 측면에 따라, 내부에 집적 회로 패키지를 지지하기 위한 챔버를 이루며, 유전체 보디를 관통하여 보디의 외부로 연장하는 도전성 단자 부재를 갖는 유전체 보디를 포함하는 집적 회로용 패키지가 제공되는데, 상기 유전체 보디는 전자기 방사를 차폐하기 위한 자기 차폐 수단을 제공하고, 상기 차폐 부재는 집적 회로의 동작에 의해 발생되는 선택된 주파수의 방사에 대해 고 투자율(high permeability)을 갖는 자성 물질로 구성됨으로써, 상기 보디가 집적 회로의 동작에 의해 발생된 전자기 방사를 감쇠시킨다.

따라서, 집적 회로용 패키지는 유전성, 즉 고 저항률을 갖는 비도전성으로 될뿐 아니라, 전자기 방사를 차폐하기 위한 자기 수단으로서 기능하는 자기 특성을 갖는 패키지의 보디 내에 제공된다. 양호하게는, 패키지의 유전체 보디는 집적 회로의 동작에 의한 방사에 대해 고 자기 투자율(및 저자기 임피던스)을 갖는 자성물질로 구성된 전자기 방사 차폐 수단을 포함한다. 따라서, 자성 물질은 밀폐된 집적 회로로부터의 전자기 방사를 흡수하거나 감쇠시킨다. 예를 들어, 자성 물질이 실제적으로 비도전성이고, 자기 차폐 수단은 자성 물질로 구성된 보디의 외부 클래딩층(cladding layer) 또는 장벽층(barrier layer)의 형태로 간편하게 제공될 수 있다.

자기 차폐 장벽층이 패키지의 외부 클래딩층을 형성하면, 장벽층용으로 적절한 물질은 페리 자성(ferrimagnetic; 준강자성) 물질 예를 들어,페라이트(ferrite)를 포함한다. 저 자기 임피던스를 갖는 자성 물질에서, 자계는 페리 자성 물질 내부에 집중되고, 따라서 패키지의 외부의 방사된 방출을 감소시킨다. 자성 물질용으로 비도전성 자성 물질을 사용하는 장점은 비도전성 물질은 집적 회로 단자 핀과 가장 가깝게 또는 접촉하도록 배치될 수 있어서, 핀으로부터 도전된 방출 노이즈를 흡수할 수 있다는 것이다. 집적 회로로부터 방사된 방출의 10dB 내지 15dB의 감소는 유기 수지 또는 세라믹 물질 및 집적 회로 패키지가 전자기 방사용 장벽층 또는 차폐층을 형성하기 위해 외부 표면상에 제공된 상업적으로 유용한 페라이트 물질의 얇은 플레이트 또는 층과 같은 종래의 유전체 물질을 포함하는 보디를 형성하는 경우에 실현될 수 있다. 전자기 방사 노이즈의 최종적인 감소는 하드웨어 설계자가 PCB 구조 및 레이아웃 상의 EMC 요구조건을 완화시키고 PCB상의 EMC 소자를 배치 및 감소 또는 제거하도록 한다.

종래의 IC 패키지형의 하나 또는 그 이상의 면상에 페리 자성 차폐를 제공하는 실질적인 방법에서, IC 패키지는 종래의 유전체 패키징 물질 예를 들어, 세라믹 물질 또는 플라스틱으로 구성되는데, 이러한 물질은 페라이트 물질의 시트 또는 플레이트로 얇게 만들어진다. 따라서 종래의 패키지는 자기 차폐층을 제공할 수 있다. 전자기 방사의 감쇠가 전도 효과 이외에도 자기 효과에 의해 발생하기 때문에 자기 차폐층과의 접지 접속은 필요하지 않다.

유리하게는, 보디가 적절한 공지된 비도전성, 고 저항률, 자기 차폐 물질 예를 들어, 적절히 프로세스 또는 몰드될 수 있는 페라이트를 포함할 때, 패키지의 전체 보디는 자기 차폐 수단을 형성할 수 있다. 따라서, 양호하게, 페리 자성 차폐는 칩을 둘러싸서 밀폐하고 있는 패키지의 유전체 보디를 형성한다. 자기 차폐는 그후 바람직하지 않는 단락을 일으키는 일이 없이 패키지의 도전성 단자 핀을 접속할 수 있다.

선택적으로, 자기 차폐 수단은 패키지의 보디를 형성하는 유전체 물질의 매 트릭스내에 분산된 적절한 페리 자성 또는 강자성 물질의 입자를 형태를 취한다. 따라서, 예를 들어, 패키지의 보디는 강자성 또는 페리 자성 물질의 분포된 입자인 유기 수지의 유전체 매트릭스를 포함할 수 있다.

페리 자성 물질은 예를 들어, 수지 결합기내의 페라이트와 같은 페리 자성 물질의 입자들을 구성할 수 있다. 선택적으로, 유전체 물질의 매트릭스에서 입자들이 둘러싸임으로 해서 절연된다면, 철, 코발트 및 이들의 조성물과 같은 공지된 페리 자성 금속 또는 합금은 도전성으로 될 수 있고, 사용될 수 있다.

본 발명의 다른 측면에 따라, 내부에 마이크로 전자 장치를 지지하기 위한 챔버를 형성하고, 유전체 보디를 관통하여 연장하는 도전성 단자 부재를 갖는 유전체 보디를 포함하는 마이크로 전자 장치용 패키지가 제공되는데, 상기 유전체 보디는 전자기 방사를 차폐하기 위한 자기 수단을 제공하며, 상기 차폐 수단은 마이크로 전자 장치의 동작에 의해 발생된 선택된 주파수들에서 고 자기 투자율을 갖는 자성 물질을 포함함으로써, 상기 보디가 마이크로 전자 장치의 동작에 의해 발생되는 전자기 방사를 감쇠시킨다.

본 발명의 또 다른 측면에 따라, 패키지와 마이크로 전자 장치의 어셈블리가 제공되는데, 상기 패키지는 마이크로 전자 장치를 밀폐하는 유전체 보디를 포함하고, 유전체 보디를 관통하여 연장하고 마이크로 전자 장치와 전기적으로 접속된 다수의 도전성 단자 부재를 가지며, 상기 유전체 보디는 전자기 방사를 차폐하기 위한 자기 수단을 제공하며, 상기 차폐 수단은 마이크로 전자 장치의 동작에 의해 발생되는 선택된 주파수에서 고 자기 투자율을 갖는 물질을 포함함으로써, 상기 보디가 밀폐된 마이크로 전자 장치의 동작에 의해 발생된 전자기 방사를 감쇠시킨다.

본 발명의 또 다른 측면에 따라, 집적 회로 칩과 집적 회로 칩을 밀폐하는 유전체 보디를 포함하는 패키지를 포함하는 패키지된 집적 회로가 제공되는데, 상기 패키지는 집적 회로에 전기적으로 접속되고, 유전체 보디를 통해 보디의 외부로 연장하는 도전성 단자 부재를 포함하고, 상기 유전체 보디는 전자기 방사를 차폐하기 위한 자기 수단을 제공하며, 상기 자기 차폐 수단은 집적 회로의 동작에 의해 발생되는 선택된 주파수들을 포함하는 전자기 방사에 대해 고 자기 투자율을 갖는 물질을 포함함으로써, 집적 회로로부터 방사된 전자기 방사가 보디에 의해 감쇠된다.

편리하게, 패키지가 종래의 유전체 기판 부재 및 커버 부재를 포함하는 경우, 자기 차폐 수단은 패키지의 커버 또는 기판의 하나 이상의 외부 면들을 형성하는 페라이트 물질의 클래딩층을 포함할 수 있다.

본 발명의 다른 측면에 따라, 집적 회로로부터 전자기 방사를 감쇠시키는 방법이 제공되는데, 이 방법에서는 전자기 방사를 차폐하기 위한 자기 수단을 갖는 유전체 보디를 포함하는 패키지를 개별적인 집적 회로에 제공하고, 자기 차폐 수단이 고 저항률 및 밀폐된 집적 회로의 동작에 의해 발생된 주파수에서 고 자기 투자율을 갖는 물질을 포함함으로써 집적 회로의 동작으로부터의 전자기 방사가 패키지의 유전체 보디에 의해 감쇠된다.

개별적인 집적 회로 또는 다른 활성 마이크로 전자 장치가 본 발명에 따라 제공된 커스터마이징된(customized) 실드 패키지내에 개별적으로 실드될 수 있기 때문에, 전자 장치에 전자기 간섭의 주원인인 개별적인 IC들은 선택적으로 실드될 수 있다. 따라서, 비용 절감과 함께 전체 장치에 대한 실드 하우징의 요구조건은 제거 또는 감소될 수 있다.

따라서, 본 발명은 집적 회로용 패키지, 마이크로 전자 장치용 패키지 및 상술된 문제점들이 제거 또는 감소될 수 있는 전자 장치로부터의 전자기 방사를 감쇠시키는 방법을 제공한다.

이제 본 발명의 실시예가 첨부한 도면을 참조하여 기술될 것이다.

종래의 공지된 형태의 집적 회로(IC) 다이(14)용 (종래 기술의) 패키지(10)이 제1도에 개략적으로 도시된다. 패키지(10)은 플라스틱(즉, 유기 수지) 또는 세라믹 물질로 형성된 보디를 포함한다. 패키지는 집적 회로 다이(14)를 외부 응력들과 오염물질로부터 보호하는 기능을 하고, 패키지는 단자 핀(16)의 형태로 적절한 외부 도전성 단자 부재를 제공한다. 보디의 하부(low part)(18)는 칩을 지지하기 위한 기판을 형성하고, 보디의 상부(upper part)(20)는 패키지의 커버를 형성한다. 외부 커넥터 핀(16)은 종래의 리드 와이어(22)의 와이어 본딩에 의해 IC상의 결합 패드(24)에 접속된다. 따라서 도체는 I/O 접속을 제공하기 위해 패키지의 보디를 통해 칩으로부터 PCB(28)상의 외부 회로까지 연장된다.

종래의 IC 패키지의 보디(12)에 사용된 플라스틱 또는 세라믹 유전체 물질이 전자기 차폐 특성을 갖지 않기 때문에, 소스로부터의 예를 들어, 밀폐된 IC(14)상의 장치들에 의해 발생된 어떠한 방사도 제2도에 방사된 장으로 개략적으로 도시된 바와 같이, 실제적으로 비감쇠된 채 패키지(12)를 통과한다. 일반적으로, 단자 핀으로부터 얼마간의 방사가 있다하더라도, 패키지된 IC로부터의 방사의 주요 소스는 도시된 바와 같이. IC상의 소자로부터의 직접적인 방사이다. 와이어 본딩 IC들에서, 방사는 와이어 본딩의 구조와 길이에 의존한다. 제2도에 도시된 바와 같이, 칩이 패키지되어 단일층 PCB상에 장착되더라도 방사는 칩의 앞, 뒷면에서 방출되고. PCB로부터 떨어진 표면에서 방출된 방사의 양은 더 많아질 수 있다.

본 발명의 제1 실시예에 따른 집적 회로 패키지(50)에서, 패키지는 집적 회로를 밀폐하고, 집적 회로 다이(60)과 커버 부재(56)을 지지하는 기판 부재(54)를 포함하는 유전체 보디(52)를 갖는 종래 기술의 패키지와 유사한 형태를 갖는다. 집적 회로 다이(60)은 IC 다이(60)상의 결합 패드(66)에 와이어 본딩된 리드 와이어(64)의 형태로 도체에 의해 외부 도전성 단자 핀(62)에 접속된다. 그러나. 패키지의 보디(52)는 밀폐된 집적 회로의 동작에 의해 발생된 방사에 대한 고 자기 투자율을 갖는 물질의 장벽층(70)을 포함하는 전자기 방사를 차폐하기 위한 자기 수단을 제공한다는 점에서 종래의 패키지와 차이가 있다. 장벽층(70)은 예를 들어 패키지의 커버 부재(56)과 기판 부재(54)의 외부 표면에 접착 고정되는 페라이트 물질의 얇은 플레이트 또는 타일과 같은 고 저항률을 갖는 즉, 비도전성인 자성 물질을 포함한다. 페라이트층(70)은 IC로부터의 전자기 방사를 제거 또는 흡수하는기능을 한다. 얇은 플레이트로서 상업적으로 유용한 적절한 페리 자성 물질은 페어-라이트 프로덕트 코포레이션(Fair-Rite Products Corporation)에 의해 제조되고 850-3000 H/m의 범위내에 자기 투자율μ및 2750 Gauss의 포화 자속 밀도(Bs)를 갖는다. 유용한 시트 물질의 최소 두께는 1.5 mm이다.

30 MHz 내지 900MHz 범위의 주파수로 방출을 발생하는 모토롤라 2BIQ 칩 MC 145472A 또는 모토롤라 마이크로프로세서(88100 또는 68000)을 실장하는 세라믹 핀 그리드 어레이(PGA)형 또는 플라스틱 패키지를 사용하는 예로서, 악 2mm 두께의 페리 자성 물질의 얇은 플레이트가 칩 패키지의 외부 표면상에 제공되었다. 칩으로부터의 전자기 방사는 종래의 실드되지 않은 패키지와 비교하여 10dB 내지 15dB이 감쇠되었다. 얼마간의 방사가 단자 핀에 의해 방사되는 동안, 전체 방출은 패키지의 자기 차폐 수단(70)에 의해 상당히 감소되었다. 따라서, 종래의 세라믹 또는 플라스틱 패키지의 표면에의 페라이트 물질의 얇은 플레이트 적층은 개선된 EMC를 얻기 위한 간단하고 저렴한 방법이다.

페라이트 물질의 얇은 플레이트는 상당한 간섭이 없이 회로 기판에 부착됨으로써 기존의 공지된 세라믹 패키지의 하나 이상의 외부 표면에 만족하게 적용될 수 있다. 그러나, 보다 큰 감쇠가 요구될 때, 이것은 페라이트의 더 두꺼운 플레이트가 커버 또는 기판에 적용됨으로써 패키지의 두께가 허용할 수 없을 정도로 증가하지 않고는 달성될 수 없으며, 본 발명의 제2 실시예에 따른 패키지는 후술한 것처럼 사용될 수 있다.

제2 실시예에 따른 집적 회로 패키지에서, 패키지 물질의 보디(82)가 유전체물질의 매트릭스내에 선택된 페라이트 물질의 패리 자성 입자들을 포함하는 유전체 물질로 이루어진다는 것을 제외하면, 제4도에 도시된 바와 같이, 패키지(80)은 제3도에 도시된 패키지와 유사하다. 따라서, 패키지의 전체 보디는 집적 회로 칩을 밀폐하고 단자 핀에 접촉하는 자기 차폐층을 형성한다. 패키지를 형성하기 위한 적절한 물질은 정상 온도에서 경화된(cured), 결합기내의 페리 자성 물질의 패이스트(paste)이다. 이러한 물질은 변형될 수 있고 그리고/또는 IC 패키징용으로 종래의 플라스틱 또는 세라믹처럼 다르게 프로세스될 수 있다.

페라이트 물질의 열 저항은 종래의 세라믹 패키징 물질의 그것과 유사하고, 패키지상의 페라이트 클래딩은 패키지의 열기능을 상당히 저하시키지는 않는다. 세라믹처럼, 페라이트는 플라스틱보다 높은 열전도성을 갖는다. 페라이트 패키지는 종래의 플라스틱 패키지와 비교하여 열 관리를 실제로 개선할 수 있다.

전형적으로, 전기 통신(telecommunication) 응용에서 EMI용으로 적합한 집적회로로부터의 전자기 방사의 주파수 범위는 1MHz 내지 1GHz이다. 강자성 물질 대 페리 자성 물질의 자기 특성의 주파수 의존성은 예를 들어, 1GHz 및 그 이상의 높은 주파수에서는 상당히 다를 것이다.

제1 실시예의 변형으로, 다른 페라이트 또는 페리 자성 물질이 선정된 주파수 범위 내에서 방사의 감쇠를 제공하기 위해 선택될 수 있고, 자기 차폐층의 두께는 적절한 감쇠량을 제공하기 위해 선택될 수 있다.

전형적으로, 페라이트는 (1-10)x10⁶Ωm 범위 내의 높은 저항률 및 강자성 물질용보다 낮은 포화 자화 B(_s)를 갖는다. 공지된 페라이트는 망간과 아연[Mn-Zn] 페라이트 및 니켈과 아연[Ni-Zn] 페라이트를 포함한다. 전형적으로, 페라이트는 분말로 된 산화철, 산화금속을 합성하고, 스피넬 결정 구조로 소결하는 조성물을 연소함으로써 형성될 수 있는 (MO)(Fe₂O₃)(M은 금속) 그룹의 물질을 포함한다. 역학적으로, 페라이트는 깨지기 쉬운 세라믹 특성을 가지고, 낮은 기계적 강도(strength)를 갖는 플레이트로 형성될 수 있다. 그러나, 몰딩되거나 다르게는 플라스틱 또는 종래의 세라믹 패키징 물질처럼 다르게 프로세스될 수 있는 합성 물질은 유기 수지의 결합기 또는 매트릭스내의 페라이트 물질의 입자들을 포함하여 형성될 수 있다.

페라이트 물질은 종래의 세라믹 패키지의 표면상에 클래딩 형태를 형성하기 위해 가공된 결합기내의 페라이트 물질의 슬러리(slurry)로 형성된 얇은 코팅으로서 선택적으로 공급될 수 있다.

도시되지는 않았지만, 본 발명의 다른 변형으로서, 페리 자성 물질을 포함하는 자기 차폐층은 모듈내에 다수의 칩의 차폐를 제공하기 위해 다중칩 모듈(MCM)의 유전체 보디내에 일체화될 수 있다.

다른 실시예에서, 자기 차폐 수단은 강자성 물질의 절연 입자들을 일체화하는 유전체 매트릭스를 포함하는 유전체 보디에 의해 제공된다. 공지된 강자성 소자는 예를 들어, Fe, Ni, Co, Mn 및 이들의 합금을 포함한다. 1983년 2월 1일 Manly에게 허여된 발명의 명칭이 "전송선으로부터의 EMI 억제(EMI suppression from transmission line)"인 미합중국 특허 제4,371,742호에는, 금속 실드된 전송선을가요성 코팅을 형성하기 위해 수지내에 강자성 입자들을 일체화하는 다수의 자성 물질의 특성이 개시된다. 그러나, 강자성의 차폐 특성은 강자성 입자들의 입자 크기에 의존하는 주파수이다.

회로 기판 또는 다른 기판상에 장착된 다수의 패키지된 칩을 일체화하는 전자 시스템에서, 본 발명의 실시예에 따른 자기 차폐 수단을 포함하는 패키지내의 개별적인 집적 회로 또는 다른 마이크로 전자 장치의 선택적인 차폐는 실드된 하우징 또는 전체 시스템을 위한 전자기 방사 제어를 제공하기 위한 요건을 제거 또는 완화시킬 수 있다.

본 발명의 특정한 실시예가 상세하게 설명되었지만, 본 발명은 많은 변형, 변경에 적절할 수 있고, 수정은 특허청구 범위에 기술한 것과 같이 본 발명의 범위를 벗어나지 않고 행해질 수 있다.

제1도는 종래의 집적 회로 패키징의 절단 투시도.

제2도는 밀폐된 집적 회로 패키징의 동작 동안 방사된 전자기 방사를 도시하는 제1도의 화살표 II-II를 따라 절취된 종래의 집적 회로 패키지의 단면도.

제3도는 본 발명의 제1 실시예에 따른 집적 회로 패키지의 단면도이고, 제3A도는 집적 회로 패키지의 동작 동안 방사된 전자기 방사를 도시하는 도면.

제4도는 본 발명의 제2 실시예에 따른 집적 회로 패키지의 단면도이고, 제4A도는 집적 회로 패키지의 동작 동안 방사된 전자기 방사를 도시하는 도면.

제5도는 a) 종래의 플라스틱 패키지 및 b) 본 발명의 제1 실시예에 따른 패키지내의 집적 회로 칩에 대한 주파수의 함수로서 전자기 방사의 세기를 도시하는 그래프.

도면의 주요부분에 대한 부호의 설명

50, 80 : 집적 회로 패키지

52, 82 : 유전체 보디

54 : 기판 부재

56 : 커버 부재

60 : 집적 회로 다이

62 : 단자 핀

64 : 리드 와이어

70 : 자기 차폐 수단

Claims (13)

1. 마이크로 전자 장치(microelectronic device)용 패키지에 있어서,

   그 내부에 상기 마이크로 전자 장치를 지지하기 위한 챔버를 형성하는 유전체 보디로서, 상기 유전체 보디를 관통하여 연장하는 도전성 단자 부재를 갖는 유전체 보디를 포함하고,

   상기 유전체 보디는 전자기 방사를 차폐하기 위한 자기 수단을 제공하며, 상기 차폐 수단은 상기 마이크로 전자 장치의 동작에 의해 발생되는 선택된 주파수들에서 고 자기 투자율을 갖는 비도전성 자성 물질의 장벽층을 포함함으로써, 상기 보디가 상기 마이크로 전자 장치의 동작에 의해 발생된 전자기 방사를 감쇠시키며, 상기 장벽층은 보디의 외부 클래딩(cladding)을 형성하는 것을 특징으로 하는 마이크로 전자 장치용 패키지.
2. 제1항에 있어서, 상기 자기 차폐 수단은 페라이트 물질층을 포함하는 것을 특징으로 하는 마이크로 전자 장치용 패키지.
3. 제1항에 있어서, 상기 보디는 고 저항률을 갖는 페리 자성 물질을 포함하며, 또한 상기 자기 차폐 수단을 형성하는 것을 특징으로 하는 마이크로 전자 장치용 패키지.
4. 제1항에 있어서, 상기 자기 차폐 수단은 보디를 형성하는 유전체 물질의 매트릭스내에 분산된 상기 자성 물질의 입자들을 포함하는 것을 특징으로 하는 마이크로 전자 장치용 패키지.
5. 제4항에 있어서, 상기 페리 자성 물질은 유기 수지 매트릭스내에 포함된 페라이트 입자들을 포함하는 것을 특징으로 하는 마이크로 전자 장치용 패키지.
6. 제4항에 있어서, 상기 페리 자성 물질은 세라믹 매트릭스내에 포함된 페라이트 입자들을 포함하는 것을 특징으로 하는 마이크로 전자 장치용 패키지.
7. 마이크로 전자 장치와 패키지의 어셈블리(assembly)에 있어서,

   상기 패키지는 마이크로 전자 장치를 포위(enclosing)하는 유전체 보디를 포함하고, 상기 패키지의 유전체 보디를 관통하여 연장하고 상기 마이크로 전자 장치와 전기적으로 접속된 복수의 도전성 단자 부재를 가지며,

   상기 유전체 보디는 전자기 방사를 차폐하기 위한 자기 수단을 제공하며, 상기 자기 차폐 수단은 마이크로 전자 장치의 동작에 의해 발생된 방사의 선택된 주파수들에서 고 자기 투자율을 갖는 비도전성 물질을 포함함으로써, 상기 보디가 전기적으로 비도전성으로 되고, 밀폐된 마이크로 전자 장치의 동작에 의해 발생된 전자기 방사를 감쇠시키되, 상기 자기 차폐 수단은 유전체 보디의 외부 클래딩을 형성하는 페라이트 물질의 플레이트(plate)를 포함하는 것을 특징으로 하는 마이크로전자 장치와 패키지의 어셈블리.
8. 제7항에 있어서, 상기 마이크로 전자 장치는 집적 회로를 포함하는 것을 특징으로 하는 마이크로 전자 장치와 패키지의 어셈블리.
9. 제7항에 있어서, 상기 자기 차폐 수단은 비도전성 페리 자성 물질의 장벽 층을 포함하는 것을 특징으로 하는 마이크로 전자 장치와 패키지의 어셈블리.
10. 제7항에 있어서, 상기 유전체 보디는 페라이트를 포함하고, 또한 상기 자기 차폐 수단을 제공하는 것을 특징으로 하는 마이크로 전자 장치와 패키지의 어셈블리.
11. 제7항에 있어서, 상기 차폐 수단은 보디를 형성하는 유전체 물질의 매트릭스내에 지지된 페리 자성 물질의 입자들을 포함하는 것을 특징으로 하는 마이크로 전자 장치와 패키지의 어셈블리.
12. 제7항에 있어서, 상기 자기 차폐 수단은 보디를 형성하는 유전체 물질의 매트릭스내에 지지된 강자성 물질의 입자들을 포함하는 것을 특징으로 하는 마이크로전자 장치와 패키지의 어셈블리.
13. 패키징된 집적 회로(packaged integrated circuit)에 있어서,

    집적 회로 칩 및 집적 회로 칩을 밀폐하는 유전체 보디를 포함하는 패키지를 포함하고,

    상기 패키지는 집적 회로에 전기적으로 접속되고, 유전체 보디를 통해 보디의 외부로 연장하는 도전성 단자 부재를 포함하며,

    상기 유전체 보디는 전자기 방사를 차폐하기 위한 자기 수단을 제공하며,

    상기 자기 차폐 수단은 집적 회로의 동작에 의해 발생된 선택된 주파수들을 포함하는 전자기 방사에 대해 고 자기 투자율을 갖는 비도전성 물질을 포함함으로써, 집적 회로로부터 방사된 전자기 방사가 보디에 의해 감쇠되며,

    상기 보디는 집적 회로 칩을 지지하는 기판 부재 및 커버 부재를 포함하고, 상기 자기 차폐 수단은 커버 부재 및 기판 부재 중의 적어도 하나의 외부 표면상에 적층된 페라이트 물질층을 포함하는 것을 특징으로 하는 패키징된 집적 회로.