KR19980079621A - 적층 기판, 볼 그리드 어레이 모듈 및 캐비티 다운 볼 그리드 어레이 패키지의 제조방법 - Google Patents

적층 기판, 볼 그리드 어레이 모듈 및 캐비티 다운 볼 그리드 어레이 패키지의 제조방법 Download PDF

Info

Publication number
KR19980079621A
KR19980079621A KR1019980001166A KR19980001166A KR19980079621A KR 19980079621 A KR19980079621 A KR 19980079621A KR 1019980001166 A KR1019980001166 A KR 1019980001166A KR 19980001166 A KR19980001166 A KR 19980001166A KR 19980079621 A KR19980079621 A KR 19980079621A
Authority
KR
South Korea
Prior art keywords
grid array
ball grid
conductive pads
holes
laminated substrate
Prior art date
Application number
KR1019980001166A
Other languages
English (en)
Other versions
KR100282027B1 (ko
Inventor
지세페 벤드라민
Original Assignee
포맨 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포맨 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포맨 제프리 엘
Publication of KR19980079621A publication Critical patent/KR19980079621A/ko
Application granted granted Critical
Publication of KR100282027B1 publication Critical patent/KR100282027B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

고주파수(HF) 응용에 사용하기 위한 캐비티 다운(Cavity Down)형의 플라스틱 볼 그리드 어레이(Plastic Ball Grid Array) 전자 패키지가 개시되어 있다. 패러데이 케이지(Faraday Cage)가 외부의 HF파 간섭으로부터 능동소자를 보호하기 위하여 형성된다. 패러데이 케이지의 횡방향 측면은 솔더 볼의 열(a row of solder balls)을 기판의 4개 에지를 따라 있는 도금된 관통구멍에 지그재그 방식으로 접속하는 것에 의하여 구성된다. 패러데이 케이지의 상부 측면은 상기 관통구멍에 전기적으로 접속된 캐비티 다운 패키지의 금속 보강재인 반면에, 그의 하부 측면은 솔더 볼에 적절히 접속된 메인 보드(main board)의 접지 평면으로 제공된다.

Description

적층 기판, 볼 그리드 어레이 모듈 및 캐비티 다운 볼 그리드 어레이 패키지의 제조방법
본 발명은 기판(substrates)을 적층하는 것에 관한 것으로, 특히 볼 그리드 어레이(Ball Grid Array:BGA) 전자 모듈의 제조에 사용하기 위해 기판을 적층하는 것에 관한 것이다.
최근의 기술개발은 단일 칩 모듈(Single Chip Module:SCM) 유형 또는 멀티 칩 모듈(Multi Chip Module:MCM) 유형으로 구성될 수 있는 전자 모듈의 제조를 위해 인쇄회로 기판(PCB)의 적층체를 기판으로서 사용하는 것을 도입하였다. 이들 모듈에는 전자회로(즉, 머더 보드, 백 플레인, 응용 보드)와의 전기적 접속을 위한 다수의 전도성 패드(pads)가 설치된다. 전기적 접속은 이러한 유형의 전자 모듈에 대해 볼 그리드 어레이라고 부르는 솔더(solder) 합금의 작은 구상 부분(spherical portions)에 의해서 달성된다. 통상, 이러한 모듈은 유기 재료로 제조된 PCB 적층체를 사용한다. 이들 모듈은 통상 플라스틱 볼 그리드 어레이(Plastic Ball Grid Arrays)로 불리운다. 플라스틱(plastic)이란 세라믹 기판과는 대조되는 PCB의 유기 성질을 나타내는 것으로 정의한다. BGA 모듈의 다른 예로는 적층체 대신에 유기 재료의 테이프를 기판으로서 사용하는 테이프 볼 그리드 어레이(TBGA)가 있다.
도 1은 SCM 유형의 BGA 모듈의 한예의 단면도를 나타낸 것이다. 적층체(101)의 하측면상에는 다수의 전도성 패드(103)가 있으며, 각각의 전도성 패드에는 솔더 볼(solder ball)(105)이 설치된다. 이 솔더 볼은 전자 회로와 접촉 상태로 배치될 것이고 그리고 리플로우잉되어(reflowed), 전기적 접속을 실현하게 된다. 모듈의 상측면상에는 수지 캡(109)에 의해 덮혀진 능동소자(107)가 있으며, 상기 수지 캡은 능동소자를 보호한다. 전자 모듈의 제조시에, 기판의 상이한 전도성 층을 전기적으로 상호접속하기 위한 도금된 비아 구멍(plated via holes)을 갖는 기판을 제공하는 것이 통상적이다. 기판은 기판의 외측면상에 배치된 단지 2개의 전도성 층만을 갖는 NIP(No Internal Plane:내부 평면이 없음) 유형으로 구성될 수 있으며, 또는 하나 또는 그 이상의 중간 전도성 층을 갖는 다중층 기판일 수 있다.
도 2에는 캐비티 다운(Cavity Down) 패키지에 의해 구성되는 다른 PBGA 모듈이 도시되어 있다. (도 1을 참조하여 상기에서 설명한 칩-업 모듈과 대조되는 바와 같은) 캐비티 다운 모듈의 주요 차이점은 능동소자(207)가 모듈의 하측면, 즉 솔더 볼(solder ball)(205)의 동일 측면상에 부착되고 그리고 능동소자를 완전히 둘러싸는 유기 기판(201)의 캐비티내에 배치된다는 것이다. 이러한 배열은 칩-업 모듈에 비하여 약간의 장점을 제공한다. 하나의 장점은 결과적인 패키지의 두께를 감소시키는 것인데, 이것은 칩이 기판내에 수용되기 때문이다. 더욱이, 이들 모듈은 보다 양호한 열 분산을 제공하는데, 이것은 능동소자가 통상 모듈의 상부면을 구성하고 또 열 분산기로서 작용하는 금속 보강재에 부착되기 때문이다.
BGA 기술은, 예를들어 신뢰성, 견고성 및 제조비용에 있어서, 핀 그리드 어레이(Pin Grid Arrays)와 같은 종래의 기술에 비하여 많은 장점을 갖는다. BGA 기술중에서, 플라스틱 BGA는 세라믹 기판과 유사한 다른 기판을 사용하는 것보다 상당히 저렴한 해결책을 제공한다. 그러나, 플라스틱 BGA 모듈이 모든 종류의 응용에 적합하는 것은 아니다.
예를들어, PBGA는 고주파 응용에 사용된다. 이러한 종류의 장치는 제품의 작용 주파수와의 배경 간섭을 회피하기 위해 전자기 간섭(EMI) 차폐를 요구한다. 주파수가 높을 수록 관련된 파장(wave length)은 짧아진다. 파장이 충분히 짧은 경우, 그 파장은 모듈과 모듈간의 원자 구조를 통과할 수 있고 또 신호는 전자 패키지의 제조를 위해 통상 사용되는 재료를 횡단할 수 있다. 이러한 현상이 발생되는 겨우, 간섭/방해가 칩상의 능동회로에 도달하고, 임의적인 방식으로 정확한 작용 신호, 래칭 또는 디래칭 회로(latching or delatching circuits)와 결합하여, 칩의 기능이 인식될 수 없게 하거나 재사용될 수 없게 야기하고 또 약간의 경우는 심지어 응용요소에 물리적으로 손상을 입힐 수 있다. 통상의 환경에 있어서, 고주파수(HF)/무선 주파수 특성을 갖는 랜덤 신호에 대해 전기적 스파이크, 임계 방해, 대기 및 많은 다른 환경에 존재하는 단파 광선(X-선)과 같은 여러 가능성이 있다. 이러한 주요 문제점을 회피하기 위해서, 매우 견고한 분자 구조를 갖는 재료, 예를들어 금속으로 제조되며, 무선 주파수 간섭에 의해 횡단될 수 없고 이들 무선 주파수를 반사시키는 상자에 의하여 무선 주파수 응용을 보호할 필요가 있다. 이러한 금속 상자는 응용의 기능성을 보호하는 패러데이 케이지(Faraday Cage)로서 작용한다.
모든 금속 캐비티 패키지를 사용하여 전자 회로를 격납하는 HF 응용의 장치를 제조하는 것은 알려져 있다. 하이브리드 마이크로일렉트로닉 회로에 있어서, 실리콘 다이스 및 수동소자(passives)를 지지하는 기판(통상 세라믹)은 금속 패키지의 하부에 접착되거나 또는 납땜된다. 다음에, 와이어 본딩 상호접속부가 기판과 패키지 도선사이에 형성된다. 다음에, 전체의 모듈은 덮개(cover lid)를 개방 캐비티에 납땜 또는 용접하는 것에 의하여 덮여지게 되어, 단일편의 전체 금속 패키지를 얻는다. 따라서, EMI 차폐는 내부의 상호접속부를 통해 금속 외피를 접지하는 것에 의해서 달성된다.
그러나, 이러한 해결책은 상당한 고비용을 수반한다. 저비용의 유기 패키지를 사용하는 것이 매우 요망되지만, 종래의 PBGA는 EMI 차폐의 요건을 만족시키지 못한다.
따라서, 본 발명의 목적은 상기 결점을 경감하는 기법을 제공하는데 있다.
본 발명에 따르면, 볼 그리드 어레이(Ball Grid Array) 전자 모듈의 제조에 사용하기 위한 것으로, 능동소자와 접속가능하고, 또한 상기 능동소자와의 입력/출력 접속을 위해 제 1 다수의 솔더 합금의 실질적으로 구상 부분을 수납하는 제 1 다수의 전도성 패드를 제 1 면상에 구비한 적층 기판에 있어서, 상기 적층 기판의 주변부를 따라 상기 적층 기판의 상기 제 1 면상에 배치된 제 2 다수의 솔더 합금의 실질적으로 구상 부분을 수납하는 제 2 다수의 전도성 패드와, 상기 기판내에 있고, 상기 제 2 다수의 전도성 패드에 실질적으로 근접하여 있는 다수의 도금된 관통구멍을 포함하고, 상기 제 2 다수의 전도성 패드는 상기 다수의 도금된 관통구멍과 전기적으로 접속되는 적층 기판을 제공한다.
또한, 본 발명에 따르면, 능동소자와, 상기 능동소자와의 입력/출력 접속을 위해 제 1 다수의 솔더 합금의 실질적으로 구상 부분을 수납하는 제 1 다수의 전도성 패드를 제 1 면상에 갖는 유기 적층 기판을 포함하는 플라스틱 볼 그리드 어레이(Plastic Ball Grid Array) 모듈에 있어서, 상기 적층 기판은 상기 적층 기판의 주변부를 따라 상기 적층 기판의 상기 제 1 면상에 배치된 제 2 다수의 솔더 합금의 실질적으로 구상 부분을 수납하는 제 2 다수의 전도성 패드와, 상기 기판내에 있고, 상기 제 2 다수의 전도성 패드에 실질적으로 근접하여 있는 다수의 도금된 관통구멍을 포함하고, 상기 제 2 다수의 전도성 패드는 상기 다수의 도금된 관통구멍과 전기적으로 접속되는 플라스틱 볼 그리드 어레이 모듈을 제공한다.
또한, 본 발명에 따르면, 유기 적층 기판을 사용하여 캐비티 다운 볼 그리드 어레이 패키지를 제조하는 방법에 있어서, 상기 유기 적층 기판에 주변부를 따라 다수의 전도성 패드를 제공하는 단계와, 상기 유기 적층 기판에 상기 다수의 전도성 패드에 근접하여 다수의 도금된 관통구멍을 제공하는 단계와, 상기 다수의 전도성 패드와 상기 다수의 도금된 관통구멍을 전기적으로 접속하여 금속 방벽(a metallic fence)을 형성하는 단계를 포함하는 캐비티 다운 볼 그리드 어레이 패키지의 제조방법을 제공한다.
따라서, 본 발명은 저비용의 통상 입수가능한 기본 유기재료를 사용하여 고주파수(HF) 장치를 제조하는 것이 가능하다. 본 발명은 완전한 패러데이 케이지를 형성하고, 무선 주파수의 대기 자연 전자기 방사선 또는 무선 장비 간섭의 결과적인 방해로부터 능동소자를 보호하는 것에 의하여 전자기 간섭(EMI)으로부터 효과적인 차폐를 제공한다.
도 1은 칩-업(Chip-Up)형의 종래기술의 볼 그리드 어레이(BGA) 모듈의 개략도,
도 2는 캐비티 다운(Cavity Down)형의 종래기술의 볼 그리드 어레이(BGA) 모듈의 개략도,
도 3은 본 발명의 바람직한 실시예에 따른 유기 인쇄회로 기판의 평면도,
도 4는 본 발명의 바람직한 실시예의 단면도.
* 도면의 주요부분에 대한 부호의 설명
103 : 전도성 패드 105,205,303,305 : 솔더 볼
107,207 : 능동소자 201 : 유기 기판
301 : 도금된 관통구멍 401 : 칩
403 : 접지 평면
본 발명의 상기 및 기타 장점은 첨부도면을 참조하면 잘 이해할 수 있을 것이다.
본 발명의 바람직한 실시예에 따르면, 도 2에 도시된 것과 유사하게, 유기 기판을 갖는 캐비티 다운형 BGA 모듈이 사용되지만, 본 발명은 상이한 종류의 모듈(예를들어, 칩-업형의 모듈)에도 수행될 수 있다.
전술한 바와 같이, 고주파수 응용의 모듈을 사용하기 위해서, 이와는 달리 외부의 단파 간섭이 재료를 관통하여 칩상의 능동회로에 도달하고 그리고 기능을 변경하거나 또는 능동소자를 손상시킬 수 있는 경우에, 전자 모듈의 능동소자에 대한 전자기 간섭(EMI)의 완전한 차폐가 요구된다. 이러한 이유 때문에, 고주파수(HF) 응용에 통상 사용되는 재료는 매우 견고한 분자 구조를 갖는다. HF 응용의 전형적인 패키지에 있어서, 능동 실리콘 소자는 세라믹 기판에 부착되고, 금속 커버에 의해서 보호된다. 세라믹 자체는 HF파를 관통시키지 않는 재료이다.
본 발명의 바람직한 실시예에 따르면, 유기 기판을 사용하여 모듈의 완전한 차폐가 실현된다. 유기 재료는 HF파에 대한 장벽을 구성하지 못한다. 이러한 이유 때문에, 금속 방벽(fence)이 (예를들어) 지그재그 방식으로 함께 접속된 솔더 볼 및 도금된 관통구멍의 조합에 의하여 기판의 측면을 따라서 형성된다. 도 3의 평면도에 개략적으로 도시되어 있는 바와 같이, 도금된 관통구멍(301)은 유기 기판의 4개 측면을 따라서 솔더 볼(303)과 교호로 배치되고 그리고 서로 접속된다. 이 관통구멍(301)은 전체 모듈을 둘러싸는 방벽(Fence)을 구성한다. 이러한 방벽은 차폐체를 구성하며, 상기 차폐체는 고주파수의 전자기파를 매우 효과적으로 보호하는 것으로 입증되었다. 실험실 시험에 의하면, 상술한 것과 유사한 차폐체는 1GHZ 이상의 HF 방사선으로부터 보호하는데 사용될 수 있다는 것을 보여주었다. 바람직한 실시예에 있어서, 이들 관통구멍 및 솔더 볼은 BGA 모듈의 제조에 사용되는 통상의 관통구멍 및 솔더 볼과 동일하지만, 능동회로와는 접속되지 않는다. 이들은 HF 차폐를 실현하기 위해 접지부에 접속된다. 도 3은 능동 디바이스와 모듈이 장착되는 메인 보드간에 신호 접속부를 형성하는 약간의 솔더 볼(305)을 예를들어 개략적으로 도시한 것이다.
전술한 바와 같이, 본 발명의 바람직한 실시예에 있어서, 기판은 유기물로 이루어지고 또 캐비티 다운형으로 구성된다. 이것은 능동소자가 기판내에 수용되고 그리고 관통구멍과 솔더 볼의 금속 방벽(metal fencing)이 완전한 횡방향 차폐체이다는 것을 의미한다. 칩-업형의 경우, 상술한 방벽은 기판에 대한 차폐를 제공하지만, 능동소자의 보호를 성취하기 위해서는 추가의 횡방향 차폐가 필요할 것이다.
도 4를 참조하면, 본 발명의 바람직한 실시예에 따라 구현된 완성된 패러데이 케이지가 상세히 도시되어 있다. 능동소자(401)는 HF 전자기파로부터 차폐되도록 패러데이 케이지에 의해서 완전히 둘러싸여야 한다. 패러데이 케이지는 도금된 관통구멍(301)과 이것에 함께 접속된 솔더 볼(303)에 의해서 상술한 바와 같이 구성된다. 관통구멍(301)은 (바람직한 실시예에 따라 유기 적층체인) 기판내에 차폐를 제공하는 반면에, 솔더 볼은 (모듈이 최종적으로 메인 보드에 장착되는 경우) 기판과 메인 보드간의 횡방향 보호를 보장한다. 메인 보드의 접지 평면(403)은 솔더 볼(303)과 적절히 접속되어 패러데이 케이지의 하부 측면을 구성하는 반면에, 바람직한 실시예에 따른 상부 측면은 캐비티 다운 모듈의 상부 측면을 통상 구성하는 상부 금속판(405)을 관통구멍(301)에 접속하는 것에 의하여 실현될 것이다.
전술한 바와 같이, 패러데이 케이지를 구성하는 관통구멍 및 솔더 볼은 능동의 것과 동일할 수 있다. 바람직한 실시예에 따르면, 이들 추가 솔더 볼간의 거리는 BGAG 모듈의 제조의 산업 표준으로서 JEDEC(Joint Electron Device Engineer Council)에 의해 규정된 거리(즉, 1.27㎜)와 동일하지만, 물론 다른 측정도 사용될 수 있다.
본 발명의 적층 기판 및 볼 그리드 어레이 모듈에 의하면, 기판의 측면을 따라서 다수의 전도성 패드와 다수의 도금된 관통구멍을 접속하여 HF파에 대한 방벽을 형성하는 것에 의하여, 능동소자에 대해 전자기 간섭을 차폐시킬 수 있다.

Claims (9)

  1. 볼 그리드 어레이(Ball Grid Array) 전자 모듈의 제조에 사용하기 위한 것으로, 능동소자와 접속가능하고, 또한 상기 능동소자와의 입력/출력 접속을 위해 제 1 다수의 솔더 합금의 실질적으로 구상 부분을 수납하는 제 1 다수의 전도성 패드를 제 1 면상에 구비한 적층 기판에 있어서, ① 상기 적층 기판의 주변부를 따라 상기 적층 기판의 상기 제 1 면상에 배치된 제 2 다수의 솔더 합금의 실질적으로 구상 부분을 수납하는 제 2 다수의 전도성 패드와, ② 상기 기판내에 있고, 상기 제 2 다수의 전도성 패드에 실질적으로 근접하여 있는 다수의 도금된 관통구멍을 포함하고, 상기 제 2 다수의 전도성 패드는 상기 다수의 도금된 관통구멍과 전기적으로 접속되는 적층 기판.
  2. 제 1 항에 있어서, 상기 다수의 도금된 관통구멍과 상기 제 2 다수의 전도성 패드는 관통구멍과 교호하는 지그재그 방식으로 전도성 패드에 접속되는 적층 기판.
  3. 제 1 항 또는 제 2 항에 기재된 적층 기판을 사용하는 볼 그리드 어레이 모듈.
  4. 제 3 항에 있어서, 상기 기판은 유기 인쇄회로 기판(PCB)인 볼 그리드 어레이 모듈.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 모듈은 캐비티 다운형(Cavity Down type)인 볼 그리드 어레이 모듈.
  6. 제 5 항에 있어서, 상기 제 1 면의 반대측에 있는 상기 인쇄회로 기판(PCB)의 면에 부착된 상부 금속판을 더 포함하며, 상기 상부 금속판은 상기 다수의 관통구멍과 전기적으로 접속되는 볼 그리드 어레이 모듈.
  7. 제 6 항에 있어서, 고주파수(HF) 응용에 사용되는 볼 그리드 어레이 모듈.
  8. 제 5 항, 제 6 항 또는 제 7 항에 기재된 볼 그리드 어레이 모듈을 장착하기 위한 메인 보드(main board)에 있어서, 전도성 접지 평면을 포함하며, 상기 전도성 접지 평면은 상기 제 2 다수의 솔더 합금의 실질적으로 구상 부분을 통하여 상기 제 2 다수의 전도성 패드에 접속가능한 메인 보드.
  9. 유기 적층 기판을 사용하여 캐비티 다운 볼 그리드 어레이 패키지를 제조하는 방법에 있어서, ① 상기 유기 적층 기판에 주변부를 따라 다수의 전도성 패드를 제공하는 단계와, ② 상기 유기 적층 기판에 상기 다수의 전도성 패드에 근접하여 다수의 도금된 관통구멍을 제공하는 단계와, ③ 상기 다수의 전도성 패드와 상기 다수의 도금된 관통구멍을 전기적으로 접속하여 금속 방벽(a metallic fence)을 형성하는 단계를 포함하는 캐비티 다운 볼 그리드 어레이 패키지의 제조방법.
KR1019980001166A 1997-04-16 1998-01-16 적층기판및볼그리드어레이모듈 KR100282027B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9707679A GB2324649A (en) 1997-04-16 1997-04-16 Shielded semiconductor package
GB9707679.8 1997-04-16

Publications (2)

Publication Number Publication Date
KR19980079621A true KR19980079621A (ko) 1998-11-25
KR100282027B1 KR100282027B1 (ko) 2001-02-15

Family

ID=10810865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001166A KR100282027B1 (ko) 1997-04-16 1998-01-16 적층기판및볼그리드어레이모듈

Country Status (11)

Country Link
US (1) US5955789A (ko)
EP (1) EP0872888B1 (ko)
JP (1) JP2968253B2 (ko)
KR (1) KR100282027B1 (ko)
AT (1) ATE316692T1 (ko)
DE (1) DE69735157T2 (ko)
ES (1) ES2256872T3 (ko)
GB (1) GB2324649A (ko)
MY (1) MY115578A (ko)
SG (1) SG81925A1 (ko)
TW (1) TW377479B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859319B1 (ko) * 2006-12-15 2008-09-19 한국과학기술원 엘티씨씨 모듈의 패키지 구조

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
JPH1174407A (ja) * 1997-08-29 1999-03-16 Mitsubishi Electric Corp 半導体装置
EP0932200A3 (en) * 1998-01-22 2000-08-23 International Business Machines Corporation Heat sink device for microprocessor
WO1999060627A1 (de) * 1998-05-19 1999-11-25 Siemens Aktiengesellschaft Elektronische baugruppe
JP2000021939A (ja) 1998-06-29 2000-01-21 Mitsubishi Electric Corp 突起電極付半導体チップおよびその検査方法
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
GB2358957B (en) * 1999-10-27 2004-06-23 Ibm Ball grid array module
FR2811509B1 (fr) * 2000-01-31 2004-01-02 Wavecom Sa Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondante
US6509640B1 (en) 2000-09-29 2003-01-21 Intel Corporation Integral capacitor using embedded enclosure for effective electromagnetic radiation reduction
US6407334B1 (en) 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
US6486534B1 (en) * 2001-02-16 2002-11-26 Ashvattha Semiconductor, Inc. Integrated circuit die having an interference shield
US6377475B1 (en) 2001-02-26 2002-04-23 Gore Enterprise Holdings, Inc. Removable electromagnetic interference shield
TW200408091A (en) * 2001-11-13 2004-05-16 Koninkl Philips Electronics Nv Device for shielding transmission lines from ground or power supply
TW533517B (en) * 2002-02-26 2003-05-21 Silicon Integrated Sys Corp Substrate for semiconductor package
US6744640B2 (en) 2002-04-10 2004-06-01 Gore Enterprise Holdings, Inc. Board-level EMI shield with enhanced thermal dissipation
US20040105243A1 (en) * 2002-10-03 2004-06-03 Kuang-Hua Lee Electronic device having a plurality of metallic balls for transmitting signals between two circuit boards
CA2409912C (en) 2002-10-25 2008-04-01 Ibm Canada Limited-Ibm Canada Limitee Improvements in grounding and thermal dissipation for integrated circuit packages
FR2852190B1 (fr) * 2003-03-03 2005-09-23 Procede de fabrication d'un composant ou d'un module electronique et composant ou module correspondant
US6933596B2 (en) * 2003-07-01 2005-08-23 Northrop Grumman Corporation Ultra wideband BGA
US7254032B1 (en) * 2004-03-03 2007-08-07 Cisco Technology, Inc. Techniques for providing EMI shielding within a circuit board component
JP2005277075A (ja) * 2004-03-24 2005-10-06 Kyocera Corp 配線基板
US7630188B2 (en) 2005-03-01 2009-12-08 X2Y Attenuators, Llc Conditioner with coplanar conductors
DE102006022360B4 (de) 2006-05-12 2009-07-09 Infineon Technologies Ag Abschirmvorrichtung
DE102006062844B4 (de) * 2006-05-12 2016-11-17 Infineon Technologies Ag Abschirmvorrichtung zum Abschirmen von elektromagnetischer Strahlung
US9214431B1 (en) * 2006-05-25 2015-12-15 Qualcomm Incorporated On-chip/off-chip magnetic shielding loop
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
US7550853B2 (en) * 2007-10-10 2009-06-23 Itt Manufacturing Enterprises, Inc. Electrical isolation of monolithic circuits using a conductive through-hole in the substrate
US8169059B2 (en) * 2008-09-30 2012-05-01 Infineon Technologies Ag On-chip RF shields with through substrate conductors
US7936052B2 (en) * 2008-09-30 2011-05-03 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US8889548B2 (en) 2008-09-30 2014-11-18 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
US8063469B2 (en) * 2008-09-30 2011-11-22 Infineon Technologies Ag On-chip radio frequency shield with interconnect metallization
US7948064B2 (en) 2008-09-30 2011-05-24 Infineon Technologies Ag System on a chip with on-chip RF shield
US8178953B2 (en) 2008-09-30 2012-05-15 Infineon Technologies Ag On-chip RF shields with front side redistribution lines
US20100182765A1 (en) * 2009-01-21 2010-07-22 Delphi Technologies, Inc. Rf/emi shield
US8072056B2 (en) 2009-06-10 2011-12-06 Medtronic, Inc. Apparatus for restricting moisture ingress
US8172760B2 (en) 2009-06-18 2012-05-08 Medtronic, Inc. Medical device encapsulated within bonded dies
US8666505B2 (en) 2010-10-26 2014-03-04 Medtronic, Inc. Wafer-scale package including power source
US8424388B2 (en) 2011-01-28 2013-04-23 Medtronic, Inc. Implantable capacitive pressure sensor apparatus and methods regarding same
KR20130010359A (ko) 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치용 기판 및 그를 포함한 반도체 장치
WO2013133122A1 (ja) * 2012-03-07 2013-09-12 三菱電機株式会社 高周波パッケージ
JP5951156B2 (ja) * 2014-03-26 2016-07-13 三菱電機株式会社 表面実装高周波回路
FR3031256B1 (fr) 2014-12-30 2017-01-13 Thales Sa Boitier hyperfrequence a encombrement reduit en surface et montagne d'un tel boitier sur un circuit.
FR3035739B1 (fr) 2015-04-30 2018-03-09 Thales Composant electronique, notamment hyperfrequence, resistant a l'humidite, et procede de packaging d'un tel composant
TW201818521A (zh) * 2016-11-04 2018-05-16 唐虞企業股份有限公司 電路接腳定位結構及焊接電路元件之製造方法
US11233014B2 (en) * 2017-01-30 2022-01-25 Skyworks Solutions, Inc. Packaged module having a ball grid array with grounding shielding pins for electromagnetic isolation, method of manufacturing the same, and wireless device comprising the same
TWI641090B (zh) * 2017-03-07 2018-11-11 矽品精密工業股份有限公司 電子封裝件
KR102109570B1 (ko) * 2018-07-24 2020-05-12 삼성전자주식회사 반도체 패키지 실장 기판

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089881A (en) * 1988-11-03 1992-02-18 Micro Substrates, Inc. Fine-pitch chip carrier
JPH03165058A (ja) * 1989-11-24 1991-07-17 Mitsubishi Electric Corp 半導体装置
JPH07105608B2 (ja) * 1990-03-01 1995-11-13 三菱電機株式会社 マイクロ波集積回路収納ケース
EP0459179B1 (de) * 1990-05-28 1995-04-05 Siemens Aktiengesellschaft IC-Gehäuse, bestehend aus drei beschichteten dielektrischen Platten
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
JP3082579B2 (ja) * 1994-08-25 2000-08-28 松下電器産業株式会社 シールドケース
JP3228841B2 (ja) * 1994-10-26 2001-11-12 松下電器産業株式会社 シールド装置
JPH10501102A (ja) * 1995-03-02 1998-01-27 サーキット コンポーネンツ インコーポレーテッド Ｂｇａ ｉ／ｏ ｒｆポートフォーマットとセラミックス基板技術とを使用した９０ｇｈｚまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ
US5796170A (en) * 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859319B1 (ko) * 2006-12-15 2008-09-19 한국과학기술원 엘티씨씨 모듈의 패키지 구조

Also Published As

Publication number Publication date
GB2324649A (en) 1998-10-28
JPH10303331A (ja) 1998-11-13
JP2968253B2 (ja) 1999-10-25
EP0872888A3 (en) 1999-05-12
SG81925A1 (en) 2001-07-24
DE69735157D1 (de) 2006-04-13
EP0872888B1 (en) 2006-01-25
ATE316692T1 (de) 2006-02-15
KR100282027B1 (ko) 2001-02-15
MY115578A (en) 2003-07-31
DE69735157T2 (de) 2006-08-31
ES2256872T3 (es) 2006-07-16
EP0872888A2 (en) 1998-10-21
GB9707679D0 (en) 1997-06-04
US5955789A (en) 1999-09-21
TW377479B (en) 1999-12-21

Similar Documents

Publication Publication Date Title
KR100282027B1 (ko) 적층기판및볼그리드어레이모듈
US11031366B2 (en) Shielded electronic component package
US10211190B2 (en) Semiconductor packages having reduced stress
US7514774B2 (en) Stacked multi-chip package with EMI shielding
US6137693A (en) High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
US10319685B2 (en) EMI shielded integrated circuit packages and methods of making the same
CA2171458C (en) Multi-chip module
KR100692441B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7145084B1 (en) Radiation shielded module and method of shielding microelectronic device
US20060091517A1 (en) Stacked semiconductor multi-chip package
KR100835061B1 (ko) 반도체 칩 패키지
KR20080014004A (ko) 인터포저 및 반도체 장치
US8310062B2 (en) Stacked semiconductor package
JP4190111B2 (ja) 高周波モジュール
KR100895816B1 (ko) 반도체 패키지
US20080036049A1 (en) Stacked integration module and method for manufacturing the same
KR20180023488A (ko) 반도체 패키지 및 반도체 패키지 제조방법
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
US20230246010A1 (en) Electronic component module, and method of manufacturing electronic component module
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
KR20230158389A (ko) 절연판을 구비한 통합 패키지
CA2355615C (en) Multi-chip module
JP2001210785A (ja) 半導体集積回路の実装方法及び実装用ケース
JPH1140696A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040916

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee