KR20160135286A - 집적 회로 조립체용 성형 복합 인클로저 - Google Patents

집적 회로 조립체용 성형 복합 인클로저 Download PDF

Info

Publication number
KR20160135286A
KR20160135286A KR1020167028668A KR20167028668A KR20160135286A KR 20160135286 A KR20160135286 A KR 20160135286A KR 1020167028668 A KR1020167028668 A KR 1020167028668A KR 20167028668 A KR20167028668 A KR 20167028668A KR 20160135286 A KR20160135286 A KR 20160135286A
Authority
KR
South Korea
Prior art keywords
enclosure
assembly
metal
body portion
polymer
Prior art date
Application number
KR1020167028668A
Other languages
English (en)
Other versions
KR101978027B1 (ko
Inventor
폴 제이 그윈
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160135286A publication Critical patent/KR20160135286A/ko
Application granted granted Critical
Publication of KR101978027B1 publication Critical patent/KR101978027B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01026—Iron [Fe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0615—Styrenic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0635—Acrylic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/065—ABS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/068—Polycarbonate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/069—Polyurethane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0695—Polyamide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0705—Sulfur containing polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H01L2924/16171—Material
    • H01L2924/16176—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1619—Cavity coating shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

본 발명의 실시예는 집적 회로(IC) 조립체용 성형 복합 인클로저에 관한 것이다. 일 실시예에서, 집적 회로(IC) 조립체용 인클로저는 보디 부분, 및 상기 보디 부분으로부터 연장되고 IC 조립체를 수용하도록 구성된 공동을 형성하는 사이드 부분을 갖는 성형 덮개 구조물을 구비할 수 있으며, 상기 보디 부분과 사이드 부분은 폴리머를 포함하는 인접 내측 재료를 공유하고 금속을 포함하는 인접 외측 재료를 공유하며, 인접 내측 재료는 IC 조립체가 개구를 통해서 인접 외측 재료와 열적으로 결합될 수 있도록 보디 부분에 형성되는 개구를 갖는다. 다른 실시예가 기재 및/또는 청구될 수 있다.

Description

집적 회로 조립체용 성형 복합 인클로저{MOLDED COMPOSITE ENCLOSURE FOR INTEGRATED CIRCUIT ASSEMBLY}
본 발명은 일반적으로 집적 회로 분야에 관한 것이며, 보다 구체적으로는 집적 회로(IC) 조립체용 성형 복합 인클로저에 관한 것이다.
오늘날, 예를 들어 솔리드-스테이트 드라이브(SSD)와 같은 전자 조립체용 인클로저는 주조 금속 구조물을 구비할 수 있다.
그러나, 주조 금속 구조물은 제조비가 비쌀 수 있으며, 상대적으로 높은 질량 또는 낮은 강성을 가질 수 있고, 심미적 마감을 요구할 수 있으며, 및/또는 무나사 설계와 같은 체결 특징부의 통합을 허용하지 않을 수 있다.
본 발명은 집적 회로(IC) 조립체용 인클로저에 있어서,
성형 덮개 구조물로서,
보디 부분, 및
상기 보디 부분으로부터 연장되고 IC 조립체를 수용하도록 구성된 공동을 형성하는 사이드 부분을 갖는 성형 덮개 구조물을 포함하며,
상기 보디 부분과 사이드 부분은 폴리머를 포함하는 인접 내측 재료를 공유하고 금속을 포함하는 인접 외측 재료를 공유하며, 인접 내측 재료는 IC 조립체가 개구를 통해서 인접 외측 재료와 열적으로 결합될 수 있도록 보디 부분에 형성되는 개구를 갖는 것을 특징으로 하는
인클로저를 제공한다.
본 발명은 또한, 집적 회로(IC) 조립체용 인클로저 제조 방법에 있어서,
성형 공정을 사용하여 덮개 구조물을 형성하는 단계로서, 덮개 구조물은 보디 부분, 및 상기 보디 부분으로부터 연장되고 IC 조립체를 수용하도록 구성된 공동을 형성하는 사이드 부분을 가지며, 상기 보디 부분과 사이드 부분은 폴리머를 포함하는 인접 내측 재료를 공유하고 금속을 포함하는 인접 외측 재료를 공유하는 단계를 포함하며;
상기 덮개 구조물 형성 단계는 IC 조립체가 개구를 통해서 인접 외측 재료와 열적으로 결합될 수 있도록 보디 부분에 개구를 형성하는 단계를 포함하는 것을 특징으로 하는
인클로저 제조 방법을 제공한다.
본 발명은 또한, 솔리드-스테이트 드라이브(SSD)에 있어서,
성형 덮개 구조물로서,
보디 부분, 및
상기 보디 부분으로부터 연장되고 집적 회로(IC) 조립체를 수용하도록 구성된 공동을 형성하는 사이드 부분을 갖는 성형 덮개 구조물을 포함하며,
상기 보디 부분과 사이드 부분은 폴리머를 포함하는 인접 내측 재료를 공유하고 금속을 포함하는 인접 외측 재료를 공유하며, 상기 인접 내측 재료는 보디 부분에 형성되는 개구를 갖는, 성형 덮개 구조물;
베이스 구조물과 성형 덮개 구조물 사이에 공동이 배치되도록 성형 덮개 구조물과 결합되는 베이스 구조물; 및
IC 조립체를 포함하며,
상기 IC 조립체는 베이스 구조물과 성형 덮개 구조물 사이에 배치되고, 상기 IC 조립체는 개구를 통해서 성형 덮개 구조물의 인접 외측 재료와 열적으로 결합되는 것을 특징으로 하는
솔리드-스테이트 드라이브(SSD)를 제공한다.
실시예는 첨부 도면을 참조한 하기 상세한 설명에 의해 쉽게 이해될 것이다. 이 설명을 쉽게 하기 위해서, 유사한 참조 부호는 유사한 구성 요소를 지칭한다. 실시예는 첨부 도면에서 예시적으로 및 비제한적으로 도시된다.
도 1은 일부 실시예에 따른, 집적 회로(IC) 조립체용 예시적 인클로저의 개략 측단면도이다.
도 2는 일부 실시예에 따른, 성형 덮개(lid) 구조물의 개략 사시도이다.
도 3은 일부 실시예에 따른, 내측 부분에 형성된 다수의 개구를 갖는 성형 덮개 구조물의 개략 사시도이다.
도 4는 일부 실시예에 따른, 성형 덮개 구조물의 부분의 개략 단면 사시도이다.
도 5는 일부 실시예에 따른, 제 1 기술에 따른 다양한 제조 단계 중의 덮개 구조물의 개략도이다.
도 6은 일부 실시예에 따른, 제 2 기술에 따른 다양한 제조 단계 중의 덮개 구조물의 개략도이다.
도 7은 일부 실시예에 따른, IC 조립체용 인클로저 제조 방법의 개략 흐름도이다.
도 8은 일부 실시예에 따른, 본 명세서에 기재된 IC 조립체용 인클로저를 구비하는 컴퓨팅 디바이스의 개략도이다.
본 발명의 실시예는 집적 회로(IC) 조립체용 성형 복합 인클로저를 설명한다. 하기 설명에서, 예시적 실시예의 다양한 양태는 통상의 기술자가 그 작업 내용을 다른 기술자에게 전달하기 위해 보통 사용하는 용어를 사용하여 설명될 것이다. 그러나, 본 발명의 실시예가 기재 양태의 일부만으로 실시될 수도 있음은 통상의 기술자에게 명백할 것이다. 설명을 위해서, 특정 개수, 재료 및 구성은 예시적 실시예의 철저한 이해를 제공하기 위해 제시된다. 그러나, 본 발명의 실시예가 특정 세부사항 없이 실시될 수도 있음은 통상의 기술자에게 명백할 것이다. 다른 예에서, 주지된 특징부는 예시적 실시예를 불명료하게 만들지 않기 위해 생략되거나 단순화된다.
하기 상세한 설명에서는 본 발명의 일부를 형성하는 첨부 도면이 참조되며, 본 발명의 요지가 실시될 수 있는 예시적 실시예가 도시되어 있는 도면에서 유사한 참조 부호는 유사한 부분을 지칭한다. 본 발명의 범위를 벗어나지 않는 한도 내에서 다른 실시예가 사용될 수도 있으며 구조적 또는 논리적 변경이 이루어질 수도 있음을 알아야 한다. 따라서, 하기 상세한 설명은 제한적인 의미로 간주되지 않아야 하며, 실시예의 범위는 첨부된 청구범위와 그 등가물에 의해 한정된다.
본 발명의 목적을 위해서, "A 및/또는 B"라는 문구는 (A), (B), 또는 (A 및 B)를 의미한다. 본 발명의 목적을 위해서, "A, B 및/또는 C"라는 문구는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
기재는 상부/하부, 인/아웃, 위/아래 등과 같은 관점-기반 기재를 사용할 수 있다. 이러한 기재는 논의를 쉽게 하기 위해 사용될 뿐이며, 본 명세서에 기재되는 실시예의 적용을 임의의 특정한 배향으로 제한하도록 의도되는 것은 아니다.
기재는 문구 "일 실시예에서" 또는 그 각각이 하나 이상의 동일하거나 상이한 실시예를 지칭할 수 있는 "다수의 실시예에서"를 사용할 수 있다. 또한, 본 발명의 실시예와 관련하여 사용되는 용어 "포함하는", "구비하는", "갖는" 등은 동의어다.
"결합된다"는 용어와 그 파생어가 본 명세서에 사용될 수 있다. "결합된다"는 것은 이하의 것들 중 하나 이상을 의미할 수 있다. "결합된다"는 것은 두 개 이상의 요소가 직접 물리적, 열적 또는 전기적으로 접촉함을 의미할 수 있다. 그러나, "결합된다"는 것은 또한 두 개 이상의 요소가 상호 간접적으로 접촉하지만 여전히 상호 협동하거나 상호작용함을 의미할 수도 있으며, 하나 이상의 다른 요소가 상호 결합된다고 일컬어지는 요소들 사이에서 결합 또는 연결됨을 의미할 수도 있다.
다양한 실시예에서, "제 2 특징부 상에 형성, 증착 또는 배치되는 제 1 특징부"라는 문구는 제 1 특징부가 제 2 특징부 위에 형성, 증착 또는 배치되며 제 1 특징부의 적어도 일부가 제 2 특징부의 적어도 일부와 직접 접촉(예를 들면, 직접 물리적 및/또는 전기적 접촉)되거나 간접 접촉(예를 들면, 제 1 특징부와 제 2 특징부 사이에 하나 이상의 다른 특징부를 가짐)될 수 있음을 의미할 수 있다.
본 명세서에 사용되는 용어 "모듈"은 ASIC(Application Specific Integrated Circuit), 전자 회로, SoC(system-on-chip), 하나 이상의 소프트웨어 또는 펌웨어 프로그램을 실행하는 프로세서(공용, 전용 또는 그룹) 및/또는 메모리(공용, 전용 또는 그룹), 조합 논리 회로, 및/또는 설명된 기능을 제공하는 기타 적절한 부품을 지칭하거나, 그 부분이거나, 또는 포함할 수 있다.
도 1은 일부 실시예에 따른, 집적 회로(IC) 조립체용 예시적 인클로저(150)의 개략 측단면도이다. 다양한 실시예에 따르면, 인클로저(150)는 덮개 부분(152) 및 베이스 부분(154)을 구비한다. 덮개 부분(152)과 베이스 부분(154)은 IC 조립체(100)를 수용하기 위해 함께 결합될 수 있다. 인클로저(150) 및 IC 조립체(100)의 부품들은 실척으로 도시되지 않을 수도 있다.
다양한 실시예에 따르면, 덮개 부분(152)(예를 들면, 덮개 구조물)은 성형 복합 구조물을 구비할 수 있다. 예를 들어, 일부 실시예에서, 덮개 부분(152)은 폴리머로 구성된 내측 부분(152a) 및 금속으로 구성된 외측 부분(152b)을 구비할 수 있다. 내측 부분(152a) 및 외측 부분(152b)은 보디 부분(152c) 및 사이드 부분(152d)을 제공하도록 형상화(예를 들면 성형)될 수 있다. 알 수 있듯이, 보디 부분(152c)은 IC 조립체(100)를 커버하기 위해 연장될 수 있으며 사이드 부분(152d)은 IC 조립체(100)를 수용하는 공동(133)을 형성하기 위해 보디 부분(152c)으로부터 연장될 수 있다.
내측 부분(152a) 및 외측 부분(152b)은 각각 성형 공정에 의해 형상화되는 인접 재료 구조물일 수 있다. 예를 들어, 내측 부분(152a)은 폴리머를 포함하는 단일의 인접 재료 구조물을 구비할 수 있으며 외측 부분(152b)은 금속을 포함하는 단일의 인접 재료 구조물을 구비할 수 있다. 보디 부분(152c)과 사이드 부분(152d)은 내측 부분(152a) 및 외측 부분(152b)을 공유할 수 있다. 이와 관련하여, 보디 부분(152c)과 사이드 부분(152d)은 인접 내측 폴리머 재료 및 인접 외측 금속 재료를 공유할 수 있다.
다양한 실시예에 따르면, 인접 내측 재료[예를 들어, 내측 부분(152a)]는 보디 부분(152c)에 형성되는 개구(130)를 가질 수 있다. IC 조립체(100)는 알 수 있듯이 개구(130)를 통해서 인접 외측 재료[외측 부분(152b)]와 열적으로 결합되는 발열 요소[예를 들면, 다이(102)]를 구비할 수 있다. 도 1의 실시예에는 단일 개구(130)가 도시되어 있지만, 다른 실시예에서는 개구(130)와 유사한 다수의 개구가 내측 부분(152a)을 통해서 형성될 수 있으며 따라서 IC 조립체 또는 기타 전력 소비 장치의 다른 발열 요소가 다수의 개구 각각을 통해서 외측 부분(152b)과 열적으로 결합될 수 있다. IC 조립체(100)의 발열 요소는 예를 들어 하나 이상의 다이[예를 들면 다이(102)]의 회로를 구비하는 각종 장치를 포함할 수 있다. 일부 실시예에서, IC 조립체(100)는 예를 들어, 상 변화, 써멀 그리스, 도전성 열가소성 또는 열경화성 및/또는 접착성 재료, 접착제와 같은 써멀 인터페이스 재료를 사용하여 외측 부분(152b)의 금속과 열적으로 결합될 수 있다. 외측 부분(152b)은 IC 조립체(100)로부터 멀어지는 히트 싱크 또는 열적 경로로서 작용하는 금속으로 구성될 수 있다.
일부 실시예에서, 내측 부분(152a)은 예를 들어 ABS(아크릴로니트릴 부타디엔 스티렌), ABS + PC(ABS + 폴리카보네이트), 아세탈 (POM), 아크릴릭 (PMMA), LCP(액정 폴리머), PA-나일론 6 (폴리아미드), PA-나일론 6/6 (폴리아미드), PA-Nylon 11 (폴리아미드), PBT(폴리부틸렌 테레프탈레이트), PC(폴리카보네이트), PEI(폴리에테르이미드), PE(폴리에틸렌), LDPE(저밀도 폴리에틸렌), HDPE(고밀도 폴리에틸렌), PET(폴리에틸렌 테레프탈레이트), PP(폴리프로필렌), PPA(폴리프탈아미드), PPS(폴리페닐렌 설파이드), PS(폴리스티렌), HIPS(고충격 폴리스티렌), PSU(폴리설폰), PU(폴리우레탄), PVC(폴리염화비닐), PVDF(폴리비닐리덴 플루오라이드), SAN(스티렌 아크릴로니트릴), TPE(열가소성 엘라스토머) 또는 TPU(열가소성 폴리우레탄)와 같은 폴리머로 구성될 수 있다. 일부 실시예에서, 외측 부분(152b)은 예를 들어, 알루미늄(Al), 철(Fe), 티타늄(Ti), 구리(Cu), 니켈(Ni), 마그네슘(Mg), 스테인레스 스틸, 인코넬(Inconel), 또는 다양한 금속의 합금 형태의 적절한 조합과 같은 금속으로 구성될 수 있다. 금속은 다양한 실시예에 따라서 피복되거나(예를 들면, 함께 확산 접합된 두 개의 금속) 피복되지 않을 수 있다. 다른 실시예에서 내측 부분(152a) 및 외측 부분(152b)은 다른 적절한 재료로 구성될 수 있다. 일부 실시예에서는, 내측 부분(152a)과 외측 부분(152b) 사이의 접착을 촉진하기 위해 내측 부분(152a)과 외측 부분(152b) 사이에 프라이머(primer) 재료[예를 들면, 도 4의 프라이머 재료(152e)]가 배치될 수 있다. 프라이머 재료에 대한 기술 및 구성은 도 4와 관련하여 추가로 설명된다.
인클로저(150)는 덮개 부분(152)과 결합되는 베이스 부분(154)(예를 들면, 베이스 구조물)을 추가로 구비할 수 있다. 일부 실시예에서, 베이스 부분(154)은 덮개 부분(152)의 사이드 부분(152d)과 결합하도록 구성되는 실질적으로 평탄한 구조물을 구비할 수 있다. 베이스 부분(154)이 덮개 부분(152)과 결합되면, 공동(133)은 IC 조립체(100)를 수용하기 위한 공간을 제공할 수 있다. 일부 실시예에서, 베이스 부분(154)은 무나사 부착을 제공하기 위해 성형 공정의 부분으로서 일체로 형성될 수 있는 하나 이상의 체결 기구(156)(예를 들면, 스냅 구조물)를 사용하여 덮개 부분(152)과 부착(예를 들면, 영구적으로 또는 착탈 가능하게 결합)될 수 있다. 베이스 부분(154) 및 덮개 부분(152)은 예를 들어 다른 실시예에서 초음파 용접에 의해 형성된 조인트와 같은 다른 체결 기구를 사용하여 함께 결합될 수 있다. 인클로저(150)는 IC 조립체(100)를 환경 인자 또는 취급으로부터 보호하기 위해 일부 실시예에서 밀폐식으로 또는 환경적으로 밀봉될 수 있다. 예를 들어, 일부 실시예에서, 덮개 부분(152)의 폴리머 부분은 베이스 부분(154)의 폴리머 부분과 결합될 수 있다.
일부 실시예에서, IC 조립체(100)는 베이스 부분(154)과 덮개 부분(152) 사이에 배치될 수 있다. 일부 실시예에서, IC 조립체(100)는 예를 들어 접착제의 사용을 포함하는 임의의 적절한 기술의 사용에 의해 베이스 부분(154)과 결합될 수 있다. IC 조립체는 예를 들어 일 실시예에서 SSD의 요소들을 포함하는 각종 적절한 IC 소자를 나타낼 수 있다. 일부 실시예에서, 인클로저(150) 및 IC 조립체(100)는 SSD를 나타낼 수 있다.
일부 실시예에서, IC 조립체(100)는 패키지 기판(121)과 전기적으로 및/또는 물리적으로 결합되는 하나 이상의 다이[이하, "다이(102)"]를 구비할 수 있다. 다이(102)는 CMOS(complementary metal-oxide-semiconductor) 소자 형성과 관련하여 사용되는 박막 증착, 리소그래피, 에칭 등과 같은 반도체 제조 기술을 사용하여 반도체 재료(예를 들면, 실리콘)로 제조된 개별 제품을 나타낼 수 있다. 일부 실시예에서, 다이(102)는 프로세서, 메모리, SoC 또는 ASIC이거나, 이들을 구비하거나, 또는 그 일부일 수 있다.
일부 실시예에서는, 다이(102)와 패키지 기판(121)의 접착을 촉진하거나 및/또는 그 특징부를 보호하기 위해 다이(102)와 패키지 기판(121) 사이에 언더필 재료(108)[때로는 "봉지재(encapsulant)"로 지칭됨]가 배치될 수 있다. 언더필 재료(108)는 전기 절연성 재료로 구성될 수 있으며, 알 수 있듯이 다이(102) 및/또는 다이-레벨 인터커넥트 구조물(106)의 적어도 일부를 봉지할 수 있다. 일부 실시예에서, 언더필 재료(108)는 다이-레벨 인터커넥트 구조물(106)과 직접 접촉한다.
다이(102)는 도시하듯이 패키지 기판(121)과 플립-칩 구조로 직접 결합되는 것을 포함하는 각종 적절한 구조에 따라서 패키지 기판(121)에 부착될 수 있다. 플립-칩 구조에서, 능동 회로를 구비하는 다이(102)의 활성 측(S1)은, 역시 다이(102)를 패키지 기판(121)과 전기적으로 결합시킬 수 있는 범프, 필라, 또는 기타 적절한 구조물과 같은 다이-레벨 인터커넥트 구조물(106)을 사용하여 패키지 기판(121)의 표면에 부착된다. 다이(102)의 활성 측(S1)은 트랜지스터 소자를 구비할 수 있으며, 알 수 있듯이, 활성 측(S1)과 대향하여 비활성 측(S2)이 배치될 수 있다.
다이(102)는 일반적으로 반도체 기판(102a), 하나 이상의 소자 층[이하 "소자 층(102b)"] 및 하나 이상의 인터커넥트 층[이하 "인터커넥트 층(102c)"]을 구비할 수 있다. 반도체 기판(102a)은 일부 실시예에서 예를 들어 실리콘과 같은 벌크 반도체 재료로 실질적으로 구성될 수 있다. 소자 층(102b)은 트랜지스터 소자와 같은 능동 소자가 반도체 기판(102a) 상에 형성되는 영역을 나타낼 수 있다. 소자 층(102b)은 예를 들어 트랜지스터 소자의 채널 보디 및/또는 소스/드레인 영역과 같은 구조물을 구비할 수 있다. 인터커넥트 층(102c)은 소자 층(102b) 내의 능동 소자에 대해 전기 신호를 송수신 라우팅하도록 구성되는 인터커넥트 구조물을 구비할 수 있다. 예를 들어, 인터커넥트 층(102c)은 전기적 라우팅 및/또는 접점을 제공하기 위해 홈(trench) 및/또는 비아(via)를 구비할 수 있다.
일부 실시예에서, 다이-레벨 인터커넥트 구조물(106)은 다이(102)와 기타 전기 소자 사이에서 전기 신호를 라우팅하도록 구성될 수 있다. 전기 신호는 예를 들어, 다이(102)의 작동과 관련하여 사용되는 입/출력(I/O) 신호 및/또는 전력/접지 신호를 포함할 수 있다.
일부 실시예에서, 패키지 기판(121)은 예를 들어 ABF(Ajinomoto Build-up Film) 기판과 같은, 코어 및/또는 빌드업 층을 갖는 에폭시-기반 적층 기판이다. 다른 실시예에서, 패키지 기판(121)은 예를 들어 임의의 적절한 PCB 기술을 사용하여 형성된 인쇄 회로 기판(PCB)과 같은 회로 기판일 수 있다. 예를 들어, PCB는 예를 들어 폴리테트라플루오로에틸렌, 난연제(Flame Retardant) 4(FR-4), FR-1, 코튼지(cotton paper)와 같은 페놀계 코튼지 재료, CEM-1 또는 CEM-3과 같은 에폭시 재료, 또는 에폭시 수지 프리프레그 재료를 사용하여 함께 적층되는 직조 유리 재료와 같은 재료로 구성된 전기 절연성 층을 구비할 수 있다. PCB는 다른 실시예에서 다른 적절한 재료로 구성될 수 있다. 패키지 기판(121)은 다른 실시예에서 예를 들어 유리, 세라믹 또는 반도체 재료로 형성된 기판을 포함하는 다른 적절한 형태의 기판을 구비할 수 있다.
패키지 기판(121)은 다이(102)와 기타 부품, 예를 들어 수동 소자[예를 들면, 수동 소자(104)] 또는 기타 다이 또는 IC 조립체(100) 외부 부품 사이에서 전기 신호를 라우팅하기 위한 인터포저로서 작용할 수 있다. 패키지 기판(121)은 전기 신호를 다이(102)에 대해 송수신 라우팅하도록 구성된 전기적 라우팅 특징부를 구비할 수 있다. 전기적 라우팅 특징부는 예를 들어 패키지 기판(121)의 하나 이상의 표면 상에 배치되는 패드 또는 트레이스(도시되지 않음) 및/또는 예를 들어, 전기 신호를 패키지 기판(121)을 통해서 라우팅하기 위한 홈, 비아, 또는 기타 인터커넥트 구조물과 같은 내부 라우팅 특징부(도시되지 않음)를 구비할 수 있다. 예를 들어, 일부 실시예에서, 패키지 기판(121)은 다이(102)의 각각의 다이-레벨 인터커넥트 구조물(106)을 수용하도록 구성된 패드(도시되지 않음)와 같은 전기적 라우팅 특징부를 구비할 수 있다.
IC 조립체(100)는 다른 실시예에서 예를 들어 플립-칩 및/또는 와이어-본딩 구조, 인터포저, SiP(system-in-package) 및/또는 PoP(package-on-package) 구조를 포함하는 멀티-칩 패키지 구조의 적절한 조합을 포함하는 각종 다른 적절한 구조를 구비할 수 있다. 다이(102)와 IC 조립체(100)의 다른 부품들 사이에서 전기 신호를 라우팅하기 위한 다른 적절한 기술이 일부 실시예에서 사용될 수 있다.
일부 실시예에서, 인클로저(150)는 알 수 있듯이 장방형 프로파일을 가질 수 있다. 일부 실시예에서, 덮개 부분(152) 및/또는 베이스 부분(154)은 (예를 들어, 평면도 또는 저면도에서 볼 때) 장방형 프로파일을 가질 수 있다. 인클로저(150)는 다른 실시예에서 다른 적절한 프로파일 형상을 가질 수 있다.
도 2는 일부 실시예에 따른, 성형 덮개 구조물(200)의 개략 사시도이다. 성형 덮개 구조물(200)은 도 1의 덮개 부분(152)을 나타낼 수 있으며, 도 1의 덮개 부분(152)과 관련하여 기술된 실시예에 적합할 수 있다. 다양한 실시예에 따르면, 성형 덮개 구조물(200)은 내측 부분(152a) 및 외측 부분(152b)을 구비할 수 있다. IC 조립체[예를 들면, 도 1의 IC 조립체(100)]가 개구(130)를 통해서 외측 부분(152b)과 열적으로 결합될 수 있도록 내측 부분(152a)에는 개구(130)가 형성될 수 있다. 외측 부분(152b)은 성형 덮개 구조물 내에 수용될 때 IC 조립체를 위한 열전도 셸로서 작용할 수 있다.
일부 실시예에서, 성형 덮개 구조물(200)은 예를 들어 사출 성형 공정과 같은 성형 공정을 사용하여 형성될 수 있다. 내측 부분(152a)은 외측 부분(152a)의 금속 상에 폴리머를 직접 성형함으로써 형성될 수 있다. 폴리머와 금속의 조합은 일부 실시예에서 주조 마그네슘보다 큰 복합 강성을 가질 수 있다. 일부 실시예에서, 외측 부분(152b)은 다수의 금속 층을 구비할 수 있다. 예를 들어, 외측 부분(152b)은 일차 금속 층(예를 들면, 알루미늄)을 구비할 수 있고, 일차 금속 층 상에는 피복 층(예를 들면, 티타늄 또는 스테인레스 스틸)이 형성될 수 있다(예를 들어 확산 접합 공정에 의해). 일부 실시예에서, 외측 부분(152b)은 외측 부분(152b) 및 내측 부분(152a)의 전체 조합 두께의 약 5% 내지 20%(예를 들면 10%)인 두께를 가질 수 있다. 외측 부분(152b)은 다른 실시예에서 다른 적절한 두께를 가질 수 있다.
다양한 실시예에 따르면, 성형 덮개 구조물(200)은 현재 주조 금속 인클로저보다 높은 강성 및 낮은 질량의 인클로저를 제공할 수 있다. 성형 덮개 구조물(200)은 개구(130)를 통한 열 방출을 추가로 촉진할 수 있다. 성형 공정에 의한 성형 덮개 구조물(200)의 금속-폴리머 복합 구조물의 형성은 IC 조립체의 인클로저를 제공하기 위한 금속 주조 공정에 비해 상당한 비용 절감을 제공할 수 있다. 추가로, 성형 덮개 구조물(200)은 IC 조립체의 부품들이 성형 덮개 구조물(200)에 의해 형성된 인클로저의 벽[예를 들면, 도 1의 인클로저(150)의 개구(130)] 내에 삽입될 수 있게 할 수 있으며, 이는 인클로저에 감소된 Z-높이를 제공하기 위해 인클로저의 두께(예를 들면, 도 1의 두께 T)를 주조 금속 인클로저에 비해서 ∼0.5 밀리미터 이상 감소시킬 수 있다.
또한, 성형 덮개 구조물(200)은 주조 금속 인클로저에 대한 사후 심미적 마감을 요구하지 않을 수 있으며, 필요할 경우 (예를 들면 성형 이후) 외측 부분(152b)의 양극산화를 가능하게 한다. 성형 덮개 구조물(200)은 폴리머로만 형성된 인클로저에 우수한 열적 해결책을 제공할 수 있다. 성형 공정은 예를 들어 무나사 기구를 포함하는 체결 기구[예를 들면, 도 1의 하나 이상의 체결 기구(156)]와 같은 특징부의 통합과 같은 증가된 내부 성형 특징부 능력을 허용할 수 있다. 외측 부분(152b)의 금속은 예를 들어 알루미늄, 티타늄, 피복 등과 같은 다양한 기계적, 심미적 및/또는 비용 요건을 고려하여 선택될 수 있다. 또한, 성형 덮개 구조물(200)은 가공된 이차 특징부 및 이차 심미적 마감을 갖는 가공되거나 주조된 새시와 같은 인클로저에 비해서 더 높은 비트 레이트(예를 들면, 주기)를 갖는 인클로저를 제공할 수 있다.
도 3은 일부 실시예에 따른, 내측 부분(152a)에 형성된 다수의 개구(130a, 130b)를 갖는 성형 덮개 구조물(300)의 개략 사시도이다. 성형 덮개 구조물(300)은 도 2의 성형 덮개 구조물(200)과 관련하여 설명된 실시예에 적합할 수 있다. 일부 실시예에서는, IC 조립체[예를 들면, 도 1의 IC 조립체(100)]의 다른 발열 요소들이 다수의 개구(130a, 130b)의 각각을 통해서 외측 부분(152b)과 열적으로 결합될 수 있게 하기 위해 다수의 개구(130a, 130b)가 내측 부분(152a)을 통해서 형성될 수 있다. 개구(130a, 130b)는 다른 실시예에 도시된 것과 다른 적절한 형상을 가질 수도 있다.
도 4는 일부 실시예에 따른, 성형 덮개 구조물[예를 들면, 도 2 또는 도 3의 성형 덮개 구조물(200 또는 300)]의 부분(400)의 개략 단면 사시도이다. 다양한 실시예에 따르면, 성형 덮개 구조물의 내측 부분(152a)과 외측 부분(152b) 사이에 프라이머 재료(152e)가 배치될 수 있다.
일부 실시예에서, 프라이머 재료(152e)는 예를 들어 에폭시와 같은 폴리머 프라이머 시스템을 구비할 수 있다. 폴리머 프라이머 시스템은 일부 실시예에서 내측 부분(152a)의 폴리머와는 다른 재료 조성을 가질 수 있는 다른 적절한 열경화성 수지 및/또는 열가소성 수지를 구비할 수 있다. 다른 실시예에서, 프라이머 재료(152e)는 예를 들어 다공성 알루미늄 산화물을 포함하는 알루미늄 산화물과 같은 나노-구조 금속 산화물을 포함할 수 있다. 내측 부분(152a)의 폴리머는 접착을 증진시키기 위해 나노-구조 산화물 내의 구멍을 채울 수 있다. 프라이머 재료(152e)는 다른 실시예에서 다른 적절한 재료를 포함할 수 있다.
도 5는 일부 실시예에 따른, 제 1 기술에 따른 다양한 제조 단계 도중의 덮개 구조물[예를 들면 도 2 또는 도 3의 성형 덮개 구조물(200 또는 300)]의 개략도이다. 500a에서는, 금속을 덮개 구조물의 형상으로 형상화한 후의, 금속을 포함하는 외측 부분(152b)이 도시되어 있다. 외측 부분(152b)은 예를 들어 금속 포일을 소정 형상으로 펀칭 및 형성함으로써 형상화될 수 있다.
500b에서는, 형상화된 금속을 몰드(590) 내에 배치한 후의 외측 부분(152b)이 도시되어 있다. 몰드(590)는 사출 성형 공정 중에 외측 부분(152b)을 적소에 유지하기 위해 클램핑할 수 있다. 일부 실시예에서, 클램프 기구는 금속에 대한 변형을 제한하기 위해 폴리머의 증착 중에 금속이 슬립될 수 있게 하도록 구성될 수 있다.
500c에서는, 사출 성형 공정을 사용하여 내측 부분(152a)의 폴리머를 외측 부분(152b) 상에 적층한 후의 외측 부분(152b)이 도시되어 있다. 일부 실시예에서는, 하나 이상의 개구 각각이 요구되는 영역에서 사출 성형 공정 중에 하나 이상의 몰드 블록을 외측 부분(152b)에 대해 클램핑시킴으로써 내측 부분(152a)에 하나 이상의 개구[예를 들면 도 2의 개구(130)]가 형성될 수 있다.
일부 실시예에서는, 외측 부분(152b)의 금속에 대한 폴리머의 접착을 촉진하기 위해 내측 부분(152a)의 폴리머를 외측 부분(152b) 상에 증착하기 전에 외측 부분(152b)의 표면 상에 프라이머 재료(도시되지 않음)가 증착될 수 있다.
500d에서는, 몰드(590)로부터 덮개 구조물을 제거한 후의 덮개 구조물이 도시되어 있다. 몰드(590)로부터 덮개 구조물을 제거한 후에, 덮개 구조물은 일부 실시예에서 디플래시, 세정 및/또는 양극산화될 수 있다.
도 6은 일부 실시예에 따른, 제 2 기술에 따른 다양한 제조 단계 중의 덮개 인클로저[예를 들면 도 2 또는 도 3의 성형 덮개 구조물(200 또는 300)]의 개략도이다. 600a에서는, 금속 필름을 몰드(590) 내에 배치한 후의, 금속을 포함하는 외측 부분(152b)이 도시되어 있다. 금속 필름은 일부 실시예에서 덮개 구조물 형태로 형상화되지 않을 수도 있다. 예를 들어, 일부 실시예에서, 금속 필름은 실질적으로 평탄할 수 있거나 또는 일부 다른 형상을 가질 수 있다.
600b에서는, 외측 부분(152b)을 덮개 구조물 형태로 제공하기 위해 금속을 형상화하고 동시에 내측 부분(152a)을 제공하기 위해 사출 성형 공정을 사용하여 금속 상에 폴리머를 증착한 후의 외측 부분(152b)이 도시되어 있다. 예를 들어, 금속 필름은 몰드 내에 클램핑될 수 있고 폴리머는 고압으로 사출될 수 있으며, 이는 알 수 있듯이 금속 형상이 몰드(590)의 기존 형상으로 성형되게 할 수 있다.
일부 실시예에서는, 하나 이상의 개구 각각이 요구되는 영역에서 사출 성형 공정 중에 하나 이상의 플로팅 몰드 블록을 외측 부분(152b)에 대해 클램핑시킴으로써 내측 부분(152a)에 하나 이상의 개구[예를 들면 도 2의 개구(130)]가 형성될 수 있다. 플로팅 몰드 블록은 600a에서의 초기 위치로부터 600b에서의 형상화 위치로 금속 필름을 추종할 수 있다.
일부 실시예에서는, 외측 부분(152b)의 금속에 대한 폴리머의 접착을 촉진하기 위해 내측 부분(152a)의 폴리머를 외측 부분(152b) 상에 증착하기 전에 외측 부분(152b)의 표면 상에 프라이머 재료(도시되지 않음)가 증착될 수 있다.
600c에서는, 몰드(590)로부터 덮개 구조물을 제거한 후의 덮개 구조물이 도시되어 있다.
도 7은 일부 실시예에 따른, IC 조립체[예를 들면, 도 1의 IC 조립체(100)]용 인클로저[예를 들면, 도 1의 인클로저(150)] 제조 방법(700)의 개략 흐름도이다. 방법(700)은 도 1 내지 도 6과 관련하여 설명된 기술에 적합할 수 있으며 반대의 경우도 마찬가지이다.
702에서, 방법(700)은 성형 공정을 사용하여 복합 덮개 구조물[예를 들면, 도 2 또는 도 3의 성형 덮개 구조물(200 또는 300)]을 형성하는 단계를 포함할 수 있다. 다양한 실시예에 따르면, 복합 덮개 구조물은 도 5 또는 도 6과 관련하여 설명된 기술에 따라서 형성될 수 있다. 예를 들어, 복합 덮개 구조물 형성 단계는 복합 덮개 구조물의 보디 부분[예를 들면, 도 1의 보디 부분(152c)] 및 사이드 부분[예를 들면, 도 1의 사이드 부분(152d)]의 외부[예를 들면, 도 5의 외측 부분(152b)]를 제공하기 위해 금속을 형상화하는 단계 및 보디 부분 및 사이드 부분의 내부[예를 들면, 도 5의 내측 부분(152a)]를 제공하기 위해 금속 상에 폴리머를 증착하는 단계를 포함할 수 있다.
일부 실시예에서, 금속 형상화 단계 및 폴리머 증착 단계는 사출 성형 공정 중에 동시에 수행될 수 있다. 예를 들어, 폴리머 증착 단계는 (예를 들어, 도 6과 관련하여 설명했듯이) 보디 부분 및 사이드 부분의 외부를 제공하기 위해 금속을 형상화할 수 있다.
복합 덮개 구조물 형성 단계는 IC 조립체가 개구를 통해서 외측 부분과 열적으로 결합될 수 있도록 보디 부분에 하나 이상의 개구[예를 들면, 도 3의 개구(130a, 130b)]를 형성하는 단계를 추가로 포함할 수 있다. 예를 들어, 하나 이상의 개구는, 금속 상에 폴리머를 증착할 때 하나 이상의 개구가 형성되어야 하는 영역에서 금속 상에 폴리머가 증착되는 것을 방지하기 위해 몰드 삽입 블록을 사용하여 형성될 수 있다.
일부 실시예에서, 복합 덮개 구조물 형성 단계는 폴리머와 금속 사이의 접착을 촉진하기 위해 폴리머 증착 이전에 금속 상에 프라이머 재료[예를 들면, 도 4의 프라이머 재료(152e)]를 제공하는 단계를 추가로 포함할 수 있다. 일부 실시예에서, 복합 덮개 구조물 형성 단계는 베이스 구조물 상의 체결 기구의 대응 요소들과 결합 또는 교합하도록 구성된 체결 기구의 요소들[예를 들면, 도 1의 하나 이상의 체결 기구(156)]을 형성하는 단계를 추가로 포함할 수 있다.
704에서, 상기 방법(700)은 베이스 구조물[예를 들면, 도 1의 베이스 부분(154)]을 제공하는 단계를 포함할 수 있다. 일부 실시예에서, 베이스 구조물 제공 단계는 베이스 구조물을 임의의 적절한 기술에 따라서 형성하는 단계를 포함할 수 있다. 베이스 구조물은 예를 들어 IC 조립체를 수용하기 위해 복합 덮개 구조물과 결합하도록 구성되는 임의의 적절한 재료 구조물을 구비할 수 있다. 일부 실시예에서, 베이스 구조물은 복합 덮개 구조물 상의 체결 기구의 대응 요소들과 결합 또는 교합하도록 구성된 체결 기구[예를 들면, 도 1의 하나 이상의 체결 기구(156)]의 요소들을 구비할 수 있다.
706에서, 상기 방법(700)은 IC 조립체를 베이스 구조물과 결합시키는 단계를 포함할 수 있다. IC 조립체를 베이스 구조물과 결합시키기 위해, 예를 들어 접착제, 기계적 체결구 또는 복합 덮개 구조물과 베이스 구조물이 함께 결합될 때 IC 조립체가 복합 덮개 구조물과 베이스 구조물 사이의 공동[예를 들면, 도 1의 공동(133)] 내에 수용되도록 IC 조립체를 베이스 구조물에 대해 배치하는 단계를 포함하는 임의의 적절한 기술이 사용될 수 있다.
708에서, 상기 방법(700)은 베이스 구조물을 복합 덮개 구조물과 결합시키는 단계를 포함할 수 있다. 베이스 구조물은 예를 들어 702에서 성형 공정의 일부로서 형성될 수 있는 통합 체결 기구의 사용을 포함하는 임의의 적절한 기술을 사용하여 복합 덮개 구조물과 결합될 수 있다. 일부 실시예에서, 베이스 구조물을 복합 덮개 구조물과 결합시키는 단계는 스냅 체결구를 사용하여 베이스 구조물을 덮개 구조물과 영구적으로 부착시키는 단계를 포함할 수 있다.
일부 실시예에서, 베이스 구조물은 IC 조립체가 내측 부분에 형성된 하나 이상의 개구를 통해서 외측 부분과 열적으로 결합되도록 덮개 구조물과 결합된다. 예를 들어, IC 조립체는 열 접착제 또는 임의의 다른 적절한 기술을 사용하여 외측 부분과 열적으로 결합될 수 있다. 청구 요지를 이해하는데 가장 도움이 되는 방식으로 다양한 작업이 다수의 개별 작업으로서 차례로 설명된다. 그러나, 설명 순서는 이들 작업이 반드시 순서 종속적임을 의미하는 것으로 간주되지 않아야 한다. 예를 들어, 일부 실시예에서, 704 및 706에서의 작동은 702와 관련하여 설명된 작동의 전에, 후에 또는 그와 동시에 수행될 수 있다. 방법(700)은 다른 적절한 순서 변경을 포함할 수 있다.
본 발명의 실시예는 원하는 대로 구성하기 위해 임의의 적절한 하드웨어 및/또는 소프트웨어를 사용하여 시스템 내에 실행될 수 있다. 도 8은 일부 실시예에 따른, 본 명세서에 기재된 IC 조립체[예를 들면, 도 1의 IC 조립체(100)]용 인클로저[예를 들면, 도 1의 인클로저(150)]를 구비하는 컴퓨팅 디바이스(800)의 개략도이다. 컴퓨팅 디바이스(800)는 머더보드(802)와 같은 기판을 [예를 들면, 하우징(808) 내에] 수용할 수 있다. 머더보드(802)는 프로세서(804)와 하나 이상의 통신 칩(806)을 포함하지만 이것에 한정되지 않는 다수의 부품을 구비할 수 있다. 프로세서(804)는 머더보드(802)에 물리적으로 및 전기적으로 결합될 수 있다. 일부 실행에서, 하나 이상의 통신 칩(806) 역시 머더보드(802)에 물리적으로 및 전기적으로 결합될 수 있다. 추가 실행에서, 통신 칩(806)은 프로세서(804)의 부분일 수 있다. 용어 "프로세서"는 레지스터 및/또는 메모리로부터의 전자 데이터를 처리하여 이 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 장치 또는 장치의 일부를 지칭할 수 있다.
그 용도에 따라서, 컴퓨팅 디바이스(800)는 머더보드(802)에 물리적으로 및 전기적으로 결합될 수 있거나 결합될 수 없는 다른 부품을 구비할 수 있다. 이들 다른 부품은 휘발성 메모리(예를 들면 DRAM), 비휘발성 메모리(예를 들면 ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 파워 증폭기, GPS 장치, 나침반, 가이거(Geiger) 카운터, 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량 저장 장치[하드 디스크 드라이브, CD, DVD 등]를 포함할 수 있지만 이것에 한정되지 않는다.
통신 칩(806)은 컴퓨팅 디바이스(800)에 대해 데이터를 송수신하기 위한 무선 통신을 가능하게 할 수 있다. 용어 "무선" 및 그 파생어는 변조된 전자기 방사선을 사용하여 비고체 매체를 통해서 데이터 통신할 수 있는 회로, 장치, 시스템, 방법, 기술, 통신 채널 등을 기술하기 위해 사용될 수 있다. 이 용어는 일부 실시예에서는 그럴 수도 있지만 관련 장치가 일체의 유선을 포함하지 않음을 의미하지는 않는다. 통신 칩(806)은 Wi-Fi(IEEE 802.11 패밀리), IEEE 802.16 표준(예를 들면, IEEE 802.16-2005 수정)을 포함하는 IEEE(Institute for Electrical and Electronic Engineers) 표준, 임의의 수정, 업데이트 및/또는 개정을 수반하는 LTE(Long-Term Evolution) 프로젝트[예를 들면, 어드밴스드 LTE 프로젝트, UMB(ultra mobile broadband) 프로젝트("3GPP2"로도 지칭됨) 등]를 포함하지만 이것에 한정되지 않는 다수의 무선 표준 또는 프로토콜 중 임의의 것을 수행할 수 있다. IEEE 802.16 호환 BWA(broadband wireless access) 네트워크는 일반적으로 WiMAX 네트워크로 지칭되는 바, 이는 IEEE 802.16 표준에 대한 적합성 및 상호운용성 테스트를 통과하는 제품을 위한 인증 마크인, 마이크로웨이브 액세스를 위한 세계 상호운용(Worldwide Interoperability for Microwave Access)을 나타내는 두문자어이다. 통신 칩(806)은 GSM(Global System for Mobile Communication), GPRS(General Packet Radio Service), UMTS(Universal Mobile Telecommunications System), HSPA(High Speed Packet Access), E-HSPA(Evolved HSPA) 또는 LTE 네트워크에 따라서 작동할 수 있다. 통신 칩(806)은 EDGE(Enhanced Data for GSM Evolution), GERAN(GSM EDGE Radio Access Network), UTRAN(Universal Terrestrial Radio Access Network), 또는 E-UTRAN(Evolved UTRAN)에 따라서 작동할 수 있다. 통신 칩(806)은 CDMA(Code Division Multiple Access), TDMA(Time Division Multiple Access), DECT(Digital Enhanced Cordless Telecommunications), EV-DO(Evolution-Data Optimized), 그 파생물뿐 아니라, 3G, 4G, 5G 및 그 이상으로 지칭되는 임의의 기타 무선 프로토콜에 따라서 작동할 수 있다. 통신 칩(806)은 다른 실시예에서 다른 무선 프로토콜에 따라서 작동할 수도 있다.
컴퓨팅 디바이스(800)는 다수의 통신 칩(806)을 구비할 수 있다. 예를 들어, Wi-Fi 및 Bluetooth와 같은 단거리 무선 통신에는 제 1 통신 칩(806)이 전용될 수 있으며 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO 및 기타와 같은 장거리 무선 통신에는 제 2 통신 칩(806)이 전용될 수 있다.
일부 실시예에서, 컴퓨팅 디바이스의 플래시 메모리 또는 DRAM과 같은 메모리는 본 명세서에 설명하듯이 인클로저[예를 들면 도 1의 인클로저(150)] 내에 수용된 IC 조립체의 부품일 수 있다. 다른 실시예에서, 컴퓨팅 디바이스의 다른 발열 소자[예를 들면, 프로세서(804), 통신 칩(806)]는 본 명세서에 설명하듯이 인클로저[예를 들면 도 1의 인클로저(150)] 내에 수용된 IC 조립체의 부품일 수 있다.
다양한 실행에서, 컴퓨팅 디바이스(800)는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA, 울트라 모바일 PC, 모바일 폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 오락 제어 유닛, 디지털 카메라, 휴대용 뮤직 플레이어, 또는 디지털 비디오 레코더일 수 있다. 컴퓨팅 디바이스(800)는 일부 실시예에서 모바일 컴퓨팅 디바이스일 수 있다. 추가 실행에서, 컴퓨팅 디바이스(800)는 데이터를 처리하는 임의의 다른 전자 기기일 수 있다.
< 예 >
다양한 실시예에 따르면, 본 발명은 집적 회로(IC) 조립체용 인클로저를 설명한다. 예 1의 인클로저는 보디 부분, 및 상기 보디 부분으로부터 연장되고 IC 조립체를 수용하도록 구성된 공동을 형성하는 사이드 부분을 갖는 성형 덮개 구조물을 구비하며, 상기 보디 부분과 사이드 부분은 폴리머를 포함하는 인접 내측 재료를 공유하고 금속을 포함하는 인접 외측 재료를 공유하며, 인접 내측 재료는 IC 조립체가 개구를 통해서 인접 외측 재료와 열적으로 결합될 수 있도록 보디 부분에 형성되는 개구를 갖는다. 예 2는 예 1의 인클로저를 구비할 수 있으며, IC 조립체는 솔리드-스테이트 드라이브(SSD)의 발열 요소를 구비한다. 예 3은 예 1의 인클로저를 구비할 수 있으며, 개구는 IC 조립체가 다수의 개구를 통해서 인접 외측 재료와 열적으로 결합될 수 있도록 보디 부분에 형성되는 다수의 개구 중 하나이다. 예 4는 예 1의 인클로저를 구비할 수 있으며, 폴리머는 ABS(아크릴로니트릴 부타디엔 스티렌), ABS + PC(ABS + 폴리카보네이트), 아세탈 (POM), 아크릴릭 (PMMA), LCP(액정 폴리머), PA-나일론 6 (폴리아미드), PA-나일론 6/6 (폴리아미드), PA-Nylon 11 (폴리아미드), PBT(폴리부틸렌 테레프탈레이트), PC(폴리카보네이트), PEI(폴리에테르이미드), PE(폴리에틸렌), LDPE(저밀도 폴리에틸렌), HDPE(고밀도 폴리에틸렌), PET(폴리에틸렌 테레프탈레이트), PP(폴리프로필렌), PPA(폴리프탈아미드), PPS(폴리페닐렌 설파이드), PS(폴리스티렌), HIPS(고충격 폴리스티렌), PSU(폴리설폰), PU(폴리우레탄), PVC(폴리염화비닐), PVDF(폴리비닐리덴 플루오라이드), SAN(스티렌 아크릴로니트릴), TPE(열가소성 엘라스토머) 및 TPU(열가소성 폴리우레탄)로 구성되는 그룹에서 선택된다. 예 5는 예 1의 인클로저를 구비할 수 있으며, 금속은 알루미늄(Al), 철(Fe), 티타늄(Ti), 구리(Cu), 니켈(Ni), 마그네슘(Mg), 스테인레스 스틸 및 인코넬로 구성되는 그룹에서 선택된다. 예 6은 예 1 내지 예 5 중 어느 하나의 인클로저를 구비할 수 있으며, 이는 인접 내측 재료와 인접 외측 재료 사이의 접착을 촉진하기 위해 인접 내측 재료와 인접 외측 재료 사이에 배치되는 프라이머 재료를 추가로 포함한다. 예 7은 예 6의 인클로저를 구비할 수 있으며, 프라이머 재료는 폴리머 또는 나노-구조 금속 산화물을 포함한다. 예 8은 예 1 내지 예 5 중 어느 하나의 인클로저를 구비할 수 있으며, 이는 베이스 구조물이 성형 덮개 구조물과 결합될 때 베이스 구조물과 성형 덮개 구조물 사이에 공동이 배치되도록 성형 덮개 구조물과 결합하도록 구성된 베이스 구조물을 추가로 포함한다. 예 9는 예 1 내지 예 5 중 어느 하나의 인클로저를 구비할 수 있으며, 성형 덮개 구조물은 장방형 프로파일을 갖는다.
다양한 실시예에 따르면, 본 발명은 집적 회로(IC) 조립체용 인클로저 제조 방법을 설명한다. 예 10의 방법은 성형 공정을 사용하여 덮개 구조물을 형성하는 단계를 포함할 수 있으며, 덮개 구조물은 보디 부분, 및 상기 보디 부분으로부터 연장되고 IC 조립체를 수용하도록 구성된 공동을 형성하는 사이드 부분을 가지며, 상기 보디 부분과 사이드 부분은 폴리머를 포함하는 인접 내측 재료를 공유하고 금속을 포함하는 인접 외측 재료를 공유하며, 덮개 구조물 형성 단계는 IC 조립체가 개구를 통해서 인접 외측 재료와 열적으로 결합될 수 있도록 보디 부분에 개구를 형성하는 단계를 포함한다. 예 11은 예 10의 방법을 구비할 수 있으며, 덮개 구조물 형성 단계는 보디 부분 및 사이드 부분의 외부를 제공하기 위해 금속을 형상화하는 단계 및 보디 부분과 사이드 부분의 내부를 제공하기 위해 성형 공정을 사용하여 금속 상에 폴리머를 증착하는 단계를 포함하고, 성형 공정은 사출 성형 공정이다. 예 12는 예 11의 방법을 구비할 수 있으며, 금속 형상화 단계 및 폴리머 증착 단계는 사출 성형 공정 중에 동시에 수행된다. 예 13은 예 12의 방법을 구비할 수 있으며, 폴리머 증착 단계는 보디 부분과 사이드 부분의 외부를 제공하기 위해 금속을 형상화한다. 예 14는 예 11의 방법을 구비할 수 있으며, 보디 부분에 개구를 형성하는 단계는 금속 상에 폴리머를 증착할 때 개구가 형성되어야 하는 영역에서 금속 상에 폴리머가 증착되는 것을 방지하기 위해 몰드 삽입 블록을 사용하는 단계를 포함한다. 예 15는 예 11의 방법을 구비할 수 있으며, 덮개 구조물 형성 단계는 폴리머와 금속 사이의 접착을 촉진하기 위해 폴리머 증착 이전에 금속 상에 프라이머 재료를 제공하는 단계를 추가로 포함한다. 예 16은 예 10 내지 예 15 중 어느 하나의 방법을 구비할 수 있으며, 이는 베이스 구조물을 제공하는 단계, IC 조립체를 베이스 구조물과 결합시키는 단계 및 IC 조립체가 개구를 통해서 인접 외측 재료와 열적으로 결합되도록 베이스 구조물을 덮개 구조물과 결합시키는 단계를 추가로 포함한다. 예 17은 예 16의 방법을 구비할 수 있으며, 베이스 구조물을 덮개 구조물과 결합시키는 단계는 스냅 체결구를 사용하여 베이스 구조물을 덮개 구조물과 영구적으로 부착시키는 단계를 포함한다.
다양한 실시예에 따르면, 본 발명은 솔리드-스테이트 드라이브(SSD)를 설명한다. 예 18의 SSD는 보디 부분, 및 상기 보디 부분으로부터 연장되고 집적 회로(IC) 조립체를 수용하도록 구성된 공동을 형성하는 사이드 부분을 갖는 성형 덮개 구조물을 구비할 수 있으며, 상기 보디 부분과 사이드 부분은 폴리머를 포함하는 인접 내측 재료를 공유하고 금속을 포함하는 인접 외측 재료를 공유하며, 인접 내측 재료는 보디 부분에 형성되는 개구를 갖고, 상기 SSD는 베이스 구조물과 성형 덮개 구조물 사이에 공동이 배치되도록 성형 덮개 구조물과 결합되는 베이스 구조물, 및 IC 조립체를 가지며, 상기 IC 조립체는 베이스 구조물과 성형 덮개 구조물 사이에 배치되고, 상기 IC 조립체는 개구를 통해서 성형 덮개 구조물의 인접 외측 재료와 열적으로 결합된다. 예 19는 예 18의 SSD를 구비할 수 있으며, 개구는 보디 부분에 형성되는 다수의 개구 중 하나이고, IC 조립체는 다수의 개구를 통해서 인접 외측 재료와 열적으로 결합된다. 예 20은 예 18 및 예 19 중 어느 하나의 SSD를 구비할 수 있으며, 이는 인접 내측 재료와 인접 외측 재료 사이의 접착을 촉진하기 위해 인접 내측 재료와 인접 외측 재료 사이에 배치되는 프라이머 재료를 추가로 포함한다.
다양한 실시예는 연합 형태로 (및) 앞서 설명되는 실시예들의 대체 (또는) 실시예를 구비하는 상기 실시예들의 임의의 적절한 조합을 포함할 수 있다(예를 들어, "및"은 "및/또는"일 수 있음). 또한, 일부 실시예는 실행되었을 때 상기 실시예들 중 임의의 실시예의 작동을 초래하는 지령이 저장되어 있는 하나 이상의 제조 물품(예를 들면, 비일과성 컴퓨터-판독가능한 매체)을 구비할 수 있다. 더욱이, 일부 실시예는 상기 실시예들의 다양한 작동을 실시하기 위한 임의의 적절한 수단을 갖는 장치 또는 시스템을 구비할 수 있다.
요약서에 기재되는 것을 포함하는, 상기 예시된 실행의 설명은 본 발명의 실시예를 개시된 정확한 형태로 제한하거나 포괄적이도록 의도되지 않는다. 예시적인 목적으로 특정한 실행 및 예가 본 명세서에 기술되었지만, 통상의 기술자가 알게 되듯이 본 발명의 범위 내에서 다양한 등가 수정이 이루어질 수 있다.
본 발명의 실시예에 대한 이들 수정은 상기 상세한 설명을 감안하여 이루어질 수 있다. 하기 청구범위에 사용되는 용어들은 본 발명의 다양한 실시예를 명세서 및 청구범위에 개시된 특정 실행으로 제한하는 것으로 간주되지 않아야 한다. 오히려, 범위는 전적으로, 확립된 청구범위 해석 이론에 따라 해석되어야 하는 하기 청구범위에 의해서 결정되어야 한다.

Claims (20)

  1. 집적 회로(IC) 조립체용 인클로저에 있어서,
    성형 덮개 구조물로서,
    보디 부분, 및
    상기 보디 부분으로부터 연장되고 IC 조립체를 수용하도록 구성된 공동을 형성하는 사이드 부분을 갖는 성형 덮개 구조물을 포함하며,
    상기 보디 부분과 사이드 부분은 폴리머를 포함하는 인접 내측 재료를 공유하고 금속을 포함하는 인접 외측 재료를 공유하며, 인접 내측 재료는 IC 조립체가 개구를 통해서 인접 외측 재료와 열적으로 결합될 수 있도록 보디 부분에 형성되는 개구를 갖는 것을 특징으로 하는
    인클로저.
  2. 제 1 항에 있어서,
    상기 IC 조립체는 솔리드-스테이트 드라이브(solid-state drive : SSD)의 발열 요소를 구비하는 것을 특징으로 하는
    인클로저.
  3. 제 1 항에 있어서,
    상기 개구는 IC 조립체가 다수의 개구를 통해서 인접 외측 재료와 열적으로 결합될 수 있도록 보디 부분에 형성되는 다수의 개구 중 하나인 것을 특징으로 하는
    인클로저.
  4. 제 1 항에 있어서,
    상기 폴리머는 ABS(아크릴로니트릴 부타디엔 스티렌), ABS + PC(ABS + 폴리카보네이트), 아세탈 (POM), 아크릴릭 (PMMA), LCP(액정 폴리머), PA-나일론 6 (폴리아미드), PA-나일론 6/6 (폴리아미드), PA-Nylon 11 (폴리아미드), PBT(폴리부틸렌 테레프탈레이트), PC(폴리카보네이트), PEI(폴리에테르이미드), PE(폴리에틸렌), LDPE(저밀도 폴리에틸렌), HDPE(고밀도 폴리에틸렌), PET(폴리에틸렌 테레프탈레이트), PP(폴리프로필렌), PPA(폴리프탈아미드), PPS(폴리페닐렌 설파이드), PS(폴리스티렌), HIPS(고충격 폴리스티렌), PSU(폴리설폰), PU(폴리우레탄), PVC(폴리염화비닐), PVDF(폴리비닐리덴 플루오라이드), SAN(스티렌 아크릴로니트릴), TPE(열가소성 엘라스토머) 및 TPU(열가소성 폴리우레탄)로 구성되는 그룹에서 선택되는 것을 특징으로 하는
    인클로저.
  5. 제 1 항에 있어서,
    상기 금속은 알루미늄(Al), 철(Fe), 티타늄(Ti), 구리(Cu), 니켈(Ni), 마그네슘(Mg), 스테인레스 스틸 및 인코넬로 구성되는 그룹에서 선택되는 것을 특징으로 하는
    인클로저.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    인접 내측 재료와 인접 외측 재료 사이의 접착을 촉진하기 위해 인접 내측 재료와 인접 외측 재료 사이에 배치되는 프라이머 재료를 추가로 포함하는 것을 특징으로 하는
    인클로저.
  7. 제 6 항에 있어서,
    상기 프라이머 재료는 폴리머 또는 나노-구조 금속 산화물을 포함하는 것을 특징으로 하는
    인클로저.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    베이스 구조물이 성형 덮개 구조물과 결합될 때 베이스 구조물과 성형 덮개 구조물 사이에 공동이 배치되도록 성형 덮개 구조물과 결합하도록 구성된 베이스 구조물을 추가로 포함하는 것을 특징으로 하는
    인클로저.
  9. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 성형 덮개 구조물은 장방형 프로파일을 갖는 것을 특징으로 하는
    인클로저.
  10. 집적 회로(IC) 조립체용 인클로저 제조 방법에 있어서,
    성형 공정을 사용하여 덮개 구조물을 형성하는 단계로서, 덮개 구조물은 보디 부분, 및 상기 보디 부분으로부터 연장되고 IC 조립체를 수용하도록 구성된 공동을 형성하는 사이드 부분을 가지며, 상기 보디 부분과 사이드 부분은 폴리머를 포함하는 인접 내측 재료를 공유하고 금속을 포함하는 인접 외측 재료를 공유하는 단계를 포함하며;
    상기 덮개 구조물 형성 단계는 IC 조립체가 개구를 통해서 인접 외측 재료와 열적으로 결합될 수 있도록 보디 부분에 개구를 형성하는 단계를 포함하는 것을 특징으로 하는
    인클로저 제조 방법.
  11. 제 10 항에 있어서,
    상기 덮개 구조물 형성 단계는:
    보디 부분 및 사이드 부분의 외부를 제공하기 위해 금속을 형상화하는 단계; 및
    보디 부분과 사이드 부분의 내부를 제공하기 위해 성형 공정을 사용하여 금속 상에 폴리머를 증착하는 단계를 포함하며,
    상기 성형 공정은 사출 성형 공정인 것을 특징으로 하는
    인클로저 제조 방법.
  12. 제 11 항에 있어서,
    금속 형상화 단계 및 폴리머 증착 단계는 사출 성형 공정 중에 동시에 수행되는 것을 특징으로 하는
    인클로저 제조 방법.
  13. 제 12 항에 있어서,
    폴리머 증착 단계는 보디 부분과 사이드 부분의 외부를 제공하기 위해 금속을 형상화하는 것을 특징으로 하는
    인클로저 제조 방법.
  14. 제 11 항에 있어서,
    보디 부분에 개구를 형성하는 단계는 금속 상에 폴리머를 증착할 때 개구가 형성되어야 하는 영역에서 금속 상에 폴리머가 증착되는 것을 방지하기 위해 몰드 삽입 블록을 사용하는 단계를 포함하는 것을 특징으로 하는
    인클로저 제조 방법.
  15. 제 11 항에 있어서,
    상기 덮개 구조물 형성 단계는 폴리머와 금속 사이의 접착을 촉진하기 위해 폴리머 증착 이전에 금속 상에 프라이머 재료를 제공하는 단계를 추가로 포함하는 것을 특징으로 하는
    인클로저 제조 방법.
  16. 제 10 항 내지 제 15 항 중 어느 한 항에 있어서,
    베이스 구조물을 제공하는 단계;
    IC 조립체를 베이스 구조물과 결합시키는 단계; 및
    IC 조립체가 개구를 통해서 인접 외측 재료와 열적으로 결합되도록 베이스 구조물을 덮개 구조물과 결합시키는 단계를 추가로 포함하는 것을 특징으로 하는
    인클로저 제조 방법.
  17. 제 16 항에 있어서,
    베이스 구조물을 덮개 구조물과 결합시키는 단계는 스냅 체결구를 사용하여 베이스 구조물을 덮개 구조물과 영구적으로 부착시키는 단계를 포함하는 것을 특징으로 하는
    인클로저 제조 방법.
  18. 솔리드-스테이트 드라이브(solid-state drive : SSD)에 있어서,
    성형 덮개 구조물로서,
    보디 부분, 및
    상기 보디 부분으로부터 연장되고 집적 회로(IC) 조립체를 수용하도록 구성된 공동을 형성하는 사이드 부분을 갖는 성형 덮개 구조물을 포함하며,
    상기 보디 부분과 사이드 부분은 폴리머를 포함하는 인접 내측 재료를 공유하고 금속을 포함하는 인접 외측 재료를 공유하며, 상기 인접 내측 재료는 보디 부분에 형성되는 개구를 갖는, 성형 덮개 구조물;
    베이스 구조물과 성형 덮개 구조물 사이에 공동이 배치되도록 성형 덮개 구조물과 결합되는 베이스 구조물; 및
    IC 조립체를 포함하며,
    상기 IC 조립체는 베이스 구조물과 성형 덮개 구조물 사이에 배치되고, 상기 IC 조립체는 개구를 통해서 성형 덮개 구조물의 인접 외측 재료와 열적으로 결합되는 것을 특징으로 하는
    솔리드-스테이트 드라이브.
  19. 제 18 항에 있어서,
    상기 개구는 보디 부분에 형성되는 다수의 개구 중 하나이고;
    상기 IC 조립체는 다수의 개구를 통해서 인접 외측 재료와 열적으로 결합되는 것을 특징으로 하는
    솔리드-스테이트 드라이브.
  20. 제 18 항 또는 제 19 항에 있어서,
    인접 내측 재료와 인접 외측 재료 사이의 접착을 촉진하기 위해 인접 내측 재료와 인접 외측 재료 사이에 배치되는 프라이머 재료를 추가로 포함하는 것을 특징으로 하는
    솔리드-스테이트 드라이브.
KR1020167028668A 2014-05-15 2014-05-15 집적 회로 조립체용 성형 복합 인클로저 KR101978027B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/038273 WO2015174993A1 (en) 2014-05-15 2014-05-15 Molded composite enclosure for integrated circuit assembly

Publications (2)

Publication Number Publication Date
KR20160135286A true KR20160135286A (ko) 2016-11-25
KR101978027B1 KR101978027B1 (ko) 2019-05-13

Family

ID=54480363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167028668A KR101978027B1 (ko) 2014-05-15 2014-05-15 집적 회로 조립체용 성형 복합 인클로저

Country Status (8)

Country Link
US (2) US9607914B2 (ko)
EP (1) EP3143643B1 (ko)
JP (1) JP6382348B2 (ko)
KR (1) KR101978027B1 (ko)
CN (1) CN106233457B (ko)
SG (1) SG11201608277YA (ko)
TW (1) TWI571976B (ko)
WO (1) WO2015174993A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202016008419U1 (de) * 2015-12-23 2017-12-20 Apple Inc. Gehäuse mit metallischer lnnenflächenschicht
US10447834B2 (en) 2016-09-21 2019-10-15 Apple Inc. Electronic device having a composite structure
US11202396B2 (en) 2017-05-19 2021-12-14 Rolls-Royce Corporation Additive manufacturing of engine control component
CN107256814A (zh) * 2017-06-11 2017-10-17 武城县光明电力工程有限公司 一种组合式联动开关
KR102385570B1 (ko) 2018-03-09 2022-04-12 삼성전자주식회사 솔리드 스테이트 드라이브 케이스 및 이를 이용한 솔리드 스테이트 드라이브 장치
US11289401B2 (en) * 2019-05-15 2022-03-29 Powertech Technology Inc. Semiconductor package
US11456287B2 (en) 2019-08-28 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
EP3923687B1 (en) 2020-06-09 2024-04-03 Samsung Electronics Co., Ltd. Memory device and electronic device including the same
USD988318S1 (en) 2020-09-10 2023-06-06 Samsung Electronics Co., Ltd. Solid state drive memory device
CN112582352B (zh) * 2020-12-22 2022-08-30 江西龙芯微科技有限公司 一种集成电路封装外壳

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327926B1 (ko) * 1993-03-24 2002-06-20 블레이어 에프.모리슨 집적회로패키징
JP2010010599A (ja) * 2008-06-30 2010-01-14 Fuji Polymer Industries Co Ltd 熱拡散シート
JP2012124486A (ja) * 2010-12-08 2012-06-28 General Electric Co <Ge> 半導体デバイスパッケージ及びその製造方法
KR20130051423A (ko) * 2011-11-09 2013-05-20 프리스케일 세미컨덕터, 인크. 반도체 센서 디바이스 및 그의 패키징 방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114664A (ja) * 1991-05-31 1993-05-07 Toshiba Chem Corp 電子機器筐体の製造方法
JPH05102262A (ja) * 1991-10-03 1993-04-23 Hitachi Ltd 半導体装置及びそれを実装した実装装置
US5550403A (en) * 1994-06-02 1996-08-27 Lsi Logic Corporation Improved laminate package for an integrated circuit and integrated circuit having such a package
JPH08263172A (ja) * 1995-03-28 1996-10-11 Toshiba Corp 電子機器筐体構造及び電子機器筐体の製造方法
JPH09307013A (ja) * 1996-05-10 1997-11-28 Mitsui High Tec Inc 半導体集積回路装置およびその製造方法
US6703560B2 (en) * 1998-09-15 2004-03-09 International Business Machines Corporation Stress resistant land grid array (LGA) module and method of forming the same
US6275381B1 (en) * 1998-12-10 2001-08-14 International Business Machines Corporation Thermal paste preforms as a heat transfer media between a chip and a heat sink and method thereof
JP3982941B2 (ja) 1999-04-12 2007-09-26 富士通株式会社 記憶装置
US6585925B2 (en) * 2000-12-27 2003-07-01 Intel Corporation Process for forming molded heat dissipation devices
US20040238947A1 (en) * 2003-05-28 2004-12-02 Intel Corporation Package and method for attaching an integrated heat spreader
JP4133597B2 (ja) * 2003-06-02 2008-08-13 池田電機株式会社 配線ブロックの収納構造及び配線ブロックの収納方法
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
WO2005024940A1 (ja) * 2003-08-28 2005-03-17 Fujitsu Limited パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
US7692292B2 (en) * 2003-12-05 2010-04-06 Panasonic Corporation Packaged electronic element and method of producing electronic element package
US7439618B2 (en) * 2005-03-25 2008-10-21 Intel Corporation Integrated circuit thermal management method and apparatus
JP2007299961A (ja) * 2006-04-28 2007-11-15 Sharp Corp 半導体装置、および半導体装置の製造方法
US7989947B2 (en) * 2007-03-06 2011-08-02 Panasonic Corporation Semiconductor device and method of manufacturing the same
US7851906B2 (en) * 2007-03-26 2010-12-14 Endicott Interconnect Technologies, Inc. Flexible circuit electronic package with standoffs
JP2010108879A (ja) * 2008-10-31 2010-05-13 Toshiba Lighting & Technology Corp 電気機器及び照明器具
US8018072B1 (en) * 2008-12-23 2011-09-13 Amkor Technology, Inc. Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
KR20100101958A (ko) 2009-03-10 2010-09-20 삼성전자주식회사 슈퍼 커패시터를 포함하는 고체 상태 구동기
JP2010225762A (ja) * 2009-03-23 2010-10-07 Toshiba Lighting & Technology Corp 配線基板収容装置および照明器具
JP2011134138A (ja) * 2009-12-24 2011-07-07 Toshiba Corp 半導体記憶装置
US8969132B2 (en) * 2010-09-20 2015-03-03 Nuvotronics, Llc Device package and methods for the fabrication thereof
DE102010054782A1 (de) * 2010-12-16 2012-06-21 Epcos Ag Gehäustes elektrisches Bauelement
EP2677539B1 (en) * 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Process for manufacture of a semiconductor device
US8637985B2 (en) * 2011-02-16 2014-01-28 ISC8 Inc. Anti-tamper wrapper interconnect method and a device
JP2013069748A (ja) * 2011-09-21 2013-04-18 Toshiba Corp ベースプレートおよび半導体装置
WO2013172847A1 (en) 2012-05-17 2013-11-21 Intel Corporation Film insert molding for device manufacture
KR20140004864A (ko) * 2012-07-03 2014-01-14 주식회사 휘닉스소재 에스에스디용 방열케이스
US20140036435A1 (en) 2012-08-03 2014-02-06 Mosaid Technologies Incorporated Storage system having a heatsink
US9159643B2 (en) * 2012-09-14 2015-10-13 Freescale Semiconductor, Inc. Matrix lid heatspreader for flip chip package
TWM468135U (zh) 2013-07-22 2013-12-11 Akasa Asia Corp 用於小型機板的無風扇機殼
US9379074B2 (en) * 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9269700B2 (en) * 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327926B1 (ko) * 1993-03-24 2002-06-20 블레이어 에프.모리슨 집적회로패키징
JP2010010599A (ja) * 2008-06-30 2010-01-14 Fuji Polymer Industries Co Ltd 熱拡散シート
JP2012124486A (ja) * 2010-12-08 2012-06-28 General Electric Co <Ge> 半導体デバイスパッケージ及びその製造方法
KR20130051423A (ko) * 2011-11-09 2013-05-20 프리스케일 세미컨덕터, 인크. 반도체 센서 디바이스 및 그의 패키징 방법

Also Published As

Publication number Publication date
EP3143643A1 (en) 2017-03-22
CN106233457B (zh) 2019-09-27
SG11201608277YA (en) 2016-10-28
US20170170085A1 (en) 2017-06-15
US20160268178A1 (en) 2016-09-15
US10056308B2 (en) 2018-08-21
EP3143643A4 (en) 2017-12-27
WO2015174993A1 (en) 2015-11-19
US9607914B2 (en) 2017-03-28
TWI571976B (zh) 2017-02-21
JP6382348B2 (ja) 2018-08-29
JP2017516309A (ja) 2017-06-15
EP3143643B1 (en) 2022-06-01
TW201543620A (zh) 2015-11-16
CN106233457A (zh) 2016-12-14
KR101978027B1 (ko) 2019-05-13

Similar Documents

Publication Publication Date Title
KR101978027B1 (ko) 집적 회로 조립체용 성형 복합 인클로저
KR102156483B1 (ko) 개선된 인터커넥트 대역폭을 갖는 적층된 반도체 디바이스 패키지
US8866290B2 (en) Molded heat spreaders
KR101894227B1 (ko) 집적 안테나를 갖는 다중층 패키지
US9972601B2 (en) Integrated circuit package having wirebonded multi-die stack
US20150255411A1 (en) Die-to-die bonding and associated package configurations
US20160233166A1 (en) Bumpless die-package interface for bumpless build-up layer (bbul)
TWI614847B (zh) 可縮放之封裝體架構與相關聯技術及組態
TW201515189A (zh) 在特殊應用積體電路（ａｓｉｃ）上之微機電系統（ｍｅｍｓ）
US9412625B2 (en) Molded insulator in package assembly
TWI701778B (zh) 多層封裝總成及具有多層封裝總成之系統
WO2018063624A1 (en) A package with thermal coupling
TWI582927B (zh) 積體電路封裝技術及用於小形狀因數或穿戴式裝置之組態
WO2017052852A1 (en) Package topside ball grid array for ultra low z-height

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant