JP6382348B2 - 集積回路アセンブリ用の成形コンポジットエンクロージャ - Google Patents

集積回路アセンブリ用の成形コンポジットエンクロージャ Download PDF

Info

Publication number
JP6382348B2
JP6382348B2 JP2016567225A JP2016567225A JP6382348B2 JP 6382348 B2 JP6382348 B2 JP 6382348B2 JP 2016567225 A JP2016567225 A JP 2016567225A JP 2016567225 A JP2016567225 A JP 2016567225A JP 6382348 B2 JP6382348 B2 JP 6382348B2
Authority
JP
Japan
Prior art keywords
assembly
lid structure
metal
body portion
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016567225A
Other languages
English (en)
Other versions
JP2017516309A (ja
Inventor
ジェイ． グウィン，ポール
ジェイ． グウィン，ポール
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2017516309A publication Critical patent/JP2017516309A/ja
Application granted granted Critical
Publication of JP6382348B2 publication Critical patent/JP6382348B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01026—Iron [Fe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0615—Styrenic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0635—Acrylic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/065—ABS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/068—Polycarbonate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/069—Polyurethane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0695—Polyamide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0705—Sulfur containing polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H01L2924/16171—Material
    • H01L2924/16176—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1619—Cavity coating shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Casings For Electric Apparatus (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示の実施形態は、概して集積回路の分野に関し、より具体的には集積回路（ＩＣ）アセンブリ用の成形（モールド）された複合筐体（成形コンポジットエンクロージャ）に関する。
現在、例えばソリッドステートドライブ（ＳＳＤ）などのエレクトロニクスアセンブリ用の筐体は、鋳造（キャスト）された金属構造を含むことがある。しかしながら、鋳造金属構造は、製造にコストがかかったり、比較的大きい質量又は低い剛性を有したり、美しさのための表面仕上げを必要としたり、且つ／或いは、例えばネジなし設計などの締結機構の統合を可能にしなかったりすることがある。
添付の図面とともに以下の詳細な説明を参照することにより実施形態がたやすく理解されることになる。ここでの説明を容易にするため、同様の構成要素は似通った参照符号で指し示す。実施形態は、添付の図面の図への限定としてではなく、例として示されるものである。
一部の実施形態に従った集積回路（ＩＣ）アセンブリ用の一筐体例の側断面図を模式的に示している。 一部の実施形態に従った成形蓋構造の斜視図を模式的に示している。 一部の実施形態に従った、内側部分に複数の開口が形成された成形蓋構造の斜視図を模式的に示している。 一部の実施形態に従った成形蓋構造の一部の斜視断面図を模式的に示している。 一部の実施形態に従った、第１の技術に従った製造の様々な段階における蓋構造を模式的に示している。 一部の実施形態に従った、第２の技術に従った製造の様々な段階における蓋構造を模式的に示している。 一部の実施形態に従ったＩＣアセンブリ用の筐体を製造する方法についてのフロー図を模式的に示している。 一部の実施形態に従った、ここに記載されるＩＣアセンブリ用の筐体を含むコンピューティング装置を模式的に示している。
本開示の実施形態により、集積回路（ＩＣ）アセンブリ用の成形コンポジットエンクロージャが記述される。以下の記載においては、当業者が自身の仕事の内容を他の当業者に伝えるために一般に使用する用語を用いて、例示の実装例の様々な態様が説明される。しかしながら、当業者に明らかなように、本開示の実施形態は、記載される態様のうちの一部のみを用いて実施されてもよい。例示の実装例の完全なる理解を提供するために、説明目的で、具体的な数、材料及び構成が説明される。しかしながら、当業者に明らかなように、本開示の実施形態はそのような具体的な詳細事項を用いずに実施されてもよい。また、例示の実装例を不明瞭にしないよう、周知の機構は省略あるいは単純化されている。
以下の詳細な説明においては、その一部をなす添付図面を参照する。図面全体を通して、同様の部分は似通った参照符号で指し示され、また、図面には、本開示に係る事項が実施され得る実施形態が例として示される。理解されるように、他の実施形態も用いられることができるのであり、本開示の範囲を逸脱することなく構造的あるいは論理的な変更が為され得る。故に、以下の詳細な説明は限定的な意味で参酌されるべきではなく、実施形態の範囲は、添付の請求項及びその均等範囲によって定められるものである。
本開示の目的で、“Ａ及び／又はＢ”という言い回しは、（Ａ）、（Ｂ）、又は（Ａ及びＢ）を意味する。本開示の目的で、“Ａ、Ｂ及び／又はＣ”という言い回しは、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、又は（Ａ、Ｂ及びＣ）を意味する。
この説明は、例えば頂部／底部、内／外、上方／下方、及びこれらに類するものなど、視点に基づく記述を使用することがある。このような記述は、単に説明を容易にするために使用されており、ここに記載の実施形態の適用を特定の向きに限定することを意図したものではない。
この説明は、“一実施形態において”又は“実施形態において”という言い回しを使用することがあるが、これらは各々、同じあるいは異なる実施形態のうちの１つ以上に言及するものである。また、本開示の実施形態に関して使用されるとき、用語“有する”、“含む”、“持つ”及びこれらに類するものは同義である。
ここでは、用語“〜と結合される”及びその派生語が使用されることがある。“結合される”は以下に挙げるもののうちの１つ以上を意味し得る。“結合される”は、２つ以上の要素が物理的、熱的、あるいは電気的に直接的に接触していることを意味し得る。しかしながら、“結合される”はまた、２つ以上の要素が、互いに間接的に接触しながら、依然として互いに協働あるいは相互作用することを意味することもあるし、互いに結合されると言われる要素同士の間に１つ以上のその他の要素が結合あるいは接続されることを意味することもある。
様々な実施形態において、“第２の機構上に形成、堆積、あるいはその他の方法で配置される第１の機構”という言い回しは、第１の機構が第２の機構上に形成、堆積あるいは配置されて、第１の機構の少なくとも一部が第２の機構の少なくとも一部と直接的に接触（例えば、物理的且つ／或いは電気的に直接的に接触）あるいは間接的に接触（例えば、第１の機構と第２の機構との間に１つ以上の他の機構を有する）していることを意味し得る。
ここで使用されるとき、用語“モジュール”は、記載される機能を提供する１つ以上のソフトウェア若しくはファームウェアプログラム、組み合わせ的な論理回路、及び／又はその他の好適コンポーネントを実行する、特定用途向け集積回路（ＡＳＩＣ）、電子回路、システム・オン・チップ（ＳｏＣ）、プロセッサ（共有、専用、又はグループ）、及び／又はメモリ（共有、専用、又はグループ）の部分であること、又はそれらを含むことを意味し得る。
図１は、一部の実施形態に従った集積回路（ＩＣ）アセンブリ１００の一筐体例１５０の側断面図を模式的に示している。様々な実施形態によれば、筐体１５０は、蓋部１５２と基部１５４とを含んでいる。蓋部１５２及び基部１５４は、ＩＣアセンブリ１００を収容するように共に結合され得る。筐体１５０及びＩＣアセンブリ１００のコンポーネントは、縮尺通りに描かれていないことがある。
様々な実施形態によれば、蓋部１５２（例えば、蓋構造）は、成形された複合構造を含み得る。例えば、一部の実施形態において、蓋部１５２は、ポリマーからなる内側部分１５２ａと、金属からなる外側部分１５２ｂとを含み得る。内側部分１５２ａ及び外側部分１５２ｂは、本体部分１５２ｃと側面部分１５２ｄとを提供するように整形（例えば、成形）され得る。見てとれるように、本体部分１５２ｃはＩＣアセンブリ１００を覆うように延在することができ、側面部分１５２ｄは、ＩＣアセンブリ１００を収容するキャビティ１３３を形成するように本体部分１５２ｃから延在し得る。
内側部分１５２ａ及び外側部分１５２ｂは各々、成形プロセスによって整形された連続した材料構造とし得る。例えば、内側部分１５２ａは、ポリマーを有する単一の連続した材料構造を含み、外側部分１５２ｂは、金属を有する単一の連続した材料構造を含み得る。本体部分１５２ｃ及び側面部分１５２ｄは、内側部分１５２ａ及び外側部分１５２ｂを共有し得る。これに関し、本体部分１５２ｃ及び側面部分１５２ｄは、ポリマーの連続した内側材料及び金属の連続した外側材料を共有し得る。
様々な実施形態によれば、連続した内側材料（例えば、内側部分１５２ａ）は、本体部分１５２ｃに形成された開口１３０を有し得る。ＩＣアセンブリ１００は、見てとれるように、開口１３０を通して連続外側材料（例えば、外側部分１５２ｂ）と熱的に結合された発熱素子（例えば、ダイ１０２）を含み得る。図１の実施形態には単一の開口１３０が描かれているが、他の実施形態では、開口１３０と同様の複数の開口が内側部分１５２ａを貫いて形成されることで、ＩＣアセンブリのその他の発熱素子又はその他の電力消散デバイスがこれら複数の開口のうちのそれぞれの開口を通して外側部分１５２ｂと熱結合されることを可能にし得る。ＩＣアセンブリ１００の発熱素子は、多様なデバイスを含み得るものであり、例えば、１つ以上のダイ（例えば、ダイ１０２）の回路を含み得る。一部の実施形態において、ＩＣアセンブリ１００は、例えば相変化、熱グリース、導電性の熱可塑性若しくは熱硬化性及び／又は粘着性の材料の接着剤などの、熱伝導（サーマルインタフェース）材料を用いて、外側部分１５２ｂの金属と熱的に結合され得る。外側部分１５２ｂは、ヒートシンク又はＩＣアセンブリ１００から遠ざかる熱経路としての役割を果たす金属で構成され得る。
一部の実施形態において、内側部分１５２ａは、例えばＡＢＳ（アクリロニトリルブタジエンスチレン）、ＡＢＳ＋ＰＣ（ＡＢＳ＋ポリカーボネート）、アセタール（ＰＯＭ）、アクリル（ＰＭＭＡ）、ＬＣＰ（液晶ポリマー）、ＰＡ−ナイロン６（ポリアミド）、ＰＡ−ナイロン６／６（ポリアミド）、ＰＡ−ナイロン１１（ポリアミド）、ＰＢＴ（ポリブチレンテレフタレート）、ＰＣ（ポリカーボネート）、ＰＥＩ（ポリエーテルイミド）、ＰＥ（ポリエチレン）、ＬＤＰＥ（低密度ポリエチレン）、ＨＤＰＥ（高密度ポリエチレン）、ＰＥＴ（ポリエチレンテレフタレート）、ＰＰ（ポリプロピレン）、ＰＰＡ（ポリフタルアミド）、ＰＰＳ（ポリフェニレンサルファイド）、ＰＳ（ポリスチレン）、ＨＩＰＳ（耐衝撃性ポリスチレン）、ＰＳＵ（ポリスルホン）、ＰＵ（ポリウレタン）、ＰＶＣ（ポリ塩化ビニル）、ＰＶＤＦ（ポリフッ化ビニリデン）、ＳＡＮ（スチレンアクリロニトリル）、ＴＰＥ（熱可塑性エラストマ）又はＴＰＵ（熱可塑性ポリウレタン）などの、ポリマーで構成され得る。一部の実施形態において、外側部分１５２ｂは、例えば、アルミニウム（Ａｌ）、鉄（Ｆｅ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、マグネシウム（Ｍｇ）、ステンレス鋼、インコネル、又は合金形態での様々な金属の好適な組み合わせなどの、金属で構成され得る。金属は、様々な実施形態によれば、被覆材（例えば、共に拡散接合された２つの金属）であってもよいし、被覆材でなくてもよい。内側部分１５２ａ及び外側部分１５２ｂは、他の実施形態において、他の好適な材料で構成されてもよい。一部の実施形態において、内側部分１５２ａと外側部分１５２ｂとの間の接着を促進するために、内側部分１５２ａと外側部分１５２ｂとの間に下塗材（例えば、図４の下塗材１５２ｅ）が置かれ得る。下塗材に関する技術及び構成については、図４に関連して更に説明する。
筐体１５０は更に、蓋部１５２と結合された基部１５４（例えば、底構造）を含み得る。一部の実施形態において、基部１５４は、蓋部１５２の側面部分１５２ｄと結合するように構成された実質的に平坦な構造を含み得る。基部１５４が蓋部１５２と結合されるとき、キャビティ１３３が、ＩＣアセンブリ１００を収容する空間を提供し得る。一部の実施形態において、基部１５４は、ネジなし取付けを提供するように成形プロセスの一部として一体形成され得る１つ以上の締結機構１５６（例えば、スナップ構造）を用いて、蓋部１５２と取り付けられ得る（例えば、取り外し不可能又は取り外し可能に結合され得る）。基部１５４及び蓋部１５２は、他の実施形態において、例えば超音波溶接によって形成されたジョイントなどの、他の締結機構を用いて共に結合されてもよい。筐体１５０は、一部の実施形態において、環境因子又はハンドリングからのＩＣアセンブリ１００の保護を提供するために、気密的あるいは環境的に封止され得る。例えば、一部の実施形態において、蓋部１５２のポリマー部分が、基部１５４のポリマー部分と結合され得る。
一部の実施形態において、ＩＣアセンブリ１００は、基部１５４と蓋部１５２との間に配置され得る。一部の実施形態において、ＩＣアセンブリ１００は、例えば接着剤を用いることを含む何らかの好適技術を用いて、基部１５４と結合され得る。ＩＣアセンブリは、多様な好適ＩＣデバイスを表すことができ、例えば、一実施形態においてソリッドステートドライブ（ＳＳＤ）の要素を含む。一部の実施形態において、筐体１５０及びＩＣアセンブリ１００はソリッドステートドライブを表し得る。
一部の実施形態において、ＩＣアセンブリ１００は、パッケージ基板１２１と電気的に且つ／或いは物理的に結合された１つ以上のダイ（以下、“ダイ１０２”）を含み得る。ダイ１０２は、例えば相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを形成することに関連して使用される膜堆積、リソグラフィ、エッチング及びこれらに類するものなどの半導体製造技術を用いて、半導体材料（例えば、シリコン）から製造される個別製造物を表し得る。一部の実施形態において、ダイ１０２は、プロセッサ、メモリ、ＳｏＣ、若しくはＡＳＩＣであり、あるいはこれらを含み、あるいはこれらの一部であるとし得る。
一部の実施形態において、接着を促進し且つ／或いはダイ１０２及びパッケージ基板１２１の機構を保護するために、ダイ１０２とパッケージ基板１２１との間にアンダーフィル材料１０８（“封入材”と呼ばれるときもある）が配設され得る。アンダーフィル材料１０８は、電気絶縁材料からなり、見てとれるように、ダイ１０２及び／又はダイレベルのインターコネクト構造１０６の少なくとも一部を封入し得る。一部の実施形態において、アンダーフィル材料１０８は、ダイレベルインターコネクト構造１０６と直接的に接触する。
ダイ１０２は、例えば図示のようにフリップチップ構成でパッケージ基板１２１と直接結合されることを含め、多様な好適構成に従ってパッケージ基板１２１に取り付けられ得る。フリップチップ構成においては、能動回路を含んだダイ１０２のアクティブ面Ｓ１が、例えばバンプ、ピラー、又はその他の好適構造などのダイレベルインターコネクト構造１０６を用いて、パッケージ基板１２１の表面に取り付けられ、ダイレベルインターコネクト構造１０６は電気的にもダイ１０２をパッケージ基板１２１と結合し得る。ダイ１０２のアクティブ面Ｓ１は、トランジスタデバイスを含むことができ、そして、見てとれるように、アクティブ面Ｓ１の反対側に非アクティブ面Ｓ２が置かれ得る。
ダイ１０２は一般的に、半導体基板１０２ａと、１つ以上のデバイス層（以下、“デバイス層１０２ｂ”）と、１つ以上の相互接続層（以下、“相互接続層１０２ｃ”）とを含み得る。半導体基板１０２ａは、一部の実施形態において、例えばシリコンなどのバルク半導体材料から実質的になる。デバイス層１０２ｂは、半導体基板１０２ａ上の例えばトランジスタデバイスなどの能動デバイスが形成される領域を表し得る。デバイス層１０２ｂは、例えば、トランジスタデバイスのチャネルボディ及び／又はソース／ドレイン領域などの構造を含み得る。相互接続層１０２ｃは、デバイス層１０２ｂ内の能動デバイスへの又はからの電気信号をルーティングするように構成されたインターコネクト構造を含み得る。例えば、相互接続層１０２ｃは、電気的なルーティング及び／又はコンタクトを提供するトレンチ及び／又はビアを含み得る。
一部の実施形態において、ダイレベルインターコネクト構造１０６は、ダイ１０２とその他の電気デバイスとの間で電気信号をルーティングするように構成され得る。これらの電気信号は、例えば、ダイ１０２の動作に関連して使用される入力／出力（Ｉ／Ｏ）信号及び／又は電源／グランド信号を含み得る。
一部の実施形態において、パッケージ基板１２１は、コア及び／又は例えば味の素ビルドアップフィルム（ＡＢＦ）基板などのビルドアップ層を有したエポキシ系ラミネート基板である。他の実施形態において、パッケージ基板１２１は、例えば何らかの好適ＰＣＢ技術を用いて形成されるプリント回路基板（ＰＣＢ）などの回路基板とし得る。例えば、ＰＣＢは、ポリテトラフルオロエチレン、例えばＦＲ−４（Flame Retardant ４）、ＦＲ−１などのフェノール系コットン紙材料、コットン紙と例えばＣＥＭ−１若しくはＣＥＭ−３などのエポキシ材料、又は、エポキシ樹脂プリプレグ材を用いて重ね合わされた織ガラス材、などの材料から成る電気絶縁層を含み得る。ＰＣＢは、他の実施形態において、その他の好適材料からなっていてもよい。パッケージ基板１２１は、他の実施形態において、例えばガラス、セラミック、又は半導体材料から形成された基板を含め、他の好適種類の基板を含み得る。
パッケージ基板１２１は、ダイ１０２と、例えば、受動デバイス（例えば、受動デバイス１０４）又はＩＣアセンブリ１００の外部のその他のダイ若しくはコンポーネントなどの他のコンポーネントとの間で電気信号をルーティングするインターポーザとしての役割を果たし得る。パッケージ基板１２１は、ダイ１０２への又はからの電気信号をルーティングするように構成された電気ルーティング機構を含み得る。電気ルーティング機構は、パッケージ基板１２１の１つ以上の表面上に配置された例えばパッド若しくは配線（図示せず）、及び／又は、パッケージ基板１２１中で電気信号をルーティングする例えばトレンチ、ビア、若しくはその他のインターコネクト構造などの内部ルーティング機構（図示せず）を含み得る。例えば、一部の実施形態において、パッケージ基板１２１は、例えばダイ１０２のそれぞれのダイレベルインターコネクト構造１０６を受けるように構成されたパッド（図示せず）などの電気ルーティング機構を含み得る。
ＩＣアセンブリ１００は、他の実施形態において、例えば、フリップチップ及び／又はワイヤボンディング構成、インターポーザ、システム・イン・パッケージ（ＳｉＰ）及び／又はパッケージ・オン・パッケージ（ＰｏＰ）構成を含むマルチチップパッケージ構成の好適な組み合わせを含め、多様なその他の構成を含み得る。一部の実施形態において、ダイ１０２とＩＣアセンブリ１００のその他のコンポーネントとの間で電気信号をルーティングするためのその他の好適技術が用いられてもよい。
一部の実施形態において、筐体１５０は、見てとれるような矩形の外形を有し得る。一部の実施形態において、蓋部１５２及び／又は基部１５４は、（例えば、頂面図又は底面図で見たときに）長方形の外形を有し得る。筐体１５０は、他の実施形態において、その他の好適プロファイル形状を有していてもよい。
図２は、一部の実施形態に従った成形された蓋構造２００の斜視図を模式的に示している。成形蓋構造２００は、図１の蓋部１５２を表し得るものであり、図１の蓋部１５２に関連して記述され実施形態に適合し得る。様々な実施形態によれば、成形蓋構造２００は、内側部分１５２ａ及び外側部分１５２ｂを含み得る。内側部分１５２ａに開口１３０が形成されて、開口１３０を通した外側部分１５２ｂとのＩＣアセンブリ（例えば、図１のＩＣアセンブリ１００）の熱的な結合を可能にし得る。外側部分１５２ｂは、ＩＣアセンブリが成形蓋構造の中に収容されたときに、ＩＣアセンブリのための熱伝導シェルとして機能し得る。
一部の実施形態において、成形蓋構造２００は、例えば射出成形プロセスなどの成形プロセスを用いることによって形成され得る。内側部分１５２ａは、外側部分１５２ｂの金属上でのポリマーの直接成形によって形成され得る。ポリマーと金属との組み合わせは、一部の実施形態において、鋳造マグネシウムよりも高い複合的な剛性を有し得る。一部の実施形態において、外側部分１５２ｂは、複数の金属層を含み得る。例えば、外側部分１５２ｂは、主金属層（例えば、アルミニウム）と、主金属層上に（例えば、拡散接合プロセスによって）形成され得る被覆層（例えば、チタン又はステンレス鋼）とを含み得る。一部の実施形態において、外側部分１５２ｂは、外側部分１５２ｂと内側部分１５２ａとの組み合わせの合計厚さの約５％から２０％の間（例えば、１０％）である厚さを有し得る。外側部分１５２ｂは、他の実施形態において、その他の好適厚さを有し得る。
様々な実施形態によれば、成形蓋構造２００は、現行の鋳造金属筐体よりも高い剛性且つ低い質量の筐体を提供し得る。成形蓋構造２００は更に、開口１３０を通じて放熱を促進し得る。成形プロセスによる成形蓋構造２００の金属−ポリマー複合構造の形成は、ＩＣアセンブリ用の筐体を提供するための金属鋳造プロセスに対して、実質的なコスト削減を提供し得る。また、成形蓋構造２００は、ＩＣアセンブリのコンポーネントを、成形蓋構造２００によって形成された筐体の壁（例えば、図１の筐体１５０内の開口１３０）の中に差し込むことを可能にし、それにより、筐体の厚さ（例えば、図１の厚さＴ）が鋳造金属筐体に対して〜０．５ミリメートル以上低減されて、縮小されたＺ高さを持つ筐体がもたらされ得る。
さらに、成形蓋構造２００は、鋳造金属筐体に対して、後の表面仕上げを不要にし得るものであり、所望の場合に、（例えば、成形後の）外側部分１５２ｂの陽極酸化処理を可能にする。成形蓋構造２００は、ポリマーのみで形成される筐体よりも優れた熱対策を提供し得る。成形プロセスは、例えばネジなし機構を含む締結機構（例えば、図１の１つ以上の締結機構１５６）などの機構の一体化など、内部成形機構の可能性を高め得る。外側部分１５２ｂの金属は、例えば、アルミニウム、チタン、被覆材など、多様な機械的、見た目的、及びコスト的な考察から選択され得る。また、成形蓋構造２００は、例えば機械加工又は鋳造されたシャーシなどの、機械加工された補助機構及び補助的表面仕上げを有する筐体よりも高いビートレート（サイクルタイム）を筐体に提供し得る。
図３は、一部の実施形態に従った、内側部分１５２ａに複数の開口１３０ａ、１３０ｂが形成された成形蓋構造３００の斜視図を模式的に示している。成形蓋構造３００は、図２の成形蓋構造２００に関連して記述された実施形態と適合し得る。一部の実施形態において、内側部分１５２ａを貫いて複数の開口１３０ａ、１３０ｂが形成されることで、ＩＣアセンブリ（例えば、図１のＩＣアセンブリ１００）のその他の発熱素子が、複数の開口１３０ａ、１３０ｂのうちのそれぞれの開口を通して外側部分１５２ｂと熱結合されることを可能にし得る。開口１３０ａ、１３０ｂは、他の実施形態において、図示したもの以外の好適形状を有していてもよい。
図４は、一部の実施形態に従った成形蓋構造（例えば、図２又は３の成形蓋構造２００又は３００）の一部４００の斜視断面図を模式的に示している。様々な実施形態によれば、成形蓋構造の内側部分１５２ａと外側部分１５２ｂとの間に下塗材（プライマー）１５２ｅが配設され得る。
一部の実施形態において、下塗材１５２ｅは、例えばエポキシなどのポリマープライマー系を含み得る。ポリマープライマー系は、一部の実施形態において、内側部分１５２ａのポリマーとは異なる材料組成を持ち得るその他の好適な熱硬化性樹脂及び／又は熱可塑性樹脂を含んでいてもよい。他の実施形態において、下塗材１５２ｅは、例えば多孔質酸化アルミニウムを含む酸化アルミニウムなど、ナノ構造をした金属酸化物を含み得る。内側部分１５２ａのポリマーがナノ構造酸化物の孔を充填して、密着性を高め得る。下塗材１５２ｅは、他の実施形態において、その他の好適材料を含み得る。
図５は、一部の実施形態に従った、第１の技術に従った製造の様々な段階における蓋構造（例えば、図２又は３の成形蓋構造２００又は３００）を模式的に示している。５００ａには、蓋構造の形状に金属を整形した後の、金属を有する外側部分１５２ｂが描かれている。外側部分１５２ｂは、例えばパンチングして金属フォイルを所望形状に形成することによって整形され得る。
５００ｂには、整形された金属を金型５９０の中に置いた後の外側部分１５２ｂが描かれている。金型５９０は、射出成形プロセス中に外側部分１５２ｂをクランプして適所に保持し得る。一部の実施形態において、そのクランプ機構は、金属上の歪みを制限するために、ポリマーの堆積中に金属が滑ることを可能にするように構成され得る。
５００ｃには、射出成形プロセスを用いて外側部分１５２ｂ上に内側部分１５２ａのポリマーを堆積させた後の外側部分１５２ｂが描かれている。一部の実施形態において、内側部分１５２ａに１つ以上の開口（例えば、図２の開口１３０）が形成され得る。これは、１つ以上の開口のそれぞれが望まれる領域において、射出成形プロセス中に１つ以上の金型ブロックを外側部分１５２ｂに対して締め付けることによって行われ得る。
一部の実施形態において、外側部分１５２ｂの金属へのポリマーの接着を促進させるために、外側部分１５２ｂ上に内側部分１５２ａのポリマーを堆積させることに先立って、外側部分１５２ｂの表面に下塗材（図示せず）が置かれ得る。
５００ｄには、蓋構造を金型５９０から取り外した後の蓋構造が描かれている。蓋構造を金型５９０から取り外した後、蓋構造は、一部の実施形態において、デフラッシュされ、洗浄され、且つ／或いは陽極酸化され得る。
図６は、一部の実施形態に従った、第２の技術に従った製造の様々な段階における蓋構造（例えば、図２又は３の成形蓋構造２００又は３００）を模式的に示している。６００ａには、金属フィルムを金型５９０の中に置いた後の、金属を有する外側部分１５２ｂが描かれている。金属フィルムは、一部の実施形態において、蓋構造の形態に整形されていなくてもよい。例えば、一部の実施形態において、金属フィルムは実質的に平坦又はその他の形状とし得る。
６００ｂには、同時に、蓋構造の形態の外側部分１５２ｂを提供するように金属を整形するとともに、内側部分１５２ａを提供するように射出成形プロセスを用いて金属上にポリマーを堆積させた後の、外側部分１５２ｂが描かれている。例えば、金属フィルムが金型内にクランプされるとともにポリマーが高圧で射出され、それにより、見てとれるように、金属形状を金型５９０の既存形状へと成形させ得る。
一部の実施形態において、内側部分１５２ａに１つ以上の開口（例えば、図２の開口１３０）が形成され得る。これは、１つ以上の開口のそれぞれが望まれる領域において、射出成形プロセス中に１つ以上のフローティング金型ブロックを外側部分１５２ｂに対して締め付けることによって行われ得る。フローティング金型ブロックは、６００ａでの当初位置から６００ｂでの整形位置まで金属フィルムについて行き得る。
一部の実施形態において、外側部分１５２ｂの金属へのポリマーの接着を促進させるために、外側部分１５２ｂ上に内側部分１５２ａのポリマーを堆積させることに先立って、外側部分１５２ｂの表面に下塗材（図示せず）が置かれ得る。
６００ｃには、蓋構造を金型５９０から取り外した後の蓋構造が描かれている。
図７は、一部の実施形態に従ったＩＣアセンブリ（例えば、図１のＩＣアセンブリ１００）の筐体を製造する方法７００についてのフロー図を模式的に示している。方法７００は、図１−６に関連して記述された技術に適合し得るものであり、その逆もまた然りである。
７０２にて、方法７００は、成形プロセスを用いてコンポジット蓋構造（例えば、図２又は３の成形蓋構造２００又は３００）を形成することを含み得る。様々な実施形態によれば、コンポジット蓋構造は、図５又は６に関連して記述された技術に従って形成され得る。例えば、コンポジット蓋構造を形成することは、コンポジット蓋構造の本体部分（例えば、図１の本体部分１５２ｃ）及び側面部分（例えば、図１の側面部分１５２ｄ）の外側（例えば、図５の外側部分１５２ｂ）を提供するように金属を整形し、該金属上に、本体部分及び側面部分の内側（例えば、図５の内側部分１５２ａ）を提供するようにポリマーを堆積することを含み得る。
一部の実施形態において、金属を整形すること及びポリマーを堆積することは、射出成形プロセス中に同時に行われてもよい。例えば、ポリマーを堆積することが、本体部分及び側面部分の外側を提供するように金属を整形し得る（例えば、図６に関連して説明したように）。
コンポジット蓋構造を形成することは更に、本体部分に１つ以上の開口（例えば、図３の開口１３０ａ、１３０ｂ）を形成して、該開口を通してＩＣアセンブリが外側部分と熱的に結合され得るようにすることを含み得る。例えば、これら１つ以上の開口は、金属上にポリマーを堆積するときに、当該１つ以上の開口が形成されるべき領域で金属上にポリマーが堆積されることを防止する金型挿入ブロックを用いて形成され得る。
一部の実施形態において、コンポジット蓋構造を形成することは更に、ポリマーと金属との間の接着を促進させるために、ポリマーを堆積することに先立って、金属上に下塗材（例えば、図４の下塗材１５２ｅ）を設けることを含み得る。一部の実施形態において、コンポジット蓋構造を形成することは更に、ベース構造上の締結機構の対応する要素と結合する又は対になるように構成される締結機構（例えば、図１の１つ以上の締結機構１５６）の要素を形成することを含み得る。
７０４にて、方法７００は、ベース構造（例えば、図１の基部１５４）を用意することを含み得る。一部の実施形態において、ベース構造を用意することは、何らかの好適技術に従ってベース構造を形成することを含み得る。ベース構造は、例えば、コンポジット蓋構造と結合してＩＣアセンブリを収容するように構成される何らかの好適な材料構造を含み得る。一部の実施形態において、ベース構造は、コンポジット蓋構造上の締結機構の対応する要素と結合する又は対になるように構成される締結機構（例えば、図１の１つ以上の締結機構１５６）の要素を含み得る。
７０６にて、方法７００は、ＩＣアセンブリをベース構造と結合することを含み得る。ＩＣアセンブリをベース構造と結合することには、コンポジット蓋構造とベース構造とが共に結合されるときにコンポジット蓋構造とベース構造との間のキャビティ（例えば、図１のキャビティ１３３）内にＩＣアセンブリが収容されるように、例えば、接着剤、機械的締結具、又はその他の方法でＩＣアセンブリをベース構造に対して配置することを含め、如何なる好適技術が使用されてもよい。
７０８にて、方法７００は、ベース構造をコンポジット蓋構造と結合することを含み得る。ベース構造は、コンポジット蓋構造と、例えば、７０２で成形プロセスの一部として形成され得る一体化された締結機構を用いることを含め、如何なる好適技術を用いて結合されてもよい。一部の実施形態において、ベース構造をコンポジット蓋構造と結合することは、スナップファスナを用いてベース構造を蓋構造に取り外し不可能に固定することを含み得る。
一部の実施形態において、内側部分に形成された１つ以上の開口を通して外側部分にＩＣアセンブリが熱結合されるように、ベース構造がコンポジット蓋構造と結合される。例えば、ＩＣアセンブリは、熱接着剤又はその他の好適技術を用いて外側部分と熱的に結合される。特許請求に係る事項を理解するのに最も役立つように、様々な処理を複数の別個の処理として順々に説明した。しかしながら、説明の順序は、これらの処理が必然的に順序依存であることを意味するものとして解釈されるべきではない。例えば、一部の実施形態において、７０４及び７０４でのアクションは、７０２に関連して記述されたアクションの前、後、又は同時に実行され得る。方法７００は、その他の好適な順序変更を含み得る。
本開示の実施形態は、所望のように構成するのに適した如何なるハードウェア及び／又はソフトウェアを用いてシステムに実装されてもよい。図８は、一部の実施形態に従った、ここに記載されるＩＣアセンブリ（例えば、図１のＩＣアセンブリ１００）の筐体（例えば、図１の筐体１５０）を含むコンピューティング装置８００を模式的に示している。コンピューティング装置８００は、（例えば、ハウジング８０８内に）例えばマザーボード８０２などのボードを収容し得る。マザーボード８０２は、以下に限られないがプロセッサ８０４及び少なくとも１つの通信チップ８０６を含む多数のコンポーネントを含み得る。プロセッサ８０４は、マザーボード８０２に物理的且つ電気的に結合され得る。一部の実装例において、上記少なくとも１つの通信チップ８０６もマザーボード８０２に物理的且つ電気的に結合され得る。更なる実装例において、通信チップ８０６はプロセッサ８０４の一部であってもよい。用語“プロセッサ”は、レジスタ及び／又はメモリからの電子データを処理して、該電子データをレジスタ及び／又はメモリに格納され得る他の電子データへと変換する如何なるデバイス又はデバイス部分をも意味し得る。
コンピューティング装置８００は、その用途に応じて、他のコンポーネントを含むことができ、それら他のコンポーネントは、マザーボード８０２に物理的及び電気的に結合されたものであってもよいし、結合されていないものであってもよい。それら他のコンポーネントは、以下に限られないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリー、オーディオコーデック、ビデオコーディック、電力増幅器（ＡＭＰ）、グローバル・ポジショニング・システム（ＧＰＳ）デバイス、方位計、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、カメラ、及び大容量記憶装置（例えば、ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、等々）を含み得る。
通信チップ８０６は、コンピューティング装置８００への、及びそれからのデータの伝送のための無線（ワイヤレス）通信を可能にし得る。用語“無線（ワイヤレス）”及びその派生形は、変調された電磁放射線を用いて非固体媒体を介してデータを伝達し得る回路、装置、システム、方法、技術、通信チャネルなどを記述するために使用され得る。この用語は、関連する装置が如何なるワイヤをも含まないことを意味するものではない（一部の実施形態では、如何なるワイヤをも含まないことがあり得る）。通信チップ８０６は、数多くある無線規格又はプロトコルのうちの何れを実装してもよい。無線規格又はプロトコルは、以下に限られないが、ＷｉＦｉ（ＩＥＥＥ８０２．１１ファミリ）、ＩＥＥＥ８０２．１６規格（例えば、ＩＥＥＥ８０２．１６−２００５補正）を含むＩＥＥＥ規格、ロングタームエボリューション（ＬＴＥ）プロジェクト及びその補正、更新及び／又は改正（例えば、アドバンストＬＴＥプロジェクト）、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（“３ＧＰＰ２”とも呼ばれている）、等々）を含む。ＩＥＥＥ８０２．１６準拠のブロードバンドワイヤレスアクセス（ＢＷＡ）ネットワークは一般にＷｉＭＡＸネットワーク（ＷｉＭＡＸはワールドワイド・インターオペラビリティ・フォー・マイクロウェイブ・アクセスを表す頭文字である）と呼ばれており、これは、ＩＥＥＥ８０２．１６規格の適合性・相互運用性試験を合格した製品の証明マークとなっている。通信チップ８０６は、グローバル・システム・フォー・モバイル・コミュニケーション（ＧＳＭ(登録商標)）、ジェネラル・パケット・ラジオ・サービス（ＧＰＲＳ）、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）、ハイ・スピード・パケット・アクセス（ＨＳＰＡ）、エボルブドＨＳＰＡ（Ｅ−ＨＳＰＡ）、又はＬＴＥネットワークに従って動作してもよい。通信チップ８０６は、エンハンスト・データレート・フォー・ＧＳＭ(登録商標)エボリューション（ＥＤＧＥ）、ＧＳＭ(登録商標) ＥＤＧＥラジオ・アクセス・ネットワーク（ＧＥＲＡＮ）、ユニバーサル・テレストリアル・ラジオ・アクセス・ネットワーク（ＵＴＲＡＮ）、又はエボルブドＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作してもよい。通信チップ８０６は、符号分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、デジタル・エンハンスト・コードレス・テレコミュニケーションズ（ＤＥＣＴ）、エボリューション・データ・オプティマイズド（ＥＶ−ＤＯ）、これらの派生形、並びに、３Ｇ、４Ｇ、５Ｇ及びそれ以降として指定されるその他の無線プロトコルに従って動作してもよい。通信チップ８０６は、他の実施形態において、その他の無線プロトコルに従って動作してもよい。
コンピューティング装置８００は複数の通信チップ８０６を含み得る。例えば、第１の通信チップ８０６は、例えばＷｉ−Ｆｉ及び／又はＢｌｕｅｔｏｏｔｈ（登録商標）など、より短距離の無線通信用にされ、第２の通信チップ８０６は、例えばＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ及び／又はその他など、より長距離の無線通信用にされ得る。
一部の実施形態において、コンピューティング装置の例えばフラッシュメモリ又はＤＲＡＭなどのメモリは、ここに記載される筐体（例えば、図１の筐体１５０）に収容されたＩＣアセンブリのコンポーネントであるとし得る。他の実施形態において、コンピューティング装置のその他の発熱デバイス（例えば、プロセッサ８０４、通信チップ８０６）が、ここに記載される筐体（例えば、図１の筐体１５０）に収容されたＩＣアセンブリのコンポーネントであるとし得る。
様々な実装例において、コンピューティング装置８００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽制御ユニット、デジタルカメラ、ポータブル音楽プレーヤ、又はデジタルビデオレコーダとし得る。コンピューティング装置８００は、一部の実施形態においてモバイルコンピューティング装置とし得る。更なる実装例において、コンピューティング装置８００は、データを処理するその他の如何なる電子装置であってもよい。
例
様々な実施形態によれば、本開示は集積回路（ＩＣ）アセンブリ用の筐体を記述する。筐体の例１は、成形蓋構造を含み、前記成形蓋構造は、本体部分と、前記本体部分から延在し、前記ＩＣアセンブリを収容するように構成されたキャビティを形成する側面部分とを有し、前記本体部分及び前記側面部分は、ポリマーを有する連続した内側材料を共有し、且つ金属を有する連続した外側材料を共有し、前記連続した内側材料は、前記本体部分に形成された開口を有し、前記ＩＣアセンブリが前記開口を通して前記連続した外側材料と熱的に結合され得るようにされている。例２は、前記ＩＣアセンブリがソリッドステートドライブ（ＳＳＤ）の発熱素子を含む、例１の筐体を含み得る。例３は、前記開口が、前記本体部分に形成された複数の開口のうちの１つであり、前記ＩＣアセンブリが前記複数の開口を通して前記連続した外側材料と熱的に結合され得るようにされる、例１の筐体を含み得る。例４は、前記ポリマーが、ＡＢＳ（アクリロニトリルブタジエンスチレン）、ＡＢＳ＋ＰＣ（ＡＢＳ＋ポリカーボネート）、アセタール（ＰＯＭ）、アクリル（ＰＭＭＡ）、ＬＣＰ（液晶ポリマー）、ＰＡ−ナイロン６（ポリアミド）、ＰＡ−ナイロン６／６（ポリアミド）、ＰＡ−ナイロン１１（ポリアミド）、ＰＢＴ（ポリブチレンテレフタレート）、ＰＣ（ポリカーボネート）、ＰＥＩ（ポリエーテルイミド）、ＰＥ（ポリエチレン）、ＬＤＰＥ（低密度ポリエチレン）、ＨＤＰＥ（高密度ポリエチレン）、ＰＥＴ（ポリエチレンテレフタレート）、ＰＰ（ポリプロピレン）、ＰＰＡ（ポリフタルアミド）、ＰＰＳ（ポリフェニレンサルファイド）、ＰＳ（ポリスチレン）、ＨＩＰＳ（耐衝撃性ポリスチレン）、ＰＳＵ（ポリスルホン）、ＰＵ（ポリウレタン）、ＰＶＣ（ポリ塩化ビニル）、ＰＶＤＦ（ポリフッ化ビニリデン）、ＳＡＮ（スチレンアクリロニトリル）、ＴＰＥ（熱可塑性エラストマ）、及びＴＰＵ（熱可塑性ポリウレタン）からなる群から選択される、例１に筐体を含み得る。例５は、前記金属が、アルミニウム（Ａｌ）、鉄（Ｆｅ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、マグネシウム（Ｍｇ）、ステンレス鋼、及びインコネルからなる群から選択される、例１に筐体を含み得る。例６は、前記連続した内側材料と前記連続した外側材料との間の接着を促進するために前記連続した内側材料と前記連続した外側材料との間に配置された下塗材、を更に有する例１乃至５の何れかの筐体を含み得る。例７は、前記下塗材が、ポリマー又はナノ構造金属酸化物を有する、例６の筐体を含み得る。例８は、前記成形蓋構造と結合するように構成されたベース構造であり、当該ベース構造が前記成形蓋構造と結合されるときに、前記キャビティが当該ベース構造と前記成形蓋構造との間に配置されるように構成されているベース構造、を更に有する例１乃至５の何れかの筐体を含み得る。例９は、前記成形蓋構造が矩形プロファイルを有する、例１乃至５の何れかの筐体を含み得る。
様々な実施形態によれば、本開示は集積回路（ＩＣ）アセンブリ用の筐体を製造する方法を記述する。方法の例１０は、成形プロセスを用いて蓋構造を形成することを含むことができ、前記蓋構造は、本体部分と、該本体部分から延在し、前記ＩＣアセンブリを収容するように構成されたキャビティを形成する側面部分とを有し、前記本体部分及び前記側面部分は、ポリマーを有する連続した内側材料を共有し、且つ金属を有する連続した外側材料を共有し、前記蓋構造を形成することは、前記ＩＣアセンブリが開口を通して前記連続した外側材料と熱的に結合され得るように前記本体部分に開口を形成することを有する。例１１は、前記蓋構造を形成することが、前記金属を整形して、前記本体部分及び前記側面部分の外側を設け、且つ射出成形プロセスである前記成形プロセスを用いて前記金属上に前記ポリマーを堆積して、前記本体部分及び前記側面部分の内側を設けることを有する、例１０の方法を含み得る。例１２は、前記金属を整形すること及び前記ポリマーを堆積することが、前記射出成形プロセス中に同時に行われる、例１１の方法を含み得る。例１３は、前記ポリマーを堆積することが、前記本体部分及び前記側面部分の外側を設けるように前記金属を整形する、例１２の方法を含み得る。例１４は、前記本体部分に前記開口を形成することが、金型挿入ブロックを用いて、前記金属上に前記ポリマーを堆積するときに、前記開口が形成されるべき領域の前記金属上に前記ポリマーが堆積されることを防止することを有する、例１１の方法を含み得る。例１５は、前記蓋構造を形成することが更に、前記ポリマーと前記金属との間の接着を促進するために、前記ポリマーを堆積することに先立って、前記金属上に下塗材を配設することを有する、例１１の方法を含み得る。例１６は、ベース構造を用意し、前記ＩＣアセンブリを前記ベース構造と結合し、且つ前記ＩＣアセンブリが前記開口を通して前記連続した外側材料と熱的に結合されるように、前記ベース構造を前記蓋構造と結合することを更に有する例１０乃至１５の何れかの方法を含み得る。例１７は、前記ベース構造を前記蓋構造と結合することが、スナップファスナを用いて前記ベース構造を前記蓋構造に取り外し不可能に固定することを有する、例１６の方法を含み得る。
様々な実施形態によれば、本開示はソリッドステートドライブ（ＳＳＤ）を記述する。ＳＳＤの例１８は、成形蓋構造であり、本体部分と、前記本体部分から延在し、集積回路（ＩＣ）アセンブリを収容するように構成されたキャビティを形成する側面部分とを有し、前記本体部分及び前記側面部分は、ポリマーを有する連続した内側材料を共有し、且つ金属を有する連続した外側材料を共有し、前記連続した内側材料は、前記本体部分に形成された開口を有する、成形蓋構造と、ベース構造であり、当該ベース構造と前記成形蓋構造との間に前記キャビティが配置されるように、前記成形蓋構造と結合されたベース構造と、前記ベース構造と前記成形蓋構造との間に配置された前記ＩＣアセンブリであり、前記開口を通して前記成形蓋構造の前記連続した外側材料と熱的に結合された前記ＩＣアセンブリとを含み得る。例１９は、前記開口が、前記本体部分に形成された複数の開口のうちの１つであり、且つ前記ＩＣアセンブリが、前記複数の開口を通して前記連続した外側材料と熱的に結合される、例１８のＳＳＤを含み得る。例２０は、前記連続した内側材料と前記連続した外側材料との間の接着を促進するために前記連続した内側材料と前記連続した外側材料との間に配置された下塗材、を更に有する例１８又は１９のＳＳＤを含み得る。
様々な実施形態は、以上では論理積（及び）形態で記述された実施形態の選言的（又は）実施形態を含め（例えば、“及び”は“及び／又は”であってもよい）、上述の実施形態の好適な組み合わせを含み得る。また、一部の実施形態は、実行されるときに上述の実施形態のうちの何れかのアクションを生じさせる命令を格納して有する１つ以上の製造品（例えば、非一時的なコンピュータ読み取り可能媒体）を含み得る。さらには、一部の実施形態は、上述の実施形態の様々な操作を実行するのに好適な手段を有する装置又はシステムを含み得る。
例示した実装例の以上の説明は、要約書に記載した事項も含めて、網羅的であることや、本開示の実施形態を開示そのままの形態に限定することを意図したものではない。具体的な実施形態及び例が例示目的でここに記載されているが、当業者が認識するように、本開示の範囲内で様々な均等な変更が可能である。
そのような変更は、以上の詳細な説明を踏まえて、本開示の実施形態に対して為され得るものである。請求項中で使用される用語は、本開示の様々な実施形態を明細書及び特許請求の範囲にて開示された具体的な実装形態に限定するように解釈されるべきでない。むしろ、その範囲はもっぱら、確立されたクレーム解釈の原則に則って解釈される以下の請求項によって決定されるものである。

Claims (20)

  1. 集積回路（ＩＣ）アセンブリ用の筐体であって、
    当該筐体は成形蓋構造を有し、
    前記成形蓋構造は、
    本体部分と、
    前記本体部分から延在し、前記ＩＣアセンブリを収容するように構成されたキャビティを形成する側面部分と
    を有し、前記本体部分及び前記側面部分は、ポリマーを有する連続した内側材料を共有し、且つ金属を有する連続した外側材料を共有し、前記連続した内側材料は、前記本体部分に形成された開口を有し、前記ＩＣアセンブリの発熱素子が前記開口の中に差し込まれて前記連続した外側材料と熱的に結合されるようにされている、
    筐体。
  2. 前記ＩＣアセンブリは、ソリッドステートドライブ（ＳＳＤ）の発熱素子を含んでいる、請求項１に記載の筐体。
  3. 前記開口は、前記本体部分に形成された複数の開口のうちの１つであり、前記ＩＣアセンブリが前記複数の開口を通して前記連続した外側材料と熱的に結合され得るようにされている、請求項１に記載の筐体。
  4. 前記ポリマーは、ＡＢＳ（アクリロニトリルブタジエンスチレン）、ＡＢＳ＋ＰＣ（ＡＢＳ＋ポリカーボネート）、アセタール（ＰＯＭ）、アクリル（ＰＭＭＡ）、ＬＣＰ（液晶ポリマー）、ＰＡ−ナイロン６（ポリアミド）、ＰＡ−ナイロン６／６（ポリアミド）、ＰＡ−ナイロン１１（ポリアミド）、ＰＢＴ（ポリブチレンテレフタレート）、ＰＣ（ポリカーボネート）、ＰＥＩ（ポリエーテルイミド）、ＰＥ（ポリエチレン）、ＬＤＰＥ（低密度ポリエチレン）、ＨＤＰＥ（高密度ポリエチレン）、ＰＥＴ（ポリエチレンテレフタレート）、ＰＰ（ポリプロピレン）、ＰＰＡ（ポリフタルアミド）、ＰＰＳ（ポリフェニレンサルファイド）、ＰＳ（ポリスチレン）、ＨＩＰＳ（耐衝撃性ポリスチレン）、ＰＳＵ（ポリスルホン）、ＰＵ（ポリウレタン）、ＰＶＣ（ポリ塩化ビニル）、ＰＶＤＦ（ポリフッ化ビニリデン）、ＳＡＮ（スチレンアクリロニトリル）、ＴＰＥ（熱可塑性エラストマ）、及びＴＰＵ（熱可塑性ポリウレタン）からなる群から選択されている、請求項１に記載の筐体。
  5. 前記金属は、アルミニウム（Ａｌ）、鉄（Ｆｅ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、マグネシウム（Ｍｇ）、ステンレス鋼、及びインコネルからなる群から選択されている、請求項１に記載の筐体。
  6. 前記連続した内側材料と前記連続した外側材料との間の接着を促進するために前記連続した内側材料と前記連続した外側材料との間に配置された下塗材、
    を更に有する請求項１乃至５の何れかに記載の筐体。
  7. 前記下塗材は、ポリマー又はナノ構造金属酸化物を有する、請求項６に記載の筐体。
  8. 前記成形蓋構造と結合するように構成されたベース構造であり、当該ベース構造が前記成形蓋構造と結合されるときに、前記キャビティが当該ベース構造と前記成形蓋構造との間に配置されるように構成されているベース構造、
    を更に有する請求項１乃至５の何れかに記載の筐体。
  9. 前記成形蓋構造は矩形プロファイルを有する、請求項１乃至５の何れかに記載の筐体。
  10. 集積回路（ＩＣ）アセンブリ用の筐体を製造する方法であって、
    成形プロセスを用いて蓋構造を形成することを有し、
    前記蓋構造は、本体部分と、該本体部分から延在し、前記ＩＣアセンブリを収容するように構成されたキャビティを形成する側面部分とを有し、前記本体部分及び前記側面部分は、ポリマーを有する連続した内側材料を共有し、且つ金属を有する連続した外側材料を共有し、
    前記蓋構造を形成することは、前記ＩＣアセンブリの発熱素子が開口の中に差し込まれて前記連続した外側材料と熱的に結合されるように、前記本体部分に開口を形成することを有する、
    方法。
  11. 前記蓋構造を形成することは、
    前記金属を整形して、前記本体部分及び前記側面部分の外側を設け、且つ
    射出成形プロセスである前記成形プロセスを用いて前記金属上に前記ポリマーを堆積して、前記本体部分及び前記側面部分の内側を設ける
    ことを有する、請求項１０に記載の方法。
  12. 前記金属を整形すること及び前記ポリマーを堆積することが、前記射出成形プロセス中に同時に行われる、請求項１１に記載の方法。
  13. 前記ポリマーを堆積することが、前記本体部分及び前記側面部分の外側を設けるように前記金属を整形する、請求項１２に記載の方法。
  14. 前記本体部分に前記開口を形成することは、金型挿入ブロックを用いて、前記金属上に前記ポリマーを堆積するときに、前記開口が形成されるべき領域の前記金属上に前記ポリマーが堆積されることを防止することを有する、請求項１１に記載の方法。
  15. 前記蓋構造を形成することは更に、前記ポリマーと前記金属との間の接着を促進するために、前記ポリマーを堆積することに先立って、前記金属上に下塗材を配設することを有する、請求項１１に記載の方法。
  16. ベース構造を用意し、
    前記ＩＣアセンブリを前記ベース構造と結合し、且つ
    前記ＩＣアセンブリが前記開口を通して前記連続した外側材料と熱的に結合されるように、前記ベース構造を前記蓋構造と結合する
    ことを更に有する請求項１０乃至１５の何れかに記載の方法。
  17. 前記ベース構造を前記蓋構造と結合することは、スナップファスナを用いて前記ベース構造を前記蓋構造に取り外し不可能に固定することを有する、請求項１６に記載の方法。
  18. 成形蓋構造であり、
    本体部分と、
    前記本体部分から延在し、集積回路（ＩＣ）アセンブリを収容するように構成されたキャビティを形成する側面部分と
    を有し、前記本体部分及び前記側面部分は、ポリマーを有する連続した内側材料を共有し、且つ金属を有する連続した外側材料を共有し、前記連続した内側材料は、前記本体部分に形成された開口を有する、
    成形蓋構造と、
    ベース構造であり、当該ベース構造と前記成形蓋構造との間に前記キャビティが配置されるように、前記成形蓋構造と結合されたベース構造と、
    前記ベース構造と前記成形蓋構造との間に配置された前記ＩＣアセンブリであり、前記ＩＣアセンブリの発熱素子が、前記開口の中に差し込まれて前記成形蓋構造の前記連続した外側材料と熱的に結合された、前記ＩＣアセンブリと、
    を有するソリッドステートドライブ（ＳＳＤ）。
  19. 前記開口は、前記本体部分に形成された複数の開口のうちの１つであり、且つ
    前記ＩＣアセンブリが、前記複数の開口を通して前記連続した外側材料と熱的に結合されている、
    請求項１８に記載のＳＳＤ。
  20. 前記連続した内側材料と前記連続した外側材料との間の接着を促進するために前記連続した内側材料と前記連続した外側材料との間に配置された下塗材、
    を更に有する請求項１８又は１９に記載のＳＳＤ。
JP2016567225A 2014-05-15 2014-05-15 集積回路アセンブリ用の成形コンポジットエンクロージャ Active JP6382348B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/038273 WO2015174993A1 (en) 2014-05-15 2014-05-15 Molded composite enclosure for integrated circuit assembly

Publications (2)

Publication Number Publication Date
JP2017516309A JP2017516309A (ja) 2017-06-15
JP6382348B2 true JP6382348B2 (ja) 2018-08-29

Family

ID=54480363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016567225A Active JP6382348B2 (ja) 2014-05-15 2014-05-15 集積回路アセンブリ用の成形コンポジットエンクロージャ

Country Status (8)

Country Link
US (2) US9607914B2 (ja)
EP (1) EP3143643B1 (ja)
JP (1) JP6382348B2 (ja)
KR (1) KR101978027B1 (ja)
CN (1) CN106233457B (ja)
SG (1) SG11201608277YA (ja)
TW (1) TWI571976B (ja)
WO (1) WO2015174993A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202016007614U1 (de) * 2015-12-23 2018-03-13 Apple Inc. Gehäuse mit metallischer Innenflächenschicht
US10447834B2 (en) 2016-09-21 2019-10-15 Apple Inc. Electronic device having a composite structure
US11202396B2 (en) 2017-05-19 2021-12-14 Rolls-Royce Corporation Additive manufacturing of engine control component
CN107256814A (zh) * 2017-06-11 2017-10-17 武城县光明电力工程有限公司 一种组合式联动开关
KR102385570B1 (ko) 2018-03-09 2022-04-12 삼성전자주식회사 솔리드 스테이트 드라이브 케이스 및 이를 이용한 솔리드 스테이트 드라이브 장치
US11289401B2 (en) * 2019-05-15 2022-03-29 Powertech Technology Inc. Semiconductor package
US11456287B2 (en) * 2019-08-28 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
EP3923687B1 (en) 2020-06-09 2024-04-03 Samsung Electronics Co., Ltd. Memory device and electronic device including the same
USD997161S1 (en) 2020-09-10 2023-08-29 Samsung Electronics Co., Ltd. Solid state drive memory device
US20210153340A1 (en) * 2020-12-18 2021-05-20 Intel Corporation Electromagnetic interference shielding enclosure with thermal conductivity
CN112582352B (zh) * 2020-12-22 2022-08-30 江西龙芯微科技有限公司 一种集成电路封装外壳

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114664A (ja) * 1991-05-31 1993-05-07 Toshiba Chem Corp 電子機器筐体の製造方法
JPH05102262A (ja) * 1991-10-03 1993-04-23 Hitachi Ltd 半導体装置及びそれを実装した実装装置
KR100327926B1 (ko) * 1993-03-24 2002-06-20 블레이어 에프.모리슨 집적회로패키징
US5550403A (en) * 1994-06-02 1996-08-27 Lsi Logic Corporation Improved laminate package for an integrated circuit and integrated circuit having such a package
JPH08263172A (ja) * 1995-03-28 1996-10-11 Toshiba Corp 電子機器筐体構造及び電子機器筐体の製造方法
JPH09307013A (ja) * 1996-05-10 1997-11-28 Mitsui High Tec Inc 半導体集積回路装置およびその製造方法
US6703560B2 (en) * 1998-09-15 2004-03-09 International Business Machines Corporation Stress resistant land grid array (LGA) module and method of forming the same
US6275381B1 (en) * 1998-12-10 2001-08-14 International Business Machines Corporation Thermal paste preforms as a heat transfer media between a chip and a heat sink and method thereof
JP3982941B2 (ja) 1999-04-12 2007-09-26 富士通株式会社 記憶装置
US6585925B2 (en) * 2000-12-27 2003-07-01 Intel Corporation Process for forming molded heat dissipation devices
US20040238947A1 (en) * 2003-05-28 2004-12-02 Intel Corporation Package and method for attaching an integrated heat spreader
JP4133597B2 (ja) * 2003-06-02 2008-08-13 池田電機株式会社 配線ブロックの収納構造及び配線ブロックの収納方法
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
WO2005024940A1 (ja) * 2003-08-28 2005-03-17 Fujitsu Limited パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
WO2005055317A1 (ja) * 2003-12-05 2005-06-16 Matsushita Electric Industrial Co., Ltd. パッケージされた電子素子、及び電子素子パッケージの製造方法
US7439618B2 (en) * 2005-03-25 2008-10-21 Intel Corporation Integrated circuit thermal management method and apparatus
JP2007299961A (ja) * 2006-04-28 2007-11-15 Sharp Corp 半導体装置、および半導体装置の製造方法
US7989947B2 (en) * 2007-03-06 2011-08-02 Panasonic Corporation Semiconductor device and method of manufacturing the same
US7851906B2 (en) * 2007-03-26 2010-12-14 Endicott Interconnect Technologies, Inc. Flexible circuit electronic package with standoffs
JP2010010599A (ja) * 2008-06-30 2010-01-14 Fuji Polymer Industries Co Ltd 熱拡散シート
JP2010108879A (ja) * 2008-10-31 2010-05-13 Toshiba Lighting & Technology Corp 電気機器及び照明器具
US8018072B1 (en) * 2008-12-23 2011-09-13 Amkor Technology, Inc. Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
KR20100101958A (ko) 2009-03-10 2010-09-20 삼성전자주식회사 슈퍼 커패시터를 포함하는 고체 상태 구동기
JP2010225762A (ja) * 2009-03-23 2010-10-07 Toshiba Lighting & Technology Corp 配線基板収容装置および照明器具
JP2011134138A (ja) 2009-12-24 2011-07-07 Toshiba Corp 半導体記憶装置
US8969132B2 (en) * 2010-09-20 2015-03-03 Nuvotronics, Llc Device package and methods for the fabrication thereof
US8310040B2 (en) * 2010-12-08 2012-11-13 General Electric Company Semiconductor device package having high breakdown voltage and low parasitic inductance and method of manufacturing thereof
DE102010054782A1 (de) * 2010-12-16 2012-06-21 Epcos Ag Gehäustes elektrisches Bauelement
EP2677539B1 (en) * 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Process for manufacture of a semiconductor device
US8637985B2 (en) * 2011-02-16 2014-01-28 ISC8 Inc. Anti-tamper wrapper interconnect method and a device
JP2013069748A (ja) * 2011-09-21 2013-04-18 Toshiba Corp ベースプレートおよび半導体装置
US8643169B2 (en) * 2011-11-09 2014-02-04 Freescale Semiconductor, Inc. Semiconductor sensor device with over-molded lid
CN104220954B (zh) 2012-05-17 2018-07-17 英特尔公司 用于装置制造的薄膜插入模制
KR20140004864A (ko) 2012-07-03 2014-01-14 주식회사 휘닉스소재 에스에스디용 방열케이스
US20140036435A1 (en) 2012-08-03 2014-02-06 Mosaid Technologies Incorporated Storage system having a heatsink
US9159643B2 (en) * 2012-09-14 2015-10-13 Freescale Semiconductor, Inc. Matrix lid heatspreader for flip chip package
TWM468135U (zh) 2013-07-22 2013-12-11 Akasa Asia Corp 用於小型機板的無風扇機殼
US9379074B2 (en) * 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9269700B2 (en) * 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods

Also Published As

Publication number Publication date
US10056308B2 (en) 2018-08-21
CN106233457B (zh) 2019-09-27
US20170170085A1 (en) 2017-06-15
KR101978027B1 (ko) 2019-05-13
EP3143643B1 (en) 2022-06-01
EP3143643A1 (en) 2017-03-22
US9607914B2 (en) 2017-03-28
CN106233457A (zh) 2016-12-14
SG11201608277YA (en) 2016-10-28
EP3143643A4 (en) 2017-12-27
WO2015174993A1 (en) 2015-11-19
US20160268178A1 (en) 2016-09-15
TWI571976B (zh) 2017-02-21
JP2017516309A (ja) 2017-06-15
TW201543620A (zh) 2015-11-16
KR20160135286A (ko) 2016-11-25

Similar Documents

Publication Publication Date Title
JP6382348B2 (ja) 集積回路アセンブリ用の成形コンポジットエンクロージャ
KR102156483B1 (ko) 개선된 인터커넥트 대역폭을 갖는 적층된 반도체 디바이스 패키지
US8866290B2 (en) Molded heat spreaders
US20150255411A1 (en) Die-to-die bonding and associated package configurations
US9972601B2 (en) Integrated circuit package having wirebonded multi-die stack
US10595409B2 (en) Electro-magnetic interference (EMI) shielding techniques and configurations
JP2016531437A (ja) バンプレスビルドアップ層（ｂｂｕｌ）用のバンプレスダイ−パッケージインターフェース
TWI614847B (zh) 可縮放之封裝體架構與相關聯技術及組態
TWI578450B (zh) 與封裝負載總成相關聯之技術及組配
TWI611642B (zh) 插座接頭技術與組態
EP3314649A1 (en) Integrated circuit structures with recessed conductive contacts for package on package
JP6130880B2 (ja) キャプダクタアセンブリに関連する技術及び構成
US20140138825A1 (en) Molded insulator in package assembly
WO2018063624A1 (en) A package with thermal coupling
TWI582927B (zh) 積體電路封裝技術及用於小形狀因數或穿戴式裝置之組態
US9788416B2 (en) Multilayer substrate for semiconductor packaging
CN210629626U (zh) 保护壳、摄像模组及电子设备
WO2017052852A1 (en) Package topside ball grid array for ultra low z-height

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180801

R150 Certificate of patent or registration of utility model

Ref document number: 6382348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250