CN106233457A - 用于集成电路组件的模塑复合壳体 - Google Patents

用于集成电路组件的模塑复合壳体 Download PDF

Info

Publication number
CN106233457A
CN106233457A CN201480078014.3A CN201480078014A CN106233457A CN 106233457 A CN106233457 A CN 106233457A CN 201480078014 A CN201480078014 A CN 201480078014A CN 106233457 A CN106233457 A CN 106233457A
Authority
CN
China
Prior art keywords
assembly
body part
lid structure
opening
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480078014.3A
Other languages
English (en)
Other versions
CN106233457B (zh
Inventor
P·J·格温
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106233457A publication Critical patent/CN106233457A/zh
Application granted granted Critical
Publication of CN106233457B publication Critical patent/CN106233457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01026—Iron [Fe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0615—Styrenic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0635—Acrylic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/065—ABS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/068—Polycarbonate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/069—Polyurethane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0695—Polyamide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0705—Sulfur containing polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H01L2924/16171—Material
    • H01L2924/16176—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1619—Cavity coating shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Casings For Electric Apparatus (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开内容的实施例针对用于集成电路(IC)组件的模塑复合壳体。在一个实施例中，用于集成电路(IC)组件的壳体可以包括具有本体部分和侧部部分的模塑盖结构，该侧部部分从本体部分延伸并且形成被配置为容纳IC组件的腔，其中，本体部分和侧部部分共享包括聚合物的连续内部材料并且共享包括金属的连续外部材料，连续内部材料具有形成在本体部分中的开口，以使得IC组件能够通过开口与连续外部材料热耦合。可以描述和/或请求保护其它实施例。

Description

用于集成电路组件的模塑复合壳体
技术领域
本公开内容的实施例总体上涉及集成电路的领域，并且更具体而言，涉及用于集成电路(IC)组件的模塑复合壳体。
背景技术
当前，用于电子组件(举例来说，例如固态驱动器(SSD))的壳体可以包括铸造金属结构。然而，铸造金属结构制造成本高，可具有相对较高的质量或较低的刚度，可能需要装饰性修整，和/或可能不允许诸如无螺丝设计之类的紧固特征的集成。
附图说明
通过以下具体描述结合附图，将容易地理解实施例。为了便于该描述，类似的附图标记指代类似的结构元件。在附图的图中通过举例的方式而不是通过限制的方式例示了实施例。
图1示意性地例示了根据一些实施例的用于集成电路(IC)组件的示例壳体的横截面侧视图。
图2示意性地例示了根据一些实施例的模塑盖结构的透视图。
图3示意性地例示了根据一些实施例的具有形成在内部部分中的多个开口的模塑盖结构的透视图。
图4示意性地例示了根据一些实施例的模塑盖结构的部分的横截面透视图。
图5示意性地例示了根据一些实施例的在根据第一技术的各个制造阶段期间的盖结构。
图6示意性地例示了根据一些实施例的在根据第二技术的各个制造阶段期间的盖结构。
图7示意性地例示了根据一些实施例的制造用于IC组件的壳体的方法的流程图。
图8示意性地例示了根据一些实施例的包括如本文中所描述的IC组件的壳体的计算设备。
具体实施方式
本公开内容的实施例描述了用于集成电路(IC)组件的模塑复合壳体。在以下描述中，将使用本领域技术人员通常采用的术语来描述例示性实施方式的各个方面，以将它们的工作的实质传达给本领域其它技术人员。然而，对于本领域技术人员将显而易见的是，在仅有所描述的方面中的一些方面的情况下，可以实施本公开内容的实施例。出于解释的目的，阐述了具体的数量、材料、和配置，以便提供对例示性实施方式的透彻理解。然而，对于本领域技术人员将显而易见的是，可以在没有该具体细节的情况下实施本公开内容的实施例。在其它实例中，省略或简化了公知的特征，以便不会使例示性实施方式难以理解。
在以下具体实施方式中，参考了形成本文的部分的附图，其中，类似的附图标记贯穿说明书指代类似部分，并且其中，通过例示实施例的方式进行了示出，在该例示实施例中可以实践本公开内容的主题。应当理解的是，可以在不脱离本公开内容的范围的情况下，可以利用其它实施例并且可以做出结构或逻辑改变。因此，以下具体实施方式并非在限制意义上给出，并且由所附权利要求及其等效形式来限定实施例的范围。
出于本公开内容的目的，短语“A和/或B”表示(A)、(B)、或(A和B)。出于本公开内容的目的，短语“A、B、和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B、和C)。
说明书可以使用基于视角的描述，例如顶部/底部、内部/外部、上方/下方、等等。这些描述仅仅用于便于讨论而并非旨在将本文中所描述的实施例的应用限制到任何特定方位。
说明书可以使用短语“在实施例中”、或者“在多个实施例中”，其均可以指代相同或不同实施例中的一个或多个实施例。此外，如关于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”、等等是同义词。
可以在本文中使用术语“与……耦合”及其派生词。“耦合”可以表示以下意义中的一个或多个。“耦合”可以表示两个或更多个元件处于直接的物理、热或电接触。然而，“耦合”还可以表示两个或更多个元件彼此间接接触，但依然彼此协作或相互作用，并且可以表示一个或多个其它元件在被称为彼此耦合的元件之间耦合或连接。
在各实施例中，短语“在第二特征上形成、沉积、或以其它方式设置第一特征”可以表示第一特征形成、沉积、或设置在第二特征上方，并且第一特征的至少部分可以与第二特征的至少部分直接接触(例如，直接物理接触和/或电接触)或间接接触(例如，在第一特征与第二特征之间具有一个或多个其它特征)。
如本文中所使用的，术语“模块”可以指代执行一个或多个软件或固件程序的专用集成电路(ASIC)、电子电路、片上系统(SoC)、处理器(共享、专用、或组)、和/或存储器(共享、专用、组)、组合逻辑电路、和/或提供所描述的功能的其它适当的部件，术语“模块”可以是它们中的部分或者可以包括它们。
图1示意性地例示了根据一些实施例的用于集成电路(IC)组件100的示例性壳体150的横截面侧视图。根据各实施例，壳体150包括盖部分152和基部部分154。盖部分152和基部部分154可以耦合在一起以容纳IC组件100。壳体150和IC组件100的部件可以未按比例绘制。
根据各实施例，盖部分152(例如，盖结构)可以包括模塑的、复合结构。例如，在一些实施例中，盖部分152可以包括由聚合物组成的内部部分152a以及由金属组成的外部部分152b。内部部分152a和外部部分152b可以被成形(例如，模塑)为提供本体部分152c和侧部部分152d。如可以看到的，本体部分152c可以延伸以覆盖IC组件100，并且侧部部分152d可以从本体部分152c延伸以形成容纳IC组件100的腔133。
内部部分152a和外部部分152b均可以是通过模塑工艺成型的连续材料结构。例如，内部部分152a可以包括包含聚合物的单个、连续材料结构，并且外部部分152b可以包括包含金属的单个、连续材料结构。本体部分152c和侧部部分152d可以共享内部部分152a和外部部分152b。就这点而言，本体部分152c和侧部部分152d可以共享聚合物的连续内部材料和金属的连续外部材料。
根据各实施例，连续的内部材料(例如，内部部分152a)可具有形成在本体部分152c中的开口130。IC组件100可以包括生热元件(例如，管芯102)，其通过开口130与连续的外部材料(例如，外部部分152b)热耦合，如可见的。尽管在图1的实施例中描绘了单个开口130，但在其它实施例中，可以穿过内部部分152a形成与开口130类似的多个开口，以允许IC组件的其它生热元件或其它功率耗散设备通过多个开口的相应开口与外部部分152b热耦合。IC组件100的生热元件可以包括各种各样的设备，例如包括一个或多个管芯(例如，管芯102)的电路。在一些实施例中，IC组件100可以使用热界面材料(举例来说，例如相变、导热脂、导电热塑性或热固性和/或粘合材料、粘合剂)来与外部部分152b的金属热耦合。外部部分152b可以由用作远离IC组件100的吸热器或热通路的金属组成。
在一些实施例中，内部部分152a可以由聚合物组成，举例来说，聚合物例如为ABS(丙烯腈-丁二烯-苯乙烯)、ABS+PC(ABS+聚碳酸酯)、乙缩醛(POM)、丙烯酸(PMMA)、LCP(液晶聚合物)、PA-尼龙6(聚酰胺)、PA-尼龙6/6(聚酰胺)、PA-尼龙11(聚酰胺)、PBT(聚对苯二甲酸丁二醇酯)、PC(聚碳酸酯)、PEI(聚醚酰亚胺)、PE(聚乙烯)、LDPE(低密度聚乙烯)、HDPE(高密度聚乙烯)、PET(聚对苯二甲酸乙二醇酯)、PP(聚丙烯)、PPA(聚邻苯二甲酰胺)、PPS(聚苯硫醚)、PS(聚苯乙烯)、HIPS(耐冲击聚苯乙烯)、PSU(聚砜)、PU(聚氨酯)、PVC(聚氯乙烯)、PVDF(聚偏二氟乙烯)、SAN(苯乙烯丙烯晴)、TPE(热塑性弹性体)或TPU(热塑性聚氨酯)。在一些实施例中，外部部分152b可以由金属组成举例来说，金属例如为铝(Al)、铁(Fe)、钛(Ti)、铜(Cu)、镍(Ni)、镁(Mg)、不锈钢、铬镍铁合金、或以合金形式的各种金属的适当组合。根据各实施例，金属可以被镀覆(例如，两种金属扩散接合在一起)或不被镀覆。在其它实施例中，内部部分152a和外部部分152b可以由其它适当的材料组成。在一些实施例中，底料材料(例如，图4中的底料材料152e)可以被设置在内部部分152a与外部部分152b之间，以促进内部部分152a与外部部分152b之间的粘合(adhesive)。结合图4来进一步描述底料材料的技术和配置。
壳体150还可以包括与盖部分152耦合的基部部分154(例如，基部结构)。在一些实施例中，基部部分154可以包括基本上平坦的结构，该结构被配置为与盖部分152的侧部部分152d耦合。当基部部分154与盖部分152耦合时，腔133可以提供空间以容纳IC组件100。在一些实施例中，基部部分154可以使用一个或多个紧固机构156(例如，扣接结构)来与盖部分152附接(例如，永久地或可移除地耦合)，该一个或多个紧固机构156可以整体地形成为模塑工艺的部分以提供无螺丝附接。基部部分154和盖部分152可以使用其它紧固机构(举例来说，例如在其它实施例中，通过超声波焊接所形成的接头)耦合在一起。在一些实施例中，壳体150可以气密地或者环境性密封，以提供对IC组件100的保护而免受环境因素或处理的影响。例如，在一些实施例中，盖部分152的聚合物部分可以与基部部分154的聚合物部分耦合。
在一些实施例中，IC组件100可以被设置在基部部分154与盖部分152之间。在一些实施例中，IC组件100可以使用任何适当的技术(例如，包括使用粘合剂)来与基部部分154耦合。IC组件可以表示各种各样适当的IC设备，例如在一个实施例中包括固态驱动器(SSD)的元件。在一些实施例中，壳体150和IC组件100可以表示固态驱动器。
在一些实施例中，IC组件100可以包括与封装衬底121电气耦合和/或物理耦合的一个或多个管芯(此后为“管芯102”)。管芯102可以表示使用半导体制造技术(例如，结合形成互补型金属-氧化物-半导体(CMOS)器件所使用的薄膜沉积、光刻、蚀刻、等等)由半导体材料(例如，硅)制成的分立产品。在一些实施例中，管芯102可以是处理器、存储器、SoC、或ASIC，可以包括这些元件或者是其部分。
在一些实施例中，底部填充材料108(有时被称为“包封剂”)可以被设置在管芯102与封装衬底121之间，以促进管芯102和封装衬底121的粘合和/或保护特征。底部填充材料108可以由电绝缘材料组成，并且可以包封管芯102和/或管芯级互连结构106的至少部分，如可以看到的。在一些实施例中，底部填充材料108与管芯级互连结构106直接接触。
根据各种适当的配置，管芯102可以附接到封装衬底122，包括例如在倒装芯片配置中与封装衬底121直接耦合，如所描绘的。在倒装芯片配置中，包括有源电路的管芯102的有源侧S1使用管芯级互连结构106(例如，也可以使管芯102与封装衬底121电耦合的凸块、柱、或其它适当的结构)附接到封装衬底121的表面。管芯102的有源侧S1可以包括晶体管器件，并且无源侧S2可以被设置为与有源侧S1相对，如可以看到的。
管芯102可以通常包括半导体衬底102a、一个或多个器件层(下文中“器件层102b”)、以及一个或多个互连层(下文中“互连层102c”)。半导体衬底102a可以实质上由体半导体材料(在一些实施例中，举例来说，例如硅)组成。器件层102b可以表示在该处诸如晶体管器件之类的有源器件形成在半导体衬底102a上的区域。器件层102b可以包括例如，诸如晶体管器件的沟道体和/或源极/漏极区之类的结构。互连层102c可以包括被配置为向器件层102b中的有源器件路由电信号或者从器件层102b中的有源器件路由电信号的互连结构。例如，互连层102c可以包括沟槽和/或过孔以提供电路由和/或电接触。
在一些实施例中，管芯级互连结构106可以被配置为在管芯102与其它电器件之间路由电信号。电信号可以包括例如输入/输出(I/O)信号和/或电源/地信号，这些信号结合管芯102的操作而被使用。
在一些实施例中，封装衬底121是基于环氧树脂的层叠衬底，其具有核和/或层积层，举例来说，例如Ajinomoto层积膜(ABF)衬底。在其它实施例中，封装衬底121可以是电路板，举例来说例如使用任何适当的PCB技术形成的印刷电路板(PCB)。例如，PCB可以包括例如由以下材料组成的电绝缘层：例如聚四氟乙烯、酚醛树脂棉纸材料(例如，阻燃剂4(FR-4)、FR-1、棉纸)、以及环氧树脂材料(例如，CEM-1或CEM-3)、或者使用环氧树脂预浸材料层叠在一起的编织玻璃材料。在其它实施例中，PCB可以由其它适当的材料组成。在其它实施例中，封装衬底121可以包括其它适当类型的衬底，包括例如，由玻璃、陶瓷、或半导体材料组成的衬底。
封装衬底121可以用作插入器以在管芯102与其它部件(举例来说，例如，无源器件(例如，无源器件104)或IC组件100外部的其它管芯或部件)之间路由电信号。封装衬底121可以包括被配置为向管芯102路由电信号或者从管芯102路由电信号的电路由特征。电路由特征可以包括例如被设置在封装衬底121的一个或多个表面上的焊盘或迹线(未示出)和/或内部路由特征(未示出)，举例来说该内部路由特征例如是沟槽、过孔、或用于路由电信号经过封装衬底121的其它互连结构。例如，在一些实施例中，封装衬底121可以包括被配置为接收管芯102的相应的管芯级互连结构106的电路由特征，例如焊盘(未示出)。
在其它实施例中，IC组件100可以包括各种各样的其它适当的配置，例如包括倒装芯片和/或引线接合配置、插入器、多芯片封装配置(包括系统级封装(system-in-package)(SiP)和/或层叠封装(PoP)配置)。在一些实施例中，可以使用用于在IC组件100的管芯102与其它部件之间路由电信号的其它适当的技术。
在一些实施例中，壳体150可具有矩形轮廓，如可以看到的。在一些实施例中，盖部分152和/或基部部分154可具有矩形轮廓(例如，当从顶视图或底视图看时)。在其它实施例中，壳体150可具有其它适当的轮廓形状。
图2示意性地示出了根据一些实施例的模塑盖结构200的透视图。模塑盖结构200可以表示图1中的盖部分152，并可以适合于结合图1中的盖部分152所描述的实施例。根据各实施例，模塑盖结构200可以包括内部部分152a和外部部分152b。开口130可以形成在内部部分152a中，以允许IC组件(例如，图1中的IC组件100)通过开口130与外部部分152b的热耦合。当IC组件被容纳在模塑盖结构内时，外部部分152b可以用作为用于IC组件的导热壳。
在一些实施例中，模塑盖结构200可以通过使用模塑工艺(举例来说，例如，注入模塑工艺)来形成。内部部分152a可以通过聚合物在外部部分152b的金属上的直接模塑来形成。在一些实施例中，聚合物和金属的组合可具有大于铸镁的组合刚度。在一些实施例中，外部部分152b可以包括多层金属。例如，外部部分152b可以包括主金属层(例如，铝)，并且镀覆层(例如，钛或不锈钢)可以形成在主金属层上(例如，通过扩散接合工艺)。在一些实施例中，外部部分152b的厚度可以在外部部分152b和内部部分152a的总组合厚度的大约5％与20％之间(例如，10％)。在其它实施例中，外部部分152b可具有其它适当的厚度。
根据各实施例，模塑盖结构200可以提供与当前的铸造金属壳体相比刚度较高和质量较低的壳体。模塑盖结构200还可以有助于通过开口130的热耗散。相对于金属铸造工艺来提供IC组件的壳体而言，通过模塑工艺来形成模塑盖结构200的金属-聚合物复合结构可以提供大量成本节约。此外，模塑盖结构200可以允许IC组件的部件插入通过模塑盖结构200形成的壳体的壁中(例如，图1中的壳体150中的开口130)，这可以使壳体的厚度(例如，图1中的厚度T)相对于铸造金属壳体而言减小～0.5毫米或更多，从而提供具有减小的Z高度的壳体。
另外，相对于铸造金属壳体，模塑盖结构200可以不需要之后的装饰性修整，并且允许(如果期望的话)外部部分152b的阳极化(例如，在模塑之后)。模塑盖结构200可以为仅由聚合物形成的壳体提供良好的热解决方案。模塑工艺可以允许增加的内部模塑特征能力，举例来说，例如，诸如紧固机构(例如，图1中的一个或多个紧固机构156)(包括例如，无螺丝机构)之类的特征的集成。可以针对各种机械、装饰和/或成本考虑来选择外部部分152b的金属，举例来说，例如，铝、钛、镀覆物、等等。此外，相对于诸如具有机器加工的二次特征和二次装饰性修整的机器加工或铸造底盘(chassis)之类的壳体，模塑盖结构200可以提供具有较高的拍频速率(beat rate)(例如，周期)的壳体。
图3示意性地示出了根据一些实施例的具有形成在内部部分152a中的多个开口130a、130b的模塑盖结构300的透视图。模塑盖结构300可以适合于结合图2中的模塑盖结构200所描述的实施例。在一些实施例中，多个开口130a、130b可以被形成为穿过内部部分152a，以允许IC组件(例如，图1中的IC组件100)的其它生热元件通过多个开口130a、130b的相应开口与外部部分152b热耦合。在其它实施例中，开口130a、130b可以具有除了所描绘的形状以外的其它适当的形状。
图4示意性地示出了根据一些实施例的模塑盖结构(图2或图3中的模塑盖结构200或300)的部分400的横截面透视图。根据各实施例，底料材料152e可以被设置在模塑盖结构的内部部分152a与外部部分152b之间。
在一些实施例中，底料材料152e可以包括聚合物底料系统，举例来说，例如环氧树脂。在一些实施例中，聚合物底料系统可以包括其它适当的热固性材料和/或热塑性塑料，它们可具有与内部部分152a的聚合物不同的材料组分。在其它实施例中，底料材料152e可以包括纳米结构的金属氧化物，举例来说，例如包括多孔氧化铝的氧化铝。内部部分152a的聚合物可以填充纳米结构的氧化物中的孔，以增强粘合。在其它实施例中，底料材料152e可以包括其它适当的材料。
图5示意性地示出了根据一些实施例在根据第一技术的各制造阶段期间的盖结构(例如，图2或图3中的模塑盖结构200或300)。在500a处，描绘了在使金属成形为盖结构的形状之后包括有金属的外部部分152b。外部部分152b可以例如通过对金属箔冲压并使其形成为期望形状来成形。
在500b处，描绘了在将成形的金属放置在模具590中之后的外部部分152b。模具590可以夹紧以在注入模塑工艺期间使外部部分152b保持在适当位置。在一些实施例中，夹紧机构可以被配置为允许金属在聚合物的沉积期间滑动以限制金属上的应力。
在500c处，描绘了在使用注入模塑工艺在外部部分152b上沉积内部部分152a的聚合物之后的外部部分152b。在一些实施例中，可以通过在注入模塑工艺期间、在期望的相应一个或多个开口的区域中抵靠外部部分152b夹紧一个或多个模塑块来在内部部分152a中形成一个或多个开口(例如，图2中的开口130)。
在一些实施例中，在外部部分152b上沉积内部部分152的聚合物之前，可以在外部部分152b的表面上沉积底料材料(未示出)，以促进聚合物与外部部分152b的金属的粘合。
在500d处，描绘了在从模具590中移除盖结构之后的盖结构。在一些实施例中，在从模具590中移除盖结构之后，盖结构可以被去毛边、清洗和/或阳极化。
图6示意性地示出了根据一些实施例的在根据第二技术的各制造阶段期间的盖结构(例如，图2或图3中的模塑盖结构200或300)。在600a处，描绘了在将金属膜放置在模具590中之后包括有金属的外部结构152b。在一些实施例中，金属膜可以不以盖结构的形式来成形。例如，在一些实施例中，金属膜可以是基本上平坦的或者是某种其它形状。
在600b处，描绘了在使金属成形以提供盖结构的形式的外部部分152b并同时使用注入模塑工艺在金属上沉积聚合物以提供内部部分152a之后的外部部分152b。例如，金属膜可以被夹紧在模具中，并且可以在高压下注入聚合物，这可以使得金属的形状被模塑成模具590的预先存在的形状，如可以看到的。
在一些实施例中，可以通过在注入模塑工艺期间、在期望的相应一个或多个开口的区域中抵靠外部部分152b夹紧一个或多个浮置模具块，来在内部部分152a中形成一个或多个开口(例如，图2中的开口130)。浮置模具块可以跟随金属膜从600a处的初始位置到600b处的成形位置。
在一些实施例中，在外部部分152b上沉积内部部分152a的聚合物之前，可以在外部部分152b的表面上沉积底料材料(未示出)，以促进聚合物与外部部分152b的金属的粘合。
在600c处，描绘了在从模具590中移除盖结构之后的盖结构。
图7示意性地示出了根据一些实施例制造用于IC组件(例如，图1的IC组件100)的壳体(例如，图1的壳体150)的方法700的流程图。方法700可以适合于结合图1-6所描述的技术，反之亦然。
在702处，方法700可以包括：使用模塑工艺来形成复合盖结构(例如，图2或图3的模塑盖结构200)。根据各个实施例，可以根据结合图5或图6所描述的技术来形成复合盖结构。例如，形成复合盖结构可以包括：使金属成形以提供复合盖结构的侧部部分(例如，图1的侧部部分152d)和本体部分(例如，图1的本体部分152c)的外部(例如，图5的外部部分152b)；以及在金属上沉积聚合物以提供本体部分和侧部部分的内部(例如，图5的内部部分152a)。
在一些实施例中，使金属成形和沉积聚合物可以在注入模塑工艺期间同时执行。例如，沉积聚合物可以使金属成形以提供本体部分和侧部部分的外部(例如，如结合图6所描述的)。
形成复合盖结构还可以包括：在本体部分中形成一个或多个开口(例如，图3的开口130a、130b)，以使得IC组件可以通过开口与外部部分热耦合。例如，可以使用模塑插入块来形成一个或多个开口，以便当在金属上沉积聚合物时防止聚合物在将要形成一个或多个开口的区域中被沉积在金属上。
在一些实施例中，形成复合盖结构还可以包括：在沉积聚合物之前在金属上提供底料材料(例如，图4的底料材料152e)，以促进聚合物与金属之间的粘合。在一些实施例中，形成复合盖结构还可以包括：形成紧固机构(例如，图1的一个或多个紧固机构156)的元件，其被配置为与基部结构上的紧固机构的相应元件耦合或配合。
在704处，方法700可以包括提供基部结构(例如，图1的基部部分154。在一些实施例中，提供基部结构可以包括：根据任何适当的技术来形成基部结构。基部结构可以包括例如被配置为与用于容纳IC组件的复合盖结构耦合的任何适当的材料结构。在一些实施例中，基部结构可以包括被配置为与复合盖结构上的紧固机构的相应元件耦合或配合的紧固机构(例如，图1的一个或多个紧固机构156)的元件。
在706处，方法700可以包括：将IC组件与基部结构耦合。可以使用任何适当的技术将IC组件与基部结构耦合，例如包括粘合剂、机械紧固件，或者以其它方式将IC组件相对于基部结构放置，以使得当复合盖结构和基部结构耦合在一起时，IC组件被容纳在复合盖结构与基部结构之间的腔(例如，图1的腔133)内。
在708处，方法700可以包括：将基部结构与复合盖结构耦合。可以使用任何适当的技术将基部结构与复合盖结构耦合，例如包括使用集成的紧固机构，其中该集成的紧固机构可以作为702处的模塑工艺的一部分而形成。在一些实施例中，将基部结构与复合盖结构耦合可以包括：使用扣接紧固件(snap fastener)将基部结构与盖结构永久地附着(affix)。
在一些实施例中，基部结构与盖结构耦合，以使得IC组件通过形成在内部部分中的一个或多个开口与外部部分热耦合。例如，IC组件可以使用热粘合或任何其它适当的技术与外部部分热耦合。以最有助于理解所要求保护的主题的方式将各个操作描述成依次的多个分立操作。然而，描述的顺序不应当被解释为暗示这些操作必需依赖于顺序。例如，在一些实施例中，704和706处的动作可以在结合702所描述的动作之前、之后或与其同时执行。方法700可以包括其它适当的顺序的变型。
可以在使用任何适当硬件和/或软件的按需配置的系统中实现本公开内容的实施例。图8示意性地示出了根据一些实施例的包括如本文所描述的用于IC组件(例如，图1的IC组件100)的壳体(例如，图1的壳体150)的计算设备800。计算设备800可以容纳板，例如母板802(例如，在壳体808中)。母板802可以包括多个部件，包括但不限于，处理器804和至少一个通信芯片806。处理器804可以物理地耦合并电耦合到母板802。在一些实施方式中，至少一个通信芯片806也可以物理地耦合并电耦合到母板802。在其它实施方式中，通信芯片806可以是处理器804的部分。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换为可以被储存在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
取决于计算设备800的应用，计算设备800可以包括其它部件，这些其它部件可能或者可能没有物理地耦合并电耦合到母板802。这些其它部件可以包括，但不限于，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、指南针、Geiger计数器、加速计、陀螺仪、扬声器、照相机、以及大容量储存设备(例如，硬盘驱动器、压缩盘(CD)、数字多功能光盘(DVD)等等)。
通信芯片806可以实现往来于计算设备800进行数据的传送的无线通信。术语“无线”及其派生词可以用于描述可以通过使用穿过非固态介质的调制电磁辐射来传送数据的电路、设备、系统、方法、技术、通信信道等等。该术语并非暗示相关联的设备不包含任何线，尽管在一些实施例中相关联的设备可能不包含任何线。通信芯片806可以实现多个无线标准或协议中的任何无线标准或协议，包括，但不限于，包含Wi-Fi(IEEE 802.11族)、IEEE802.16标准(例如，IEEE 802.16-2005修正)的电气与电子工程师协会(IEEE)标准、长期演进(LTE)计划以及任何修正、更新和/或修改(例如，先进的LTE计划、超移动宽带(UMB)计划(还被称为“3GPP2”)等等)。兼容IEEE 802.16的宽带无线接入(BWA)网络通常被称为WiMAX网络(Worldwide Interoperability for Microwave Access(微波接入全球互通)的首字母缩略词)，WiMAX网络是用于通过针对IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片806可以根据以下来操作：全球移动通信系统(GSM)、通用分组无线服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进型HSPA(E-HSPA)或LTE网络。通信芯片806可以根据以下来操作：增强型数据GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)或者演进型UTRAN(E-UTRAN)。通信芯片806可以根据以下进行操作：码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物，以及指定为3G、4G、5G及以上的任何其它的无线协议。在其它实施例中，通信芯片806可以根据其它无线协议来进行操作。
计算设备800可以包括多个通信芯片806。例如，第一通信芯片806可以专用于较短距离的无线通信(例如，Wi-Fi和蓝牙)，并且第二通信芯片806可以专用于较长距离的无线通信(例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等等)。
在一些实施例中，诸如计算设备的闪存或DRAM之类的存储器可以是被容纳在如本文所描述的壳体(例如，图1的壳体150)中的IC组件的部件。在其它实施例中，计算设备的其它生热器件(例如，处理器804、通信芯片806)可以是被容纳在如本文所描述的壳体(例如，图1的壳体150)中的IC组件的部件。
在各个实施方式中，计算设备800可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板设备、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器、或者数字视频记录器。在一些实施例中，计算设备800可以是移动计算设备。在其它实施方式中，计算设备800可以是处理数据的任何其它电子设备。
示例
根据各个实施方式，本公开内容描述了一种用于集成电路(IC)组件的壳体。所述壳体的示例1包括模塑盖结构，所述模塑盖结构具有本体部分和侧部部分，所述侧部部分从所述本体部分延伸并且形成被配置为容纳所述IC组件的腔，其中，所述本体部分和所述侧部部分共享包括聚合物的连续内部材料并且共享包括金属的连续外部材料，所述连续内部材料具有形成在所述本体部分中的开口，以使得所述IC组件能够通过所述开口与所述连续外部材料热耦合。示例2可以包括示例1所述的壳体，其中，所述IC组件包括固态驱动器(SSD)的生热元件。示例3可以包括示例1所述的壳体，其中，所述开口是形成在所述本体部分中的多个开口中的一个开口，以使得所述IC组件能够通过所述多个开口与所述连续外部材料热耦合。示例4可以包括示例1所述的壳体，其中，所述聚合物选自由以下各项构成的组：ABS(丙烯腈-丁二烯-苯乙烯)、ABS+PC(ABS+聚碳酸酯)、缩醛(POM)、丙烯酸(PMMA)、LCP(液晶聚合物)、PA-尼龙6(聚酰胺)、PA-尼龙6/6(聚酰胺)、PA-尼龙11(聚酰胺)、PBT(聚对苯二甲酸丁二醇酯)、PC(聚碳酸酯)、PEI(聚醚酰亚胺)、PE(聚乙烯)、LDPE(低密度聚乙烯)、HDPE(高密度聚乙烯)、PET(聚对苯二甲酸乙二醇酯)、PP(聚丙烯)、PPA(聚邻苯二甲酰胺)、PPS(聚苯硫醚)、PS(聚苯乙烯)、HIPS(高抗冲聚苯乙烯)、PSU(聚砜)、PU(聚氨酯)、PVC(聚氯乙烯)、PVDF(聚偏二氟乙烯)、SAN(苯乙烯丙烯腈)、TPE(热塑性弹性体)和TPU(热塑性聚氨酯)。示例5可以包括示例1所述的壳体，其中，所述金属选自由以下各项构成的组：铝(Al)、铁(Fe)、钛(Ti)、铜(Cu)、镍(Ni)、镁(Mg)、不锈钢和铬镍铁合金。示例6可以包括示例1-5中任一项所述的壳体，还包括底料材料，所述底料材料被设置在所述连续内部材料与所述连续外部材料之间，以促进所述连续内部材料与所述连续外部材料之间的粘合。示例7可以包括示例6所述的壳体，其中，所述底料材料包括聚合物或纳米结构的金属氧化物。示例8可以包括示例1-5中任一项所述的壳体，还包括基部结构，所述基部结构被配置为与所述模塑盖结构耦合，以使得当所述基部结构与所述模塑盖结构耦合时，所述腔被设置在所述基部结构与所述模塑盖结构之间。示例9可以包括示例1-5中任一项所述的壳体，其中，所述模塑盖结构具有矩形轮廓。
根据各个实施例，本公开内容描述了一种制造用于集成电路(IC)组件的壳体的方法。所述方法的示例10可以包括：使用模塑工艺来形成盖结构，所述盖结构具有本体部分和侧部部分，所述侧部部分从所述本体部分延伸并且形成被配置为容纳所述IC组件的腔，其中，所述本体部分和所述侧部部分共享包括聚合物的连续内部材料并且共享包括金属的连续外部材料，其中，形成所述盖结构包括：在所述本体部分中形成开口，以使得所述IC组件能够通过所述开口与所述连续外部材料热耦合。示例11可以包括示例10所述的方法，其中，形成所述盖结构包括：使所述金属成形，以提供所述本体部分和所述侧部部分的外部；以及使用所述模塑工艺在所述金属上沉积所述聚合物，以提供所述本体部分和所述侧部部分的内部，其中，所述模塑工艺是注入模塑工艺。示例12可以包括示例11所述的方法，其中，使所述金属成形和沉积所述聚合物在所述注入模塑工艺期间同时被执行。示例13可以包括示例12所述的方法，其中，沉积所述聚合物使得所述金属成形，以提供所述本体部分和所述侧部部分的外部。示例14可以包括示例11所述的方法，其中，在所述本体部分中形成所述开口包括：使用模塑插入块，以便当在所述金属上沉积所述聚合物时防止所述聚合物在将要形成所述开口的区域中被沉积在所述金属上。示例15可以包括示例11所述的方法，其中，形成所述盖结构还包括：在沉积所述聚合物之前在所述金属上提供底料材料，以促进所述聚合物与所述金属之间的粘合。示例16可以包括示例10-15中任一项所述的方法，还包括：提供基部结构；使所述IC组件与所述基部结构耦合；以及使所述基部结构与所述盖结构耦合，以使得所述IC组件通过所述开口与所述连续外部材料热耦合。示例17可以包括示例16所述的方法，其中，使所述基部结构与所述盖结构耦合包括：使用扣接紧固件将所述基部结构与所述盖结构永久地固定。
根据各个实施例，本公开内容描述了一种固态驱动器(SSD)。所述SSD的示例18可以包括：模塑盖结构，所述模塑盖结构具有本体部分和侧部部分，所述侧部部分从所述本体部分延伸并且形成被配置为容纳集成电路(IC)组件的腔，其中，所述本体部分和所述侧部部分共享包括聚合物的连续内部材料并且共享包括金属的连续外部材料，所述连续内部材料具有形成在所述本体部分中的开口；基部结构，所述基部结构与所述模塑盖结构耦合，以使得所述腔被设置在所述基部结构与所述模塑盖结构之间；以及IC组件，所述IC组件被设置在所述基部结构与所述模塑盖结构之间，其中，所述IC组件通过所述开口与所述模塑盖结构的所述连续外部材料热耦合。示例19可以包括示例18所述的SSD，其中，所述开口是形成在所述本体部分中的多个开口中的一个开口；并且所述IC组件通过所述多个开口与所述连续外部材料热耦合。示例20可以包括示例18-19中任一项所述的SSD，还包括底料材料，所述底料材料被设置在所述连续内部材料与所述连续外部材料之间，以促进所述连续内部材料与所述连续外部材料之间的粘合。
各个实施例可以包括上述实施例的任意适当的组合，上述实施例包括以上以结合的形式(和)描述的实施例的替代(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括其上存储有指令的一个或多个制品(例如，非暂时性计算机可读介质)，当该指令被执行时引起上面描述的实施例中的任何实施例的动作。此外，一些实施例可以包括具有用于实现上面描述的实施例的各个操作的任何适当单元的装置或者系统。
所示出的实施方式的以上描述(包括在摘要中所描述的内容)并非旨在是详尽的或将本公开内容的实施例限制于所公开的精确形式。虽然本文出于说明性的目的描述了特定的实施方式和示例，但如本领域技术人员将认识到的，在本公开内容的范围内各种等效修改是可能的。
根据上面的详细描述，可以对本公开内容的实施例作出这些修改。在所附权利要求中使用的术语不应当被解释为将本公开内容的各个实施例限制于说明书和权利要求中所公开的特定实施方式。相反，完全由所附权利要求来确定保护范围，其中根据已确立的权利要求的解释原则来解释权利要求。

Claims (20)

1.一种用于集成电路(IC)组件的壳体，所述壳体包括：
模塑盖结构，所述模塑盖结构具有
本体部分，以及
侧部部分，所述侧部部分从所述本体部分延伸并且形成被配置为容纳所述IC组件的腔，其中，所述本体部分和所述侧部部分共享包括聚合物的连续内部材料并且共享包括金属的连续外部材料，所述连续内部材料具有形成在所述本体部分中的开口，以使得所述IC组件能够通过所述开口与所述连续外部材料热耦合。
2.根据权利要求1所述的壳体，其中，所述IC组件包括固态驱动器(SSD)的生热元件。
3.根据权利要求1所述的壳体，其中，所述开口是形成在所述本体部分中的多个开口中的一个开口，以使得所述IC组件能够通过所述多个开口与所述连续外部材料热耦合。
4.根据权利要求1所述的壳体，其中，所述聚合物选自由以下各项构成的组：ABS(丙烯腈-丁二烯-苯乙烯)、ABS+PC(ABS+聚碳酸酯)、缩醛(POM)、丙烯酸(PMMA)、LCP(液晶聚合物)、PA-尼龙6(聚酰胺)、PA-尼龙6/6(聚酰胺)、PA-尼龙11(聚酰胺)、PBT(聚对苯二甲酸丁二醇酯)、PC(聚碳酸酯)、PEI(聚醚酰亚胺)、PE(聚乙烯)、LDPE(低密度聚乙烯)、HDPE(高密度聚乙烯)、PET(聚对苯二甲酸乙二醇酯)、PP(聚丙烯)、PPA(聚邻苯二甲酰胺)、PPS(聚苯硫醚)、PS(聚苯乙烯)、HIPS(高抗冲聚苯乙烯)、PSU(聚砜)、PU(聚氨酯)、PVC(聚氯乙烯)、PVDF(聚偏二氟乙烯)、SAN(苯乙烯丙烯腈)、TPE(热塑性弹性体)和TPU(热塑性聚氨酯)。
5.根据权利要求1所述的壳体，其中，所述金属选自由以下各项构成的组：铝(Al)、铁(Fe)、钛(Ti)、铜(Cu)、镍(Ni)、镁(Mg)、不锈钢和铬镍铁合金。
6.根据权利要求1-5中任一项所述的壳体，还包括：
底料材料，所述底料材料被设置在所述连续内部材料与所述连续外部材料之间，以促进所述连续内部材料与所述连续外部材料之间的粘合。
7.根据权利要求6所述的壳体，其中，所述底料材料包括聚合物或纳米结构的金属氧化物。
8.根据权利要求1-5中任一项所述的壳体，还包括：
基部结构，所述基部结构被配置为与所述模塑盖结构耦合，以使得当所述基部结构与所述模塑盖结构耦合时，所述腔被设置在所述基部结构与所述模塑盖结构之间。
9.根据权利要求1-5中任一项所述的壳体，其中，所述模塑盖结构具有矩形轮廓。
10.一种制造用于集成电路(IC)组件的壳体的方法，所述方法包括：
使用模塑工艺来形成盖结构，所述盖结构具有本体部分和侧部部分，所述侧部部分从所述本体部分延伸并且形成被配置为容纳所述IC组件的腔，其中，所述本体部分和所述侧部部分共享包括聚合物的连续内部材料并且共享包括金属的连续外部材料；
其中，形成所述盖结构包括：在所述本体部分中形成开口，以使得所述IC组件能够通过所述开口与所述连续外部材料热耦合。
11.根据权利要求10所述的方法，其中，形成所述盖结构包括：
使所述金属成形，以提供所述本体部分和所述侧部部分的外部；以及使用所述模塑工艺在所述金属上沉积所述聚合物，以提供所述本体部分和所述侧部部分的内部，其中，所述模塑工艺是注入模塑工艺。
12.根据权利要求11所述的方法，其中，使所述金属成形和沉积所述聚合物在所述注入模塑工艺期间同时被执行。
13.根据权利要求12所述的方法，其中，沉积所述聚合物使得所述金属成形，以提供所述本体部分和所述侧部的外部。
14.根据权利要求11所述的方法，其中，在所述本体部分中形成所述开口包括：使用模塑插入块，以便当在所述金属上沉积所述聚合物时防止所述聚合物在将要形成所述开口的区域中被沉积在所述金属上。
15.根据权利要求11所述的方法，其中，形成所述盖结构还包括：
在沉积所述聚合物之前在所述金属上提供底料材料，以促进所述聚合物与所述金属之间的粘合。
16.根据权利要求10-15中任一项所述的方法，还包括：
提供基部结构；
使所述IC组件与所述基部结构耦合；以及
使所述基部结构与所述盖结构耦合，以使得所述IC组件通过所述开口与所述连续外部材料热耦合。
17.根据权利要求16所述的方法，其中，使所述基部结构与所述盖结构耦合包括：使用扣接紧固件将所述基部结构与所述盖结构永久地附着。
18.一种固态驱动器(SSD)，包括：
模塑盖结构，所述模塑盖结构具有
本体部分，以及
侧部部分，所述侧部部分从所述本体部分延伸并且形成被配置为容纳集成电路(IC)组件的腔，其中，所述本体部分和所述侧部部分共享包括聚合物的连续内部材料并且共享包括金属的连续外部材料，
所述连续内部材料具有形成在所述本体部分中的开口；
基部结构，所述基部结构与所述模塑盖结构耦合，以使得所述腔被设置在所述基部结构与所述模塑盖结构之间；以及
IC组件，所述IC组件被设置在所述基部结构与所述模塑盖结构之间，其中，所述IC组件通过所述开口与所述模塑盖结构的所述连续外部材料热耦合。
19.根据权利要求18所述的SSD，其中：
所述开口是形成在所述本体部分中的多个开口中的一个开口；并且
所述IC组件通过所述多个开口与所述连续外部材料热耦合。
20.根据权利要求18-19中任一项所述的SSD，还包括：
底料材料，所述底料材料被设置在所述连续内部材料与所述连续外部材料之间，以促进所述连续内部材料与所述连续外部材料之间的粘合。
CN201480078014.3A 2014-05-15 2014-05-15 用于集成电路组件的模塑复合壳体 Active CN106233457B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/038273 WO2015174993A1 (en) 2014-05-15 2014-05-15 Molded composite enclosure for integrated circuit assembly

Publications (2)

Publication Number Publication Date
CN106233457A true CN106233457A (zh) 2016-12-14
CN106233457B CN106233457B (zh) 2019-09-27

Family

ID=54480363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480078014.3A Active CN106233457B (zh) 2014-05-15 2014-05-15 用于集成电路组件的模塑复合壳体

Country Status (8)

Country Link
US (2) US9607914B2 (zh)
EP (1) EP3143643B1 (zh)
JP (1) JP6382348B2 (zh)
KR (1) KR101978027B1 (zh)
CN (1) CN106233457B (zh)
SG (1) SG11201608277YA (zh)
TW (1) TWI571976B (zh)
WO (1) WO2015174993A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256814A (zh) * 2017-06-11 2017-10-17 武城县光明电力工程有限公司 一种组合式联动开关
CN112582352A (zh) * 2020-12-22 2021-03-30 江西龙芯微科技有限公司 一种集成电路封装外壳
TWI730879B (zh) * 2019-08-28 2021-06-11 台灣積體電路製造股份有限公司 封裝結構及其製作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202016007614U1 (de) 2015-12-23 2018-03-13 Apple Inc. Gehäuse mit metallischer Innenflächenschicht
US10447834B2 (en) 2016-09-21 2019-10-15 Apple Inc. Electronic device having a composite structure
US11202396B2 (en) * 2017-05-19 2021-12-14 Rolls-Royce Corporation Additive manufacturing of engine control component
KR102385570B1 (ko) 2018-03-09 2022-04-12 삼성전자주식회사 솔리드 스테이트 드라이브 케이스 및 이를 이용한 솔리드 스테이트 드라이브 장치
US11289401B2 (en) * 2019-05-15 2022-03-29 Powertech Technology Inc. Semiconductor package
EP3923687B1 (en) 2020-06-09 2024-04-03 Samsung Electronics Co., Ltd. Memory device and electronic device including the same
USD988318S1 (en) 2020-09-10 2023-06-06 Samsung Electronics Co., Ltd. Solid state drive memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114664A (ja) * 1991-05-31 1993-05-07 Toshiba Chem Corp 電子機器筐体の製造方法
JPH08263172A (ja) * 1995-03-28 1996-10-11 Toshiba Corp 電子機器筐体構造及び電子機器筐体の製造方法
JPH09307013A (ja) * 1996-05-10 1997-11-28 Mitsui High Tec Inc 半導体集積回路装置およびその製造方法
CN102934225A (zh) * 2011-02-15 2013-02-13 松下电器产业株式会社 半导体装置及其制造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102262A (ja) * 1991-10-03 1993-04-23 Hitachi Ltd 半導体装置及びそれを実装した実装装置
KR100327926B1 (ko) * 1993-03-24 2002-06-20 블레이어 에프.모리슨 집적회로패키징
US5550403A (en) * 1994-06-02 1996-08-27 Lsi Logic Corporation Improved laminate package for an integrated circuit and integrated circuit having such a package
US6703560B2 (en) * 1998-09-15 2004-03-09 International Business Machines Corporation Stress resistant land grid array (LGA) module and method of forming the same
US6275381B1 (en) * 1998-12-10 2001-08-14 International Business Machines Corporation Thermal paste preforms as a heat transfer media between a chip and a heat sink and method thereof
JP3982941B2 (ja) * 1999-04-12 2007-09-26 富士通株式会社 記憶装置
US6585925B2 (en) 2000-12-27 2003-07-01 Intel Corporation Process for forming molded heat dissipation devices
US20040238947A1 (en) * 2003-05-28 2004-12-02 Intel Corporation Package and method for attaching an integrated heat spreader
JP4133597B2 (ja) * 2003-06-02 2008-08-13 池田電機株式会社 配線ブロックの収納構造及び配線ブロックの収納方法
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
WO2005024940A1 (ja) * 2003-08-28 2005-03-17 Fujitsu Limited パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
WO2005055317A1 (ja) * 2003-12-05 2005-06-16 Matsushita Electric Industrial Co., Ltd. パッケージされた電子素子、及び電子素子パッケージの製造方法
US7439618B2 (en) * 2005-03-25 2008-10-21 Intel Corporation Integrated circuit thermal management method and apparatus
JP2007299961A (ja) * 2006-04-28 2007-11-15 Sharp Corp 半導体装置、および半導体装置の製造方法
US7989947B2 (en) * 2007-03-06 2011-08-02 Panasonic Corporation Semiconductor device and method of manufacturing the same
US7851906B2 (en) * 2007-03-26 2010-12-14 Endicott Interconnect Technologies, Inc. Flexible circuit electronic package with standoffs
JP2010010599A (ja) * 2008-06-30 2010-01-14 Fuji Polymer Industries Co Ltd 熱拡散シート
JP2010108879A (ja) * 2008-10-31 2010-05-13 Toshiba Lighting & Technology Corp 電気機器及び照明器具
US8018072B1 (en) * 2008-12-23 2011-09-13 Amkor Technology, Inc. Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
KR20100101958A (ko) * 2009-03-10 2010-09-20 삼성전자주식회사 슈퍼 커패시터를 포함하는 고체 상태 구동기
JP2010225762A (ja) * 2009-03-23 2010-10-07 Toshiba Lighting & Technology Corp 配線基板収容装置および照明器具
JP2011134138A (ja) * 2009-12-24 2011-07-07 Toshiba Corp 半導体記憶装置
US8969132B2 (en) * 2010-09-20 2015-03-03 Nuvotronics, Llc Device package and methods for the fabrication thereof
US8310040B2 (en) * 2010-12-08 2012-11-13 General Electric Company Semiconductor device package having high breakdown voltage and low parasitic inductance and method of manufacturing thereof
DE102010054782A1 (de) * 2010-12-16 2012-06-21 Epcos Ag Gehäustes elektrisches Bauelement
US8637985B2 (en) * 2011-02-16 2014-01-28 ISC8 Inc. Anti-tamper wrapper interconnect method and a device
JP2013069748A (ja) * 2011-09-21 2013-04-18 Toshiba Corp ベースプレートおよび半導体装置
US8643169B2 (en) * 2011-11-09 2014-02-04 Freescale Semiconductor, Inc. Semiconductor sensor device with over-molded lid
CN104220954B (zh) 2012-05-17 2018-07-17 英特尔公司 用于装置制造的薄膜插入模制
KR20140004864A (ko) * 2012-07-03 2014-01-14 주식회사 휘닉스소재 에스에스디용 방열케이스
US20140036435A1 (en) * 2012-08-03 2014-02-06 Mosaid Technologies Incorporated Storage system having a heatsink
US9159643B2 (en) * 2012-09-14 2015-10-13 Freescale Semiconductor, Inc. Matrix lid heatspreader for flip chip package
TWM468135U (zh) 2013-07-22 2013-12-11 Akasa Asia Corp 用於小型機板的無風扇機殼
US9379074B2 (en) * 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9269700B2 (en) * 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114664A (ja) * 1991-05-31 1993-05-07 Toshiba Chem Corp 電子機器筐体の製造方法
JPH08263172A (ja) * 1995-03-28 1996-10-11 Toshiba Corp 電子機器筐体構造及び電子機器筐体の製造方法
JPH09307013A (ja) * 1996-05-10 1997-11-28 Mitsui High Tec Inc 半導体集積回路装置およびその製造方法
CN102934225A (zh) * 2011-02-15 2013-02-13 松下电器产业株式会社 半导体装置及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256814A (zh) * 2017-06-11 2017-10-17 武城县光明电力工程有限公司 一种组合式联动开关
TWI730879B (zh) * 2019-08-28 2021-06-11 台灣積體電路製造股份有限公司 封裝結構及其製作方法
US11456287B2 (en) 2019-08-28 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
CN112582352A (zh) * 2020-12-22 2021-03-30 江西龙芯微科技有限公司 一种集成电路封装外壳
CN112582352B (zh) * 2020-12-22 2022-08-30 江西龙芯微科技有限公司 一种集成电路封装外壳

Also Published As

Publication number Publication date
TW201543620A (zh) 2015-11-16
TWI571976B (zh) 2017-02-21
CN106233457B (zh) 2019-09-27
EP3143643B1 (en) 2022-06-01
US20170170085A1 (en) 2017-06-15
WO2015174993A1 (en) 2015-11-19
US20160268178A1 (en) 2016-09-15
EP3143643A4 (en) 2017-12-27
EP3143643A1 (en) 2017-03-22
JP2017516309A (ja) 2017-06-15
US10056308B2 (en) 2018-08-21
KR20160135286A (ko) 2016-11-25
SG11201608277YA (en) 2016-10-28
US9607914B2 (en) 2017-03-28
KR101978027B1 (ko) 2019-05-13
JP6382348B2 (ja) 2018-08-29

Similar Documents

Publication Publication Date Title
CN106233457A (zh) 用于集成电路组件的模塑复合壳体
TWI657557B (zh) 具有打線結合的多晶粒堆疊的積體電路封裝
CN103187322B (zh) 充分成型的扇出
CN106463466B (zh) 具有集成天线的多层封装件
CN104733436B (zh) 具有嵌入式桥的集成电路封装
CN105917465B (zh) 可缩放封装架构及相关技术和配置
EP3021559A1 (en) Housing, electronic device using same, and method for making same
JP2015056563A (ja) 半導体装置およびその製造方法
CN104253116A (zh) 用于嵌入式管芯的封装组件及相关联的技术和配置
JP2016541128A (ja) ウェアラブルデバイスのためのフレキシブル・システム・イン・パッケージ・ソリューション
SG158823A1 (en) Packaging structural member
TWI611642B (zh) 插座接頭技術與組態
JP2012044654A (ja) 電子装置用ケース体及びその製作方法
TWI703692B (zh) 多晶粒封裝技術
CN110024116A (zh) 堆叠管芯腔封装
TWI582927B (zh) 積體電路封裝技術及用於小形狀因數或穿戴式裝置之組態
CN106133905B (zh) 集成电路封装衬底
TW201345363A (zh) 電子裝置殼體
JPWO2013073541A1 (ja) 電子モジュールおよび電子モジュールの製造方法
JPWO2013073542A1 (ja) 電子モジュールおよび電子モジュールの製造方法
CN110419122B (zh) 用于制造电池组的下壳体的方法
US20160043057A1 (en) Semiconductor packages including gap in interconnection terminals and methods of manufacturing the same
JP2018505509A (ja) ホットメルティング固定構造を用いた電池パックの製造方法及びそれを使用して製造される電池パック
CN110634819A (zh) 一种带有散热片的存储类产品封装结构及制造方法
CN105590903A (zh) 可穿戴装置的柔性系统级封装解决方案

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant