JPH05326712A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05326712A JPH05326712A JP12357492A JP12357492A JPH05326712A JP H05326712 A JPH05326712 A JP H05326712A JP 12357492 A JP12357492 A JP 12357492A JP 12357492 A JP12357492 A JP 12357492A JP H05326712 A JPH05326712 A JP H05326712A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- chip
- circuit
- output pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 チップのサイズを大きくしなくとも、入出力
パッドの数を増加させることを可能にする。 【構成】 外部の機器との間で信号を入出力するための
入出力パッド４ａ、４ｂと、前記入出力パッド４ａ、４
ｂを介して入力された信号を用いて処理を行い、前記入
出力パッド４ａ、４ｂを介して外部の機器へ信号を出力
する内部回路５と、前記内部回路５と前記入出力パッド
４ａ、４ｂとを接続する入出力回路７とを備え、前記内
部回路５はチップの内部領域に配置され、前記入出力回
路７は前記内部回路５の外側の領域に配置され、前記入
出力パッド４ａ、４ｂは前記入出力回路７の外側の領域
と、前記入出力回路７の内側の領域とに配置されてい
る。
パッドの数を増加させることを可能にする。 【構成】 外部の機器との間で信号を入出力するための
入出力パッド４ａ、４ｂと、前記入出力パッド４ａ、４
ｂを介して入力された信号を用いて処理を行い、前記入
出力パッド４ａ、４ｂを介して外部の機器へ信号を出力
する内部回路５と、前記内部回路５と前記入出力パッド
４ａ、４ｂとを接続する入出力回路７とを備え、前記内
部回路５はチップの内部領域に配置され、前記入出力回
路７は前記内部回路５の外側の領域に配置され、前記入
出力パッド４ａ、４ｂは前記入出力回路７の外側の領域
と、前記入出力回路７の内側の領域とに配置されてい
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に係
わり、特に外部の周辺機器との間を接続する入出力パッ
ドのチップ上における配置に関するものである。
わり、特に外部の周辺機器との間を接続する入出力パッ
ドのチップ上における配置に関するものである。
【０００２】
【従来の技術】半導体集積回路装置のチップには、内部
回路と外部の周辺機器との間を接続する入出力パッドが
設けられている。
回路と外部の周辺機器との間を接続する入出力パッドが
設けられている。
【０００３】従来の半導体集積回路装置におけるチップ
の外観を図４に示す。チップ４０の内部に論理演算等を
行う内部回路４３が配置され、その外側に内部回路４３
と外部機器との間のインターフェイス用に入出力バッフ
ァや保護ダイオード等を備えた入出力回路４２が配置さ
れている。そして、入出力パッド４１がチップ４０の最
も外側に配置されている。
の外観を図４に示す。チップ４０の内部に論理演算等を
行う内部回路４３が配置され、その外側に内部回路４３
と外部機器との間のインターフェイス用に入出力バッフ
ァや保護ダイオード等を備えた入出力回路４２が配置さ
れている。そして、入出力パッド４１がチップ４０の最
も外側に配置されている。
【０００４】このように、従来は入出力パッド４１をチ
ップ４０の外周領域にのみ配置していた。
ップ４０の外周領域にのみ配置していた。
【０００５】
【発明が解決しようとする課題】しかし、従来の半導体
集積回路装置には、次のような問題があった。入出力パ
ッド４１をチップ４０の外周領域にのみ配置していたた
め、配置可能なパッドの数に限界があった。そこで、入
出力パッド４１が多く必要な場合には、１回り大きいサ
イズのチップを用いなければならなかった。よって、内
部回路４３にはあまり大きな面積を必要とせず、入出力
パッド４０の数を多く必要とするような装置では、チッ
プの面積を有効に活用できず、コスト高を招いていた。
集積回路装置には、次のような問題があった。入出力パ
ッド４１をチップ４０の外周領域にのみ配置していたた
め、配置可能なパッドの数に限界があった。そこで、入
出力パッド４１が多く必要な場合には、１回り大きいサ
イズのチップを用いなければならなかった。よって、内
部回路４３にはあまり大きな面積を必要とせず、入出力
パッド４０の数を多く必要とするような装置では、チッ
プの面積を有効に活用できず、コスト高を招いていた。
【０００６】本発明は上記事情に鑑みてなされたもの
で、チップサイズを大きくしなくとも、入出力パッドの
数を従来の装置よりも増加させることが可能な半導体集
積回路装置を提供することを目的とする。
で、チップサイズを大きくしなくとも、入出力パッドの
数を従来の装置よりも増加させることが可能な半導体集
積回路装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
装置は、外部の機器との間で信号を入出力するための入
出力パッドと、前記入出力パッドを介して入力された信
号を用いて処理を行い、前記入出力パッドを介して外部
の機器へ信号を出力する内部回路と、前記内部回路と前
記入出力パッドとを接続する入出力回路とを備え、前記
内部回路はチップの内部領域に配置され、前記入出力回
路は前記内部回路の外側の領域に配置され、前記入出力
パッドは前記入出力回路の外側の領域と、前記入出力回
路の内側の領域とに配置されていることを特徴とする。
装置は、外部の機器との間で信号を入出力するための入
出力パッドと、前記入出力パッドを介して入力された信
号を用いて処理を行い、前記入出力パッドを介して外部
の機器へ信号を出力する内部回路と、前記内部回路と前
記入出力パッドとを接続する入出力回路とを備え、前記
内部回路はチップの内部領域に配置され、前記入出力回
路は前記内部回路の外側の領域に配置され、前記入出力
パッドは前記入出力回路の外側の領域と、前記入出力回
路の内側の領域とに配置されていることを特徴とする。
【０００８】
【作用】入出力パッドが、チップの入出力回路の外側の
領域のみならず、入出力回路の内側の領域にも配置され
ているため、同一サイズのチップを用いて入出力パッド
の数を増加させることができる。
領域のみならず、入出力回路の内側の領域にも配置され
ているため、同一サイズのチップを用いて入出力パッド
の数を増加させることができる。
【０００９】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。先ず、図１に本実施例による半導体集積
回路装置で用いるチップ８の外観を示す。従来の場合と
同様に、チップ８の内部に内部回路５が配置され、その
外側に入出力回路７が配置され、その外周を囲むように
入出力パッド４ａが配置されている。さらに本実施例で
は、内部回路５の内側にも入出力パッド４ｂが配置され
ている点に特徴がある。
して説明する。先ず、図１に本実施例による半導体集積
回路装置で用いるチップ８の外観を示す。従来の場合と
同様に、チップ８の内部に内部回路５が配置され、その
外側に入出力回路７が配置され、その外周を囲むように
入出力パッド４ａが配置されている。さらに本実施例で
は、内部回路５の内側にも入出力パッド４ｂが配置され
ている点に特徴がある。
【００１０】ここで、内部回路５と外部の周辺機器との
間の信号の入出力は、従来の場合と同様に入出力回路７
と入出力パッド４ａ又は４ｂを介して行われる。このた
め、内部回路５と入出力回路７とを接続する配線パター
ンは、内側の入出力パッド４ｂの間を通過する。
間の信号の入出力は、従来の場合と同様に入出力回路７
と入出力パッド４ａ又は４ｂを介して行われる。このた
め、内部回路５と入出力回路７とを接続する配線パター
ンは、内側の入出力パッド４ｂの間を通過する。
【００１１】このように、本実施例では入出力パッドを
チップ８の外周のみならず、入出力回路７の内側にも配
置している。よって、同一のチップサイズを用いた場
合、外周のみに配置していた従来の装置よりも入出力パ
ッドの数を増加させることができる。
チップ８の外周のみならず、入出力回路７の内側にも配
置している。よって、同一のチップサイズを用いた場
合、外周のみに配置していた従来の装置よりも入出力パ
ッドの数を増加させることができる。
【００１２】次に、上述のチップ８とＴＡＢフィルムと
を電気的に接続した場合の構成について説明する。図２
に本装置の平面を示し、この図２のＡ−Ａ線に沿う縦断
面を図３に示す。ＴＡＢフィルム１には放射状にＴＡＢ
リード３ａ及び３ｂが設けられており、外周に配置され
たＴＡＢパッド２に接続されている。ＴＡＢリード３ａ
は、チップ８の外周に配置された入出力パッド４ａと金
バンプ１２で接続されており、ＴＡＢリード３ｂはチッ
プ８の内部に配置された入出力パッド４ｂと金バンプ１
３で接続されている。
を電気的に接続した場合の構成について説明する。図２
に本装置の平面を示し、この図２のＡ−Ａ線に沿う縦断
面を図３に示す。ＴＡＢフィルム１には放射状にＴＡＢ
リード３ａ及び３ｂが設けられており、外周に配置され
たＴＡＢパッド２に接続されている。ＴＡＢリード３ａ
は、チップ８の外周に配置された入出力パッド４ａと金
バンプ１２で接続されており、ＴＡＢリード３ｂはチッ
プ８の内部に配置された入出力パッド４ｂと金バンプ１
３で接続されている。
【００１３】ここで、ＴＡＢリード３ａとＴＡＢリード
３ｂとの間には、短絡を防止するため絶縁膜１１が介在
している。ＴＡＢフィルムを用いずに、チップの入出力
パッドとリードとをワイヤボンディングにより接続した
場合、入出力パッド間のピッチによってはワイヤ同志が
接触する虞れがある。しかし、本実施例では間に絶縁膜
を設けたＴＡＢリードを用いるため、このような短絡事
故が確実に防止される。
３ｂとの間には、短絡を防止するため絶縁膜１１が介在
している。ＴＡＢフィルムを用いずに、チップの入出力
パッドとリードとをワイヤボンディングにより接続した
場合、入出力パッド間のピッチによってはワイヤ同志が
接触する虞れがある。しかし、本実施例では間に絶縁膜
を設けたＴＡＢリードを用いるため、このような短絡事
故が確実に防止される。
【００１４】ＴＡＢフィルム１の中央部には、チップ８
と間隔を空けるために開孔部９が設けられている。そし
て、ＴＡＢフィルム１とチップ８との間で電気的な接続
が行われた後、ポッティング樹脂１０でチップ８が覆わ
れている。
と間隔を空けるために開孔部９が設けられている。そし
て、ＴＡＢフィルム１とチップ８との間で電気的な接続
が行われた後、ポッティング樹脂１０でチップ８が覆わ
れている。
【００１５】以上説明したように、本実施例によれば同
一サイズのチップを用いた場合、従来の場合よりも入出
力パッドの数を大幅に増加させることができる。例え
ば、図４に示された従来のチップでは、入出力パッドの
数は１８２個である。これに対し、図１に示された本実
施例のチップではさらに１６４個増加し、３４６個とな
っている。
一サイズのチップを用いた場合、従来の場合よりも入出
力パッドの数を大幅に増加させることができる。例え
ば、図４に示された従来のチップでは、入出力パッドの
数は１８２個である。これに対し、図１に示された本実
施例のチップではさらに１６４個増加し、３４６個とな
っている。
【００１６】このように、同一サイズのチップを用い
て、外部へ引き出す電源線や信号線の数を増加させるこ
とができる。このため、一回り大きいチップを用いなけ
ればならなかった従来の場合と比較し、コストを低減さ
せることが可能である。
て、外部へ引き出す電源線や信号線の数を増加させるこ
とができる。このため、一回り大きいチップを用いなけ
ればならなかった従来の場合と比較し、コストを低減さ
せることが可能である。
【００１７】また、チップの外周部に設けた入出力パッ
ドと、チップの内側に設けた入出力パッドとを用途に応
じて使い分けることで、ノイズの影響を軽減させること
ができる。例えば、外部からチップへ入力される信号用
には外周部に設けられた入出力パッドを使用し、外部へ
出力する信号用にはチップ内部に設けた入出力パッドを
用いる。これにより、外部からチップ内部へ入り込むノ
イズの影響を抑制し、内部回路に誤動作が生じるのを防
止することができる。
ドと、チップの内側に設けた入出力パッドとを用途に応
じて使い分けることで、ノイズの影響を軽減させること
ができる。例えば、外部からチップへ入力される信号用
には外周部に設けられた入出力パッドを使用し、外部へ
出力する信号用にはチップ内部に設けた入出力パッドを
用いる。これにより、外部からチップ内部へ入り込むノ
イズの影響を抑制し、内部回路に誤動作が生じるのを防
止することができる。
【００１８】上述した実施例は一例であり、本発明を限
定するものではない。例えば、実施例ではチップとリー
ドとの接続用にＴＡＢフィルムを用いているが、短絡の
おそれがないければボンディングワイヤを用いることも
できる。
定するものではない。例えば、実施例ではチップとリー
ドとの接続用にＴＡＢフィルムを用いているが、短絡の
おそれがないければボンディングワイヤを用いることも
できる。
【００１９】
【発明の効果】以上説明したように、本発明の半導体集
積回路装置は、入出力パッドがチップ上の入出力回路の
外側の領域のみならず、入出力回路の内側の領域にも配
置されているため、同一サイズのチップを用いて入出力
パッドの数を増加させることが可能である。
積回路装置は、入出力パッドがチップ上の入出力回路の
外側の領域のみならず、入出力回路の内側の領域にも配
置されているため、同一サイズのチップを用いて入出力
パッドの数を増加させることが可能である。
【図１】本発明の一実施例による半導体集積回路装置に
おけるチップの平面を示した平面図。
おけるチップの平面を示した平面図。
【図２】同チップとＴＡＢフィルムとを接続した構造を
示した平面図。
示した平面図。
【図３】図２におけるＡ−Ａ線に沿う縦断面を示した断
面図。
面図。
【図４】従来の半導体集積回路装置におけるチップの平
面を示した平面図。
面を示した平面図。
１ ＴＡＢフィルム ２ ＴＡＢパッド ３ａ，３ｂ ＴＡＢリード ４ａ，４ｂ 入出力パッド ５ 内部論理回路 ７ 入出力回路 ８ チップ ９ 開孔部 １０ ポッティング樹脂 １１ 絶縁膜 １２，１３ 金バンプ
Claims (1)
- 【請求項１】外部の機器との間で信号を入出力するため
の入出力パッドと、 前記入出力パッドを介して入力された信号を用いて処理
を行い、前記入出力パッドを介して外部の機器へ信号を
出力する内部回路と、 前記内部回路と前記入出力パッドとを接続する入出力回
路とを備え、 前記内部回路はチップの内部領域に配置され、前記入出
力回路は前記内部回路の外側の領域に配置され、前記入
出力パッドは前記入出力回路の外側の領域と、前記入出
力回路の内側の領域とに配置されていることを特徴とす
る半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12357492A JPH05326712A (ja) | 1992-05-15 | 1992-05-15 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12357492A JPH05326712A (ja) | 1992-05-15 | 1992-05-15 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326712A true JPH05326712A (ja) | 1993-12-10 |
Family
ID=14863954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12357492A Withdrawn JPH05326712A (ja) | 1992-05-15 | 1992-05-15 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326712A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000030170A1 (en) * | 1998-11-17 | 2000-05-25 | Infineon Technologies Ag | A semiconductor chip and a lead frame |
| US8637387B2 (en) | 2008-11-14 | 2014-01-28 | Fujitsu Semiconductor Limited | Layout design method and semiconductor integrated circuit |
-
1992
- 1992-05-15 JP JP12357492A patent/JPH05326712A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000030170A1 (en) * | 1998-11-17 | 2000-05-25 | Infineon Technologies Ag | A semiconductor chip and a lead frame |
| US6495925B1 (en) | 1998-11-17 | 2002-12-17 | Infineon Technologies A.G. | Semiconductor chip and a lead frame |
| US8637387B2 (en) | 2008-11-14 | 2014-01-28 | Fujitsu Semiconductor Limited | Layout design method and semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667560B2 (en) | Board on chip ball grid array | |
| KR20040023493A (ko) | 반도체장치 | |
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| JPH04307943A (ja) | 半導体装置 | |
| JPS61117858A (ja) | 半導体装置 | |
| JPS63187639A (ja) | 半導体装置 | |
| JPH05326712A (ja) | 半導体集積回路装置 | |
| US5126828A (en) | Wafer scale integration device | |
| US6933600B2 (en) | Substrate for semiconductor package | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPH05121632A (ja) | 半導体装置 | |
| JP2500643B2 (ja) | 半導体装置 | |
| JP2005129605A (ja) | 配線基板及びそれを用いた半導体パッケージ | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JPH05343525A (ja) | 半導体集積回路 | |
| JPS60154644A (ja) | 半導体装置 | |
| JP2005228901A (ja) | 半導体装置 | |
| JP3068515B2 (ja) | 半導体装置及びその製造方法 | |
| JP3184384B2 (ja) | 半導体装置 | |
| JP2002270779A (ja) | 半導体装置 | |
| JPH04260341A (ja) | 半導体集積回路装置 | |
| JPH05291345A (ja) | 半導体装置 | |
| JPS6251231A (ja) | 半導体集積回路装置 | |
| JPH04199740A (ja) | 半導体集積回路のリードフレーム | |
| JP2725621B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |