JPH0282547A - 半導体ウェハー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＩＣのテスト方法に関し、特にウェハー上のＰ
／Ｗ時におけるＩＣチップをテスト回路を用いてテスト
する場合のテスト方法に関する。

〔従来の技術〕

従来この種のテスト回路は、テストされるＩＣチップに
内蔵されるものであり、この為にＩＣチップ上にテスト
回路を動作させる為の専用パッド等を有している。

〔発明が解決しようとする課題〕

上述した従来のＩＣのテスト方法はテストされるＩＣチ
ップの内部にテスト回路を内蔵していた為にシリコンウ
ェハー上におけるＩＣチップのテストが完了した後も、
そのテスト回路はＩＣチップ上に残り、そのまま組立て
られていた。この為、最近特に増大する一方のチップサ
イズが更に大きくなり、チップを収容するケースも大型
化が進んでいる。また更にＩＣチップ上にテスト回路専
用のパッドや、本来の機能とは異なるテスト回路と並用
しなければならないパッドや回路が多々つくり込まれな
ければならないといった諸々の欠点を有していた。

〔課題を解決するための手段〕

本発明のＩＣのテスト方法は、ウェハー上に形成された
ＩＣチップと、ＩＣチップの外部に同一ウェハー上に該
ＩＣをテストするテスト回路を有し、該ＩＣとテスト回
路を結ぶ配線を有し、更に該テスト回路と該ＩＣとはベ
レッタイズ時に分離されることを可能とする機能を有す
る。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の第１の実施例の概略図である。

１はテストされるＩＣチップ、２はテスト回路、３は１
と２を結ぶ配線、４はシリコンウェハー第２図は、第１
図の１と２と３を部分拡大したものであり、５はスクラ
イブ線、６はＰ／Ｗ時のプローブが接触するパッドであ
る。ＩＣチップ１と配線３は同一マスクで露光されるが
、テスト回路２は別のマスクで作成される。テスト回路
２のマスクはＣＰＵチップテスト用であり、１のＩＣチ
ップはＣＰＵである。ＣＰＵに使用するテスト回路は汎
用性を持たせることもできる。つまり、テスト回路２の
マスクは別のＩＣチップのテスト回路として用いられる
。テスト回路２上のパッド６に入力されたテスト回路を
７クテイブとさせる制御信号により、テスト回路は配線
３を介してＩＣチップ１と相互に信号のやりとりを行な
い、かつまた、ＩＣチップ１上のテスト時出力信号を配
線３を介してテスト回路２上のパッド６よりプローブニ
ードルへ伝達させる。

つまり、ＩＣチップ１上のテストに関し、ＩＣチップｌ
上にテスト回路やテスト専用パッドを持たなくとも、出
力線、入力線を配線３のようにテスト回路２とつないで
テスト回路２上のパッドを使用したり、テスト回路２自
体を動作させることにより、ＩＣチップ１はテスト回路
によるテストが行なわれ、テスト完了後は不要なテスト
回路２はスクライブ線５より、ベレッタイズ時に分離し
、廃棄する。

第３図は、本発明の第２の実施例の概略図である。７は
、第１のＩＣペレット、８は第２のＩＣペレット。第１
の実施例とほぼ同様であるが、２．３．７の関係は第１
の実施例と同一。但し、８の第２のＩＣペレットに対し
ても７に対するテスト回路を用いている点が異なる。２
つのＩＣペレットを同時テストすることもできるが、こ
こでは各々１つのＩＣペレットに対してテストすること
を考え、テスト回路用のプローブが使用するパッド６は
、８の第２のＩＣペレットの左側の空地にも置かれ、第
１のＩＣペレット７が接続されているのと同一の配線３
で結ばれ、各々のＩＣペレット１個、１個が各々テスト
できるようにしている。これはプローブカードの製造上
の優位性、またプローバによるＰ／Ｗがこのようにした
ことによって第１図と同じに行なえることによる。

後は第１の実施例に順するが、つまり、１つのテスト回
路で、複数のペレットを個別にテスト可能でもある。

〔発明の効果〕

以上説明したように本発明は、ウエノ＼−上に形成され
たＩＣチップと同一ウニバー上にＩＣチップをテストす
るテスト回路を分離した形で持ち、このＩＣとテスト回
路を配線で結び、ベレッタイズ時にＩＣチップとテスト
回路を分離可能とさせたことにより、 ■　不要なテスト回路をＩＣチップ上に持たない為、こ
のＩＣチップをケースに組込む際のケースの大きさが小
さくてすむ。

■　テスト回路専用ピン、つまりパッドがＩＣチップ上
に要らない。従ってＩＣチップのビン数が増えない。

■　テスト回路用のマスクを汎用化させることもできる
。

■　１つのテスト回路で、複数のＩＣチップを個別にテ
ストできる。

■　テスト回路用のマスクをＩＣチップ用のマスクと別
にすることにより、ＩＣチップのレイアウトが簡素化さ
れる。

■　テスト回路動作時のＩＣチップの特殊なテスト時出
力信号を本来のＩＣチップ出力端子に複合的な役割を持
たせて出力させる必要がなくなる。

等々の効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例の概略図。第２図は、第
１図の１〜３を部分拡大したものである。 第３図は第２の実施例の概略図、第４図は、第３図の２
．３，７．８を部分拡大したものである。 １・・・・・・ＩＣチップ、２・・・・・・テスト回路
、３・・・・・・配線、４・・・・・・シリコンウニノ
ー−５・・・・・・スクライブ線、６・・・・・・パッ
ド、７・・・・・・第１のＩＣチップ、８・・・・・・
第２のＩＣチップ。 代理人　弁理士　　内　原　　　晋 第３図

Claims (1)

【特許請求の範囲】
1. ウェハー上に形成されたＩＣチップと同一ウェハー上に
   該ＩＣをテストするテスト回路を有し、該ＩＣとテスト
   回路を結ぶ配線を有し、更に該テスト回路と該ＩＣとは
   ペレッタイズ時に分離されることを可能とすることを特
   徴とする半導体ウェハー。