JPH03214638A - 半導体ウェハ - Google Patents

半導体ウェハ

Info

Publication number
JPH03214638A
JPH03214638A JP2009582A JP958290A JPH03214638A JP H03214638 A JPH03214638 A JP H03214638A JP 2009582 A JP2009582 A JP 2009582A JP 958290 A JP958290 A JP 958290A JP H03214638 A JPH03214638 A JP H03214638A
Authority
JP
Japan
Prior art keywords
pads
dicing line
test
integrated circuit
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009582A
Other languages
English (en)
Other versions
JPH0758725B2 (ja
Inventor
Aiichiro Sakumoto
佐久本　愛一郎
Michihiro Kawakami
河上　道弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP958290A priority Critical patent/JPH0758725B2/ja
Priority to DE69105530T priority patent/DE69105530T2/de
Priority to EP91100434A priority patent/EP0438127B1/en
Priority to KR1019910000768A priority patent/KR940010641B1/ko
Publication of JPH03214638A publication Critical patent/JPH03214638A/ja
Priority to US07/888,423 priority patent/US5239191A/en
Publication of JPH0758725B2 publication Critical patent/JPH0758725B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体ウェハに係り、特に集積回路パターン
が形成された状態の半導体ウエハに関する。
（従来の技術） 第３図は、集積回路パターンが形成された状態の従来の
半導体ウエハの一部を示しており、３１はダイシングラ
インの領域、３２・・・は上記ダイシングラインによっ
て個々の集積回路チップに分割されるチップ領域、３３
・・・は各チップ領域３２・・・上に複数個形成されて
いるパッドである。
半導体集積回路の製造中に、半導体ウエハ上の集積回路
チップの全機能をテストするためにダイソートテストを
行う際、従来は、上記したような個々のチップ領域３２
・・・上に形成されている全パッド３３・・・にダイソ
ートマシンのブローブカード（図示せず）の測定端子（
針）を接触させてテストを行っている。
しかし、多数の出力パッド３３・・・を有するチップ領
域３２・・・に対してダイソートテストを行う場合には
、ダイソートマシンのブローブカードの測定端子を多数
必要とするので、その作製が非常に困難になるばかりか
、ダイソートマシンのリレースイッチ等の数が著しく増
加するので、ダイソートマシンの設備負担が著しく大き
くなる。
さらに、技術の進歩により集積回路パターンが高密度化
して集積回路チップのサイズはより小さくなるので、多
数のパッドを有する集積回路チップの場合には、パッド
サイズ、パッドピッチも微細化し、ダイソートマシンの
ブローブカードの測定端子とパッドとの接触が困難にな
り、ダイソートテストの所用時間が長くなる。
（発明が解決しようとする課題） 上記したように従来の半導体ウエハは、多数のパッドを
有する集積回路チップに対してダイソートテストを行う
場合には、ダイソートマシンのブローブカードの測定端
子を多数必要とし、その作製が非常に困難になり、ダイ
ソートマシンの設備負担が著し《人き《なり、パッドサ
イズ、パッドピッチも微細化し、ダイソートマシンのプ
ローブカードの測定端子とパッドとの接触が困難になり
、ダイソートテストの所用時間が長くなるという問題が
ある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、多数のパッドを有する集積回路チップであっ
ても、パッドサイズ、パッドピッチにゆとりを持たせる
ことが可能になり、ダイソートマシンのブローブカード
の測定端子とテスト用パッドとの接触が容易になり、ダ
イソートテストの所用時間が短縮し、従来のダイソート
マシンをそのまま使用することができ、ダイソートマシ
ンの設備負担が軽減する半導体ウエハを提供することに
ある。
［発明の構成コ （課題を解決するための手段） 本発明は、ダイシングラインによって個々の集積回路チ
ップに分割されるチップ領域のうちの少なくとも一部の
チップ領域上に、複数の出力パッドに対して選択的に出
力信号を供給させるための出力切換制御回路を有する所
定の集積回路のバターンが形成された状態の半導体ウェ
ハにおいて、上記所定の集積回路パターンが形成されて
いるチップ領域上で選択的に出力信号が供給される組の
複数の出力パッド毎に、この複数の出力パッドから上記
ダイシングライン領域上までそれぞれ引き出す複数の配
線パターンが形成され、さらに、前記ダイシングライン
上で上記複数の配線パターンを共通に接続する配線パタ
ーンおよびテスト用パッドが形成されていることを特徴
とする。
（作用） 半導体ウエハ上の所定の集積回路のパターンが形成され
たチップ領域毎にダイソートテストを行う際、選択的に
出力信号が供給される組の複数の出力パッド毎に、ダイ
シングライン領域上に形成されているテスト用パッドに
対してダイソートマシンのブローブカードの測定端子を
接触させることにより、テストを行うことが可能になる
。
従って、ダイシングライン領域上のテスト用パ５ ッドのパッドサイズ、パッドピッチをダイシングライン
領域幅が許す限り大きく設定してゆとりを持たせること
が可能になり、ダイソートマシンのブローブカードの測
定端子とテスト用パッドとの接触が容易になり、ダイソ
ートテストの所用時間が短縮する。また、ブローブカー
ドの測定端子数を削減することが可能になり、その作製
が容易になり、従来のダイソートマシンをそのまま使用
することかでき、ダイソートマシンの設備負担が軽減す
る。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
第１図は、集積回路パターンが形成された状態の半導体
ウェハの一部を示しており、１１はダイシングラインの
領域、１２・・・は上記ダイシングラインによって個々
の集積回路チップに分割されるチップ領域、１３・・・
は各チップ領域１２・・・上に形成されているパッド（
例えば出力パッド）である。
ここで、上記チップ領域１２・・・のうちの少なくと６ も一部のチップ領域は、複数の出力パッドに対して選択
的に出力信号を供給させるための出力切換制御回路を有
する所定の集積回路のパターンが形成されているものと
する。そして、この所定の集積回路パターンが形成され
ているチップ領域１２・・・上で選択的に出力信号が供
給される組の複数の出力パッド１３・・・（例えば４個
の出力パッド１３・・・で１組をなす場合を図示してい
る。）毎に、この複数の出力パッドから上記ダイシング
ライン領域１１上までそれぞれ引き出す複数の配線パタ
ーン１４・・・が形成され、さらに、前記ダイシングラ
イン領域１１上で上記複数の配線パターン１４・・・を
共通に接続する配線パターン１４およびテスト用パッド
１５が形成されている。
上記したような半導体ウェハ上の所定の集積回路のパタ
ーンが形成されたチップ領域１２・・・毎にダイソート
テストを行う際、テスト用バッド１５に対してダイソー
トマシンのブローブカード（図示せず）の測定端子を接
触させてテストを行うことが可能になる。従って、ダイ
シングライン領域１１上のテスト用パッド１５・・・の
バツドサイズ、パッドピッチをダイシングライン幅が許
す限り大きく設定してゆとりを持たせることが可能にな
り、ダイソートマシンのブローブカードの測定端子とテ
スト用パッド１５・・・との接触が容易になり、ダイソ
ートテストの所用時間が短縮する。また、ブローブカー
ドの測定端子数を削減することが可能になり、その作製
が容易になり、従来のダイソートマシンをそのまま使用
することができ、ダイソートマシンの設備負担が軽減す
る。
第２図は、第１図の半導体ウエノ１に対するダイソート
テスト後にダイシングラインによって個々のチップ領域
１２・・・に分割された状態における一部のパターンを
示している。この場合、ダイシングライン領域１１上に
あった複数の配線パターン１４・・・部分およびテスト
用パツド１５・・・は除去されているので、個々の集積
回路チップが製品化された時に支障は生じない。
［発明の効果コ 上述したように本発明の半導体ウエノ＼によれば、多出
力パッドを有する集積回路チップであっても、パッドサ
イズ、パッドピッチにゆとりを持たせることが可能にな
り、ダイワートマシンのプローブカードの測定端子とテ
スト用パッドとの接触が容易になり、ダイソートテスト
の所用時間が短縮し、従来のダイソートマシンをそのま
ま使用することができ、ダイソートマシンの設備負担を
軽減することができる。
【図面の簡単な説明】
第１図は本発明の半導体ウエ／％の一実施例の一部を示
すパターン図、第２図は第１図の半導体ウエハがダイシ
ングラインによって個々の集積回路チップ領域に分割さ
れた状態における一部を示すパターン図、第３図は従来
の半導体ウエノ＼の一部を示すパターン図である。 １１・・・ダイシングライン、１２・・・チップ領域、
１３・・・出力パッド、１４・・・配線パターン、１５
・・・テスト用パッド。

Claims (1)

  1. 【特許請求の範囲】 ダイシングラインによって個々の集積回路チップに分割
    されるチップ領域のうちの少なくとも一部のチップ領域
    上に、複数の出力パッドに対して選択的に出力信号を供
    給させるための出力切換制御回路を有する所定の集積回
    路のパターンが形成された状態の半導体ウェハにおいて
    、 上記所定の集積回路パターンが形成されているチップ領
    域上で選択的に出力信号が供給される組の複数の出力パ
    ッド毎に、この複数の出力パッドから上記ダイシングラ
    イン領域上までそれぞれ引き出す複数の配線パターンが
    形成され、さらに、前記ダイシングライン領域上で上記
    複数の配線パターンを共通に接続する配線パターンおよ
    びテスト用パッドが形成されていることを特徴とする半
    導体ウェハ。
JP958290A 1990-01-19 1990-01-19 半導体ウェハ Expired - Lifetime JPH0758725B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP958290A JPH0758725B2 (ja) 1990-01-19 1990-01-19 半導体ウェハ
DE69105530T DE69105530T2 (de) 1990-01-19 1991-01-16 Halbleiterscheibe.
EP91100434A EP0438127B1 (en) 1990-01-19 1991-01-16 Semiconductor wafer
KR1019910000768A KR940010641B1 (ko) 1990-01-19 1991-01-18 반도체 웨이퍼
US07/888,423 US5239191A (en) 1990-01-19 1992-05-27 Semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP958290A JPH0758725B2 (ja) 1990-01-19 1990-01-19 半導体ウェハ

Publications (2)

Publication Number Publication Date
JPH03214638A true JPH03214638A (ja) 1991-09-19
JPH0758725B2 JPH0758725B2 (ja) 1995-06-21

Family

ID=11724307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP958290A Expired - Lifetime JPH0758725B2 (ja) 1990-01-19 1990-01-19 半導体ウェハ

Country Status (4)

Country Link
EP (1) EP0438127B1 (ja)
JP (1) JPH0758725B2 (ja)
KR (1) KR940010641B1 (ja)
DE (1) DE69105530T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100245434B1 (ko) * 1996-03-18 2000-03-02 다니구찌 이찌로오 반도체 웨이퍼, 반도체 장치 및 반도체 장치의 제조 방법
JP2007026806A (ja) * 2005-07-14 2007-02-01 Seiko Epson Corp コネクタ、段差実装構造、コネクタの製造方法、及び液滴吐出ヘッド
US8896339B2 (en) 2012-03-08 2014-11-25 Mitsubishi Electric Corporation Method for testing semiconductor wafer

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0678904A1 (en) * 1994-04-12 1995-10-25 Lsi Logic Corporation Multicut wafer saw process
JPH07302773A (ja) * 1994-05-06 1995-11-14 Texas Instr Japan Ltd 半導体ウエハ及び半導体装置
EP0767492A3 (en) * 1995-10-02 1998-09-09 Altera Corporation Integrated circuit test system
US6020758A (en) * 1996-03-11 2000-02-01 Altera Corporation Partially reconfigurable programmable logic device
JP2001135597A (ja) * 1999-08-26 2001-05-18 Fujitsu Ltd 半導体装置の製造方法
ATE334479T1 (de) * 2000-07-21 2006-08-15 Koninkl Philips Electronics Nv VERFAHREN ZUR HERSTELLUNG INTEGRIERTER SCHALTUNGEN MIT VERBESSERTEN LEITERBAHNEN IN SOGENANNTER ßSÄGEBÜGELß-FORM

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01127238U (ja) * 1988-02-23 1989-08-31
JPH01276735A (ja) * 1988-04-28 1989-11-07 Fuji Electric Co Ltd 集積回路素子ウエハ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3849872A (en) * 1972-10-24 1974-11-26 Ibm Contacting integrated circuit chip terminal through the wafer kerf

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01127238U (ja) * 1988-02-23 1989-08-31
JPH01276735A (ja) * 1988-04-28 1989-11-07 Fuji Electric Co Ltd 集積回路素子ウエハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100245434B1 (ko) * 1996-03-18 2000-03-02 다니구찌 이찌로오 반도체 웨이퍼, 반도체 장치 및 반도체 장치의 제조 방법
JP2007026806A (ja) * 2005-07-14 2007-02-01 Seiko Epson Corp コネクタ、段差実装構造、コネクタの製造方法、及び液滴吐出ヘッド
JP4631572B2 (ja) * 2005-07-14 2011-02-16 セイコーエプソン株式会社 液滴吐出ヘッド
US8896339B2 (en) 2012-03-08 2014-11-25 Mitsubishi Electric Corporation Method for testing semiconductor wafer

Also Published As

Publication number Publication date
DE69105530T2 (de) 1995-05-04
KR910015039A (ko) 1991-08-31
KR940010641B1 (ko) 1994-10-24
EP0438127A3 (en) 1992-03-04
DE69105530D1 (de) 1995-01-19
JPH0758725B2 (ja) 1995-06-21
EP0438127B1 (en) 1994-12-07
EP0438127A2 (en) 1991-07-24

Similar Documents

Publication Publication Date Title
US5239191A (en) Semiconductor wafer
EP0834124B1 (en) Parallel testing of cpu cache and instruction units
JPH03214638A (ja) 半導体ウェハ
JPH0691140B2 (ja) 半導体集積回路
JPH01129432A (ja) 集積回路
JPS5627667A (en) Method of estimating semiconductor device
JPS6281724A (ja) 半導体装置
KR20020045641A (ko) 반도체 디바이스
JPS577136A (en) Inspection of semiconductor device
JPS6235644A (ja) 半導体装置
JPH0864648A (ja) 半導体ウエハ
JPH05136243A (ja) エージング等テスト用パターンを付加した半導体ウエハー
JPH02307266A (ja) 半導体集積回路装置
JPH04122040A (ja) 半導体ウェーハ
JPH04267542A (ja) 半導体集積回路のレイアウト方法および装置
JPS6395641A (ja) 集積回路ウエ−ハのテスト用配設構成
JPS6313341A (ja) 半導体集積回路とその試験方法
JP3077809B2 (ja) 半導体集積論理回路
JPH03211843A (ja) 半導体集積回路
JPH05121501A (ja) 半導体集積回路
JPS6197941A (ja) 半導体ウエハにおけるテスト回路部
JPS62243335A (ja) 半導体チツプの検査方法
JPH0394441A (ja) 半導体集積回路
JPS60150662A (ja) 半導体集積論理装置
JPS63221636A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 15