JPH03211843A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH03211843A
JPH03211843A JP2007449A JP744990A JPH03211843A JP H03211843 A JPH03211843 A JP H03211843A JP 2007449 A JP2007449 A JP 2007449A JP 744990 A JP744990 A JP 744990A JP H03211843 A JPH03211843 A JP H03211843A
Authority
JP
Japan
Prior art keywords
bonding
wire
pads
bonding wire
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007449A
Other languages
English (en)
Inventor
Akihiro Oyama
章博 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP2007449A priority Critical patent/JPH03211843A/ja
Publication of JPH03211843A publication Critical patent/JPH03211843A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路に関するものである。
従来の技術 近年、半導体集積回路は、ますます集積度が向上し、内
部回路が複雑になってきている。
従来、半導体集積回路は、ボンディングワイヤー１本に
対して１個のボンディングパッドを有する構成が一般的
であった。以下、その構成について第５図、第６図を参
照しながら説明する。
第５図に示すように、ボンディングワイヤー５は、半導
体チップ１の表面に形成された絶縁膜２の上の１個のボ
ンディングパッド３にワイヤリングされた構成であった
。
また、プローブ検査をする時には、第６図に示すように
、プローブ検査用の針６は、半導体チップ１の絶縁膜２
の上のボンディングパッド３に接触される構成であった
。
発明が解決しようとする課題 このような従来の半導体集積回路では、１本のボンディ
ングワイヤーに対して１個のボンディングパッドしか存
在しないので、ワイヤーボンディングの工程で半導体チ
ップの内部回路を変更することはできなかった。
また、プローブ検査の時には、ボンディングパッドを検
査用のテストパッドとして使用するのて、ボンディング
ワイヤー１本に対しては、テストパッドも１個しか存在
しなかった。
本発明は、上記課題を解決するもので、ワイヤーボンデ
ィング工程においては、半導体チ・ツブの内部回路を変
更することを可能とすることを目的としており、またボ
ンディングワイヤー１本に対して、複数のプローブ検査
用のテストパッドを使用可能にすることを目的とするも
のである。
課題を解決するための手段 本発明は上記目的を達成するために１本のボンディング
ワイヤーが同時に複数のボンディングパッドに接続する
ことが可能である位置に、前記複数のボンディングパッ
ドを近接配置し、さらに前記ボンディングパッドをプロ
ーブ検査用のテストパッド七するものである。
作用 本発明は上記した構成により、ワイヤーボンディングの
工程において、ワイヤーのボンディング位置を変化させ
ることにより、複数のボンディングパッドのうちのどの
ボンディングパッドに接続するかを選択することができ
る。
また、プローブ検査においては、これらの複数のボンデ
ィングパッドをそれぞれ独立したテストパッドとして使
用することができる。
実施例 以下、本発明の一実施例について第１図および第２図お
よび第３図および第４図を参照しながら説明する。
第１図は、本発明の半導体集積回路の一実施例であり、
半導体チップ１の表面に形成された絶縁膜２の上に、ボ
ンディングパッド３および４が近接して形成され、ボン
ディングワイヤー５は、前記ボンディングパッド３およ
び４にまたがって接続されている。
上記構成において、ボンディングワイヤー５を右方向に
移動させてボンディングすると、ボンディングワイヤー
５とボンディング１＜、ソド３は接続されるが、ボンデ
ィングワイヤー５とボンディングパッド４は電気的に絶
縁された状態にすることができる。
また、ボンディングワイヤー５を中央位置でボンディン
グすると、ボンディングワイヤー５とボンディングパッ
ド３および４は電気的に短絡した状態となる。
さらに、ボンディングワイヤー５を左方向に移動させて
ボンディングすると、ボンディングワイヤー５とボンデ
ィングパッド４は接続されているが、ボンディングワイ
ヤー５とボンディングパッド３は電気的に絶縁された状
態にすることができる。
このように本発明の実施例の半導体集積回路によれば、
ボンディングワイヤー５の打つ位置をずらすことにより
、ボンディングワイヤー５とボンディングパッド３およ
び４の間の電気的な接続関係を変化させることが可能と
なる。
第２図は、本発明の他の実施例であり、半導体チップ１
の上の絶縁膜２の上には、ボンディングパッド３および
４が近接して形成され、プローブ検査用の針６および７
が前記ボンディングパッドにそれぞれ接触している図で
ある。
上記構成において、従来例である第６図で示すように、
従来ボンディングワイヤー１本に対する、ボンディング
パッドは１個であったものが、本発明では、ボンディン
グワイヤー１本に対して複数のボンディングパッドを備
えており、これらを独立したプローブ検査用のテストパ
ッドとして使用することができる。
第３図は本発明の他の応用例を示したものであり、半導
体チップ１を上より見た概略図である。
３個のボンディングパッド３．４．８が近接して配置さ
れており、ボンディングワイヤー５がボンディングパッ
ド４および８と接続するようにボンディングされている
。
この半導体チップではボンディングワイヤー５を打つ位
置により、ボンディングワイヤー５と電気的に接続され
ているボンディングパッドが、８だけの場合、８と４の
場合、４だけの場合、４と３の場合、３だけの場合、と
５通りに変化させることが可能である。
第４図は本発明の他の応用例を示したものであリ、半導
体デツプ１に、４個のボンディングパッド３，４．８．
９が近接して配置されており、ボンディングワイヤー５
は、ボンディングパッド３．４，８．９の全てに接続さ
れている。
この半導体チップではプローブ検査の時に、ボンディン
グパッド３．４．８．９を独立したテストパッドとして
４本のプローブ検査用の針を立てることができるので、
半導体チップ内部の回路をより詳細に検査することが可
能である。
発明の効果 以上の実施例から明らかなように、本発明によれば複数
のボンディングパッドを、ボンディングワイヤーにより
接続可能な位置に近接配置することにより、ワイヤーボ
ンディング工程において、同一の半導体チップより数種
類の異なる半導体集積回路を製造することができる。
また、従来のボンディングパッド１個を複数のボンディ
ングパッドに分割し、それぞれをプローブ検査において
、独立したテストパッドとして使用することにより、半
導体チップ内部の回路を従来より詳細に検査することが
可能となる。
【図面の簡単な説明】
第１図は、本発明に係る半導体集積回路を示す図、第２
図は、本発明に係る半導体集積回路を示す図、第３図は
、本発明に係る半導体集積回路の一実施例を示す図、第
４図は、本発明に係る半導体集積回路の一実施例を示す
図、第５図は、従来の半導体集積回路を示す図、第６図
は、従来の半導体集積回路を示す図である。 １・・・・・・半導体チップ、２・・・・・・絶縁膜、
３，４・・・・・ボンディングパッド、５・・・・・・
ボンディングワイヤー、６，７・・・・・・プローブ検
査用の針、８，９・・・・・ボンディングパッド。

Claims (2)

    【特許請求の範囲】
  1. （１）複数のボンディングパッドが近接して配置され、
    １本のボンディングワイヤーが複数の前記ボンディング
    パッドに接続されていることを特徴とする半導体集積回
    路。
  2. （２）複数のボンディングパッドが近接して配置され、
    前記各ボンディングパッドにプローブ検査用の針がたて
    られる、プローブ検査用のテストパッドとすることを特
    徴とする半導体集積回路。
JP2007449A 1990-01-17 1990-01-17 半導体集積回路 Pending JPH03211843A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007449A JPH03211843A (ja) 1990-01-17 1990-01-17 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007449A JPH03211843A (ja) 1990-01-17 1990-01-17 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH03211843A true JPH03211843A (ja) 1991-09-17

Family

ID=11666149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007449A Pending JPH03211843A (ja) 1990-01-17 1990-01-17 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH03211843A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109917A (ja) * 2005-10-14 2007-04-26 Nec Electronics Corp 半導体装置および半導体装置の製造方法
WO2014045989A1 (ja) * 2012-09-20 2014-03-27 ピーエスフォー ルクスコ エスエイアールエル 半導体ウェハ、半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109917A (ja) * 2005-10-14 2007-04-26 Nec Electronics Corp 半導体装置および半導体装置の製造方法
WO2014045989A1 (ja) * 2012-09-20 2014-03-27 ピーエスフォー ルクスコ エスエイアールエル 半導体ウェハ、半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4812742A (en) Integrated circuit package having a removable test region for testing for shorts and opens
JPH03125430A (ja) 集積回路装置の製造方法
US4558345A (en) Multiple connection bond pad for an integrated circuit device and method of making same
JPH1144732A (ja) マルチチップモジュール
US4778771A (en) Process of forming input/output wiring areas for semiconductor integrated circuit
JPS6318654A (ja) 電子装置
JPH03211843A (ja) 半導体集積回路
JPH03214638A (ja) 半導体ウェハ
JPS6379337A (ja) 半導体基板
JPH0992787A (ja) 半導体装置
JP3093216B2 (ja) 半導体装置及びその検査方法
JPH03205842A (ja) プローブカード装置
JPS6281724A (ja) 半導体装置
JP2533810B2 (ja) 半導体装置
JPS63182845A (ja) 半導体装置
JPH0661297A (ja) 半導体装置
JPS58161336A (ja) 半導体集積回路装置
JPS6197941A (ja) 半導体ウエハにおけるテスト回路部
JPH0666372B2 (ja) 集積回路
JPS61184840A (ja) 半導体装置の製造方法
JPS5980958A (ja) 混成集積回路
JPH05121501A (ja) 半導体集積回路
JPS6370534A (ja) 電子装置
JPS62198132A (ja) 半導体装置
JPH08316407A (ja) 複合形半導体パッケージの製造方法