JPS6395641A - 集積回路ウエ−ハのテスト用配設構成 - Google Patents
集積回路ウエ−ハのテスト用配設構成Info
- Publication number
- JPS6395641A JPS6395641A JP24167086A JP24167086A JPS6395641A JP S6395641 A JPS6395641 A JP S6395641A JP 24167086 A JP24167086 A JP 24167086A JP 24167086 A JP24167086 A JP 24167086A JP S6395641 A JPS6395641 A JP S6395641A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- terminals
- wafer
- terminal
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 17
- 235000012431 wafers Nutrition 0.000 abstract description 39
- 239000000523 sample Substances 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 241000264877 Hippospongia communis Species 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は、集積回路（以下、ＩＣと略称する）ウェー
ハの製造過程等における、各ウェーハチップのテスト川
配設構成に関するものである。
ハの製造過程等における、各ウェーハチップのテスト川
配設構成に関するものである。
ＩＣウェーハの製造等に際しては、製造された各ウェー
ハチップの合否を決定するテストが行われる。第２図は
、従来のウェーハチップの一例を示す図で、６は、ＩＣ
ウェーハの１チップで、７は、チップ６の端子（パッド
）である。各チップ６の素材である通常のウェーハ８は
上記のように１チップ単位ごとに構成されたものである
。
ハチップの合否を決定するテストが行われる。第２図は
、従来のウェーハチップの一例を示す図で、６は、ＩＣ
ウェーハの１チップで、７は、チップ６の端子（パッド
）である。各チップ６の素材である通常のウェーハ８は
上記のように１チップ単位ごとに構成されたものである
。
次に、製造過程等におけるＩＣウェーハのテストの際は
、従来、基本的には、第２図の１チップ６の端子７に不
図示のプローブカードで接触し、１チップごとにテスト
を行っていた。すなわち、！チップのテストが終了する
と、ウェーハの位置を移動して次のチップを測定するも
、のである。
、従来、基本的には、第２図の１チップ６の端子７に不
図示のプローブカードで接触し、１チップごとにテスト
を行っていた。すなわち、！チップのテストが終了する
と、ウェーハの位置を移動して次のチップを測定するも
、のである。
しかしながら、これらの方７人によるとウェーハの移動
回数が多いため、測定効率を上げるために、第３図に示
すように、固定プローブを改良することにより、複数個
（図例は２個）を同時にテストする方法が提案されてい
る。第３図は、プローブカードの針先部分とウェーハと
を示す図で、６は２個のウェーハチップ、１０はプロー
ブカードの針、１１は各３１１０の固定手段である。こ
の方法によれば同時に２個のウェーハチップ６を測定す
ることか可能であるが、チップ６の端子位置により測定
できる個数が極めて限定されるという制約かあった。
回数が多いため、測定効率を上げるために、第３図に示
すように、固定プローブを改良することにより、複数個
（図例は２個）を同時にテストする方法が提案されてい
る。第３図は、プローブカードの針先部分とウェーハと
を示す図で、６は２個のウェーハチップ、１０はプロー
ブカードの針、１１は各３１１０の固定手段である。こ
の方法によれば同時に２個のウェーハチップ６を測定す
ることか可能であるが、チップ６の端子位置により測定
できる個数が極めて限定されるという制約かあった。
すなわち、従来の１チップずつテストする構成にあって
は、各チップ６の端子の位置が決まっているため、プロ
ーブカードを１１η記提案例のように改良しても、多数
個測定することか限定され、また、チップサイズが小形
化されてくると、ブロー。
は、各チップ６の端子の位置が決まっているため、プロ
ーブカードを１１η記提案例のように改良しても、多数
個測定することか限定され、また、チップサイズが小形
化されてくると、ブロー。
ブカードの針位置粒度、太さ、材質などの問題が新たに
生ずる。
生ずる。
このため、ウェーハテスト用のプローブカードは、基本
的には、ウェーハチップの各品秤毎の端子に合わせて製
作する必要があった。
的には、ウェーハチップの各品秤毎の端子に合わせて製
作する必要があった。
この発明は、上記のような従来のテスト方法の問題点を
解消するためになされたもので、チップサイズやチップ
内の端子の位置に無関係にテストを行うことのできるテ
スト用配設構成の提供を目的としている。
解消するためになされたもので、チップサイズやチップ
内の端子の位置に無関係にテストを行うことのできるテ
スト用配設構成の提供を目的としている。
このため、この発明においては、複数のウェーハチップ
を組会わせて１チップとするとともに、その外部に複数
の端子を配設し、複数のつニーハチツブの各端子を市「
記各外部端子に接続するよう構成することにより、１１
η記Ｌ１的を構成しようとするものである。
を組会わせて１チップとするとともに、その外部に複数
の端子を配設し、複数のつニーハチツブの各端子を市「
記各外部端子に接続するよう構成することにより、１１
η記Ｌ１的を構成しようとするものである。
以上のような配置構成により各ウェーハチップごとに、
そのサイズや端子位置に関係なくテストジグを作製する
ことができ、かつウェーハのテスト時の移動回数を減少
し得る。
そのサイズや端子位置に関係なくテストジグを作製する
ことができ、かつウェーハのテスト時の移動回数を減少
し得る。
以上°に、この発明を実施例に基づいて説明する。第１
図に、この発明に係る４ウエーハチップを組合せたチッ
プの一実施例の上面図である。
図に、この発明に係る４ウエーハチップを組合せたチッ
プの一実施例の上面図である。
（構成）
１は組合せウェーハチップで、第２図における従来例の
ウェーハチップ６を４個組合わせたものである。７は従
来のウェーハチップの端子であり、２はこの発明により
、それぞれ各従来端子７から外部へ引出して追加した複
数の外部端子である。３は、従来の各端子７と追加した
各外部端子２との各接続線である。
ウェーハチップ６を４個組合わせたものである。７は従
来のウェーハチップの端子であり、２はこの発明により
、それぞれ各従来端子７から外部へ引出して追加した複
数の外部端子である。３は、従来の各端子７と追加した
各外部端子２との各接続線である。
（動作）
これらの新しい各外部端子２を追加したプローブカーＦ
を製作することにより、従来のようにチップの谷品種ご
とのプローブカードを製作しなくてもすむようになり、
またウェーハテストのためのウェーハ（プローバのステ
ージ）の移動回数が減少する。また、各チップ６のサイ
ズや、チップ端子７の位置が変わっても、各外部端子２
の位置か変化しないために、プローブカードを変更する
必要がなくなる。なお、上記実施例においては、第２図
における従来のウェーハ６を４個組み合わせた１を例に
ついて説明したが、これのみに限定されることなく、ウ
ェーハ８．１枚をひとまとめにしてもよい。
を製作することにより、従来のようにチップの谷品種ご
とのプローブカードを製作しなくてもすむようになり、
またウェーハテストのためのウェーハ（プローバのステ
ージ）の移動回数が減少する。また、各チップ６のサイ
ズや、チップ端子７の位置が変わっても、各外部端子２
の位置か変化しないために、プローブカードを変更する
必要がなくなる。なお、上記実施例においては、第２図
における従来のウェーハ６を４個組み合わせた１を例に
ついて説明したが、これのみに限定されることなく、ウ
ェーハ８．１枚をひとまとめにしてもよい。
（発明の効果〕
以上、説明したように、この発明によりば、従来のウェ
ーハのチップを複数個組み合わせ、新たに複数の外部端
子を追加するよう構成したので、従来の多種を要したウ
ェーハテストジグの統一が可能となり、また、テスト時
のウェーハの移動回数や時間を短縮して、テストの能率
を向りさせることができた。
ーハのチップを複数個組み合わせ、新たに複数の外部端
子を追加するよう構成したので、従来の多種を要したウ
ェーハテストジグの統一が可能となり、また、テスト時
のウェーハの移動回数や時間を短縮して、テストの能率
を向りさせることができた。
第１図は、この発明の一実施例による、従来のチップを
４個組み合わせたウェーハチップの配設構成の上面図、
第２図は、従来のウェーハチップの上面図、第３図は、
従来のプローブ改良提案例の一例である。 ！・・・・・・組み合わせウェーハチップ２・・・・・
・外部端子 ３・・・・・・接続線 ６・・・・・・従来のウェーハチップ ７・・・・・・従来端子
４個組み合わせたウェーハチップの配設構成の上面図、
第２図は、従来のウェーハチップの上面図、第３図は、
従来のプローブ改良提案例の一例である。 ！・・・・・・組み合わせウェーハチップ２・・・・・
・外部端子 ３・・・・・・接続線 ６・・・・・・従来のウェーハチップ ７・・・・・・従来端子
Claims (1)
- 各端子を有するウェーハチップを複数個組み合わせて１
チップとし、該チップの外部所定位置に複数の外部端子
を配設するとともに、該各外部端子を、それぞれ前記複
数個のウェーハチップ端子と接続したことを特徴とする
集積回路ウェーハのテスト用配設構成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24167086A JPS6395641A (ja) | 1986-10-09 | 1986-10-09 | 集積回路ウエ−ハのテスト用配設構成 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24167086A JPS6395641A (ja) | 1986-10-09 | 1986-10-09 | 集積回路ウエ−ハのテスト用配設構成 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6395641A true JPS6395641A (ja) | 1988-04-26 |
Family
ID=17077769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24167086A Pending JPS6395641A (ja) | 1986-10-09 | 1986-10-09 | 集積回路ウエ−ハのテスト用配設構成 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6395641A (ja) |
-
1986
- 1986-10-09 JP JP24167086A patent/JPS6395641A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5239191A (en) | Semiconductor wafer | |
| US20030074611A1 (en) | Efficient test structure for non-volatile memory and other semiconductor integrated circuits | |
| EP0834124B1 (en) | Parallel testing of cpu cache and instruction units | |
| CN106990346A (zh) | 用开关切换单一信号信道与多个连接垫的链接的测试电路 | |
| JPH03214638A (ja) | 半導体ウェハ | |
| JPS6395641A (ja) | 集積回路ウエ−ハのテスト用配設構成 | |
| JPH08107185A (ja) | 半導体記憶装置 | |
| JPS6331131A (ja) | 半導体ウエハ | |
| JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
| JPS604234A (ja) | 集積回路装置 | |
| JPS609136A (ja) | 自己試験タイプｌｓｉ | |
| JP3287590B2 (ja) | 半導体集積回路装置 | |
| JPS6313341A (ja) | 半導体集積回路とその試験方法 | |
| JPH01293650A (ja) | 集積回路 | |
| JPS61176127A (ja) | 半導体マスク | |
| JP2659487B2 (ja) | 半導体集積回路 | |
| JPH05326654A (ja) | Ｉｃウエハ | |
| JP2001308152A (ja) | 半導体ウエハ及びその試験方法 | |
| JPH03211843A (ja) | 半導体集積回路 | |
| JPH0613445A (ja) | 大規模集積回路のウェハテスト方法 | |
| JPH0429350A (ja) | 半導体テスト方法 | |
| JPH0438846A (ja) | 半導体集積回路装置の機能試験方法 | |
| JPS6197941A (ja) | 半導体ウエハにおけるテスト回路部 | |
| JPH06140486A (ja) | プロービング方法 | |
| JPH05121501A (ja) | 半導体集積回路 |