JPH0429350A - 半導体テスト方法 - Google Patents
半導体テスト方法Info
- Publication number
- JPH0429350A JPH0429350A JP13666690A JP13666690A JPH0429350A JP H0429350 A JPH0429350 A JP H0429350A JP 13666690 A JP13666690 A JP 13666690A JP 13666690 A JP13666690 A JP 13666690A JP H0429350 A JPH0429350 A JP H0429350A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- defective
- wafer
- measured
- nondefective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 230000002950 deficient Effects 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000000523 sample Substances 0.000 abstract description 9
- 238000009966 trimming Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体テスト方法、特にウェハテスト工程に
おいて複数チップを同時測定する方法に関するものであ
る。
おいて複数チップを同時測定する方法に関するものであ
る。
［従来の技術］
第５図は従来の半導体テスト装置のブロック図である。
図において、（７）は半導体テスト装置本体、（８）は
ピンエレクトロニクスとＤＣ測定ユニットなどで構成さ
れたテストヘッドである。
ピンエレクトロニクスとＤＣ測定ユニットなどで構成さ
れたテストヘッドである。
このテストヘッド（８）は別名ステーションともいって
いる。
いる。
第５図の様にウェハテスト工程において２スデーシヨン
で処理する時、あるいは片ステーションて複数チップ同
時測定を行う時、測定チップに第６図に示すような不良
チップ（２）が含まれる場合、前記不良チップ（２）に
対しても良品チップ（３）を測定するのと同じテスト時
間を必要とする。例えば第６図の様に４チツプを同時に
測定する場合、不良チップ（２）が不良であると判定さ
れテストを終了しても、良品チップ（３）のテストか終
わるまで待たなければならず、結果的に同じテスト時間
を必要とする。
で処理する時、あるいは片ステーションて複数チップ同
時測定を行う時、測定チップに第６図に示すような不良
チップ（２）が含まれる場合、前記不良チップ（２）に
対しても良品チップ（３）を測定するのと同じテスト時
間を必要とする。例えば第６図の様に４チツプを同時に
測定する場合、不良チップ（２）が不良であると判定さ
れテストを終了しても、良品チップ（３）のテストか終
わるまで待たなければならず、結果的に同じテスト時間
を必要とする。
［発明が解決しようとする課題］
従来の半導体テスト装置は以上のように構成されていた
ので、不良チップのテストにも良品チップ同様のテスト
時間を要し、処理能力の向上を妨げ、特に良品と不良品
の実質テスト時間の差が激しい時は著しく効率を落とす
などの問題点があった。
ので、不良チップのテストにも良品チップ同様のテスト
時間を要し、処理能力の向上を妨げ、特に良品と不良品
の実質テスト時間の差が激しい時は著しく効率を落とす
などの問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、不良チップを可能な限り測定しないようにし
て、処理能力の向上を図った半導体テスト方法を得るこ
とを目的とする。
たもので、不良チップを可能な限り測定しないようにし
て、処理能力の向上を図った半導体テスト方法を得るこ
とを目的とする。
［課題を解決するための手段］
この発明における半導体テスト方法は、固定プローブを
テスト装置が測定可能なチップ数以上のチップに針を立
てれる様な構造にし、ウェハテスト以前の工程例えばレ
ーザトリミングのデータを基に、不良チップには信号を
与えない様にリレーで切り換えるようにしたものである
。
テスト装置が測定可能なチップ数以上のチップに針を立
てれる様な構造にし、ウェハテスト以前の工程例えばレ
ーザトリミングのデータを基に、不良チップには信号を
与えない様にリレーで切り換えるようにしたものである
。
［作用コ
この発明における半導体テスト方法は、固定プローブを
テスト装置が測定可能なチップ数以上のチップに針を立
てれる様に構成されており、不良チップには信号を与え
ない様にすることにより、不良チップを測定しないよう
にする。
テスト装置が測定可能なチップ数以上のチップに針を立
てれる様に構成されており、不良チップには信号を与え
ない様にすることにより、不良チップを測定しないよう
にする。
［実施例］
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例である半導体ウェハ（１）
の前工程における良・不良情報を示した図である。図に
おいて、（２）はウェハテストの前工程であるレーザト
リミングにおける不良チップ、（３）は良品チップを示
す。
の前工程における良・不良情報を示した図である。図に
おいて、（２）はウェハテストの前工程であるレーザト
リミングにおける不良チップ、（３）は良品チップを示
す。
第２図はこの発明の一実施例による固定プローブの針立
て部（４）の図である。
て部（４）の図である。
本実施例における半導体テスト装置は４チップ同時測定
可能であり、固定プローブは８チツプに針立て可能な構
造になっている。
可能であり、固定プローブは８チツプに針立て可能な構
造になっている。
次にテスト方法について説明する。
先ず、レーザトリミング工程においてウェハ（１）の良
・不良情報マツプを記憶して置く。次に、ウェハテスト
工程において第２図のような８チツプに針（５）を立て
る針立て部（４）を持つ固定プローブを用い、第１図の
ウェハ（１）上の良・不良情報を図示したチップに針（
５）を立てる。
・不良情報マツプを記憶して置く。次に、ウェハテスト
工程において第２図のような８チツプに針（５）を立て
る針立て部（４）を持つ固定プローブを用い、第１図の
ウェハ（１）上の良・不良情報を図示したチップに針（
５）を立てる。
第１図に示す良・不良情報を基に前工程における不良チ
ップ（２）には信号を与えない様にリレー（図示せず）
を切り換えて、第１図における前工程での良品チップ（
３）のみ測定チップ（６）として選び測定する。すなわ
ち、第１図に示す８チツプの内第３図の様に、Ａ、Ｂ、
（：、Ｄのチップのみ測定される。
ップ（２）には信号を与えない様にリレー（図示せず）
を切り換えて、第１図における前工程での良品チップ（
３）のみ測定チップ（６）として選び測定する。すなわ
ち、第１図に示す８チツプの内第３図の様に、Ａ、Ｂ、
（：、Ｄのチップのみ測定される。
本実施例においては８チツプのうち４チツプが前工程で
の不良チップであるため処理能力は２倍になる。８チツ
プの内５チツプ以上が前工程の良品である場合はウェハ
の移動を制御し、未測定チップが出ないようにする。
の不良チップであるため処理能力は２倍になる。８チツ
プの内５チツプ以上が前工程の良品である場合はウェハ
の移動を制御し、未測定チップが出ないようにする。
なお、上記実施例ではウェハテストの前工程としてレー
ザトリミングの場合を示したが、簡易ウェハテストをウ
ェハテストの前に実施してもよい。
ザトリミングの場合を示したが、簡易ウェハテストをウ
ェハテストの前に実施してもよい。
また、上記実施例では第２図の様に直列に並んだ８チツ
プに針（５）が立てれる場合について説明したが第４図
の様に並列にしてもよい。
プに針（５）が立てれる場合について説明したが第４図
の様に並列にしてもよい。
［発明の効果］
以上のようにこの発明によれば、不良チップを爾後の工
程で測定しないようにしたので、処理能力の向上が計れ
るという効果がある。
程で測定しないようにしたので、処理能力の向上が計れ
るという効果がある。
第１図はこの発明の一実施例である半導体ウェハ（１）
の前工程における良・不良情報を示した図、第２図はこ
の発明の一実施例である固定プローブの針立て部の図、
第３図はこの発明の一実施例による測定チップを示す図
、第４図はこの発明の他の実施例である固定プローブの
針立て部の図、第５図は従来の半導体テスト装置のブロ
ック図である。第６図は従来の測定される半導体ウェハ
の図である。 図において、（１）は半導体ウェハ、（２）は不良チッ
プ、（３）は良品チップ、（４）は固定プローブの針立
て部、（５）は針、（６）は測定チップを示す。 なお、図中、同一符号は同一、または相当部分をンバす
。 代理人 大 岩 増 雄 第１図 第２図 第３図 第４図 第５図 第６図
の前工程における良・不良情報を示した図、第２図はこ
の発明の一実施例である固定プローブの針立て部の図、
第３図はこの発明の一実施例による測定チップを示す図
、第４図はこの発明の他の実施例である固定プローブの
針立て部の図、第５図は従来の半導体テスト装置のブロ
ック図である。第６図は従来の測定される半導体ウェハ
の図である。 図において、（１）は半導体ウェハ、（２）は不良チッ
プ、（３）は良品チップ、（４）は固定プローブの針立
て部、（５）は針、（６）は測定チップを示す。 なお、図中、同一符号は同一、または相当部分をンバす
。 代理人 大 岩 増 雄 第１図 第２図 第３図 第４図 第５図 第６図
Claims (1)
- ウェハテスト工程において、その前工程で不良となっ
たチップについては爾後の工程で測定しないようにした
ことを特徴とする半導体テスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13666690A JPH0429350A (ja) | 1990-05-24 | 1990-05-24 | 半導体テスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13666690A JPH0429350A (ja) | 1990-05-24 | 1990-05-24 | 半導体テスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0429350A true JPH0429350A (ja) | 1992-01-31 |
Family
ID=15180657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13666690A Pending JPH0429350A (ja) | 1990-05-24 | 1990-05-24 | 半導体テスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0429350A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093344A (ja) * | 2004-09-22 | 2006-04-06 | New Japan Radio Co Ltd | 半導体チップ測定方法 |
| CN107544010A (zh) * | 2016-06-28 | 2018-01-05 | 中芯国际集成电路制造(上海)有限公司 | 测试设备及测试方法 |
-
1990
- 1990-05-24 JP JP13666690A patent/JPH0429350A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093344A (ja) * | 2004-09-22 | 2006-04-06 | New Japan Radio Co Ltd | 半導体チップ測定方法 |
| JP4606827B2 (ja) * | 2004-09-22 | 2011-01-05 | 新日本無線株式会社 | 半導体チップ測定方法 |
| CN107544010A (zh) * | 2016-06-28 | 2018-01-05 | 中芯国际集成电路制造(上海)有限公司 | 测试设备及测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641816B2 (ja) | 半導体集積回路の測定方法 | |
| JPH0429350A (ja) | 半導体テスト方法 | |
| JPH0574878A (ja) | ウエーハの試験方法 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JPH097388A (ja) | 半導体試験用救済アドレス解析装置 | |
| JPH0399450A (ja) | 半導体試験装置 | |
| JPS59141077A (ja) | 集積回路測定装置 | |
| JP2657298B2 (ja) | 半導体ウエハの検査方法 | |
| JPH04204271A (ja) | Ｉｃのテスト装置 | |
| JPH0195529A (ja) | ウエーハのテスト方法 | |
| JPS59125636A (ja) | 集積回路の試験装置及びその方法 | |
| JP2772086B2 (ja) | 半導体テスト装置 | |
| JPH0463453A (ja) | 半導体のテスト装置 | |
| JPH04205899A (ja) | 半導体製造装置 | |
| JPS63177437A (ja) | 半導体集積回路装置の試験方法 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JPH06101496B2 (ja) | 半導体デバイスの試験測定装置 | |
| JPS58143545A (ja) | 試験回路を備えた集積回路 | |
| JPH03179278A (ja) | 半導体試験方法 | |
| JPS58169924A (ja) | Ｉｃウエハの試験装置 | |
| JPH04241439A (ja) | Ｉｃテスト・システム | |
| JPH04168739A (ja) | 半導体装置テストシステム | |
| JPH04276639A (ja) | Ｉｃチップのテスト方法 | |
| JPH05315413A (ja) | 半導体試験装置 | |
| JPH01211935A (ja) | ウエーハのプロービング装置 |