CN106990346A - 用开关切换单一信号信道与多个连接垫的链接的测试电路 - Google Patents

用开关切换单一信号信道与多个连接垫的链接的测试电路 Download PDF

Info

Publication number
CN106990346A
CN106990346A CN201610786330.7A CN201610786330A CN106990346A CN 106990346 A CN106990346 A CN 106990346A CN 201610786330 A CN201610786330 A CN 201610786330A CN 106990346 A CN106990346 A CN 106990346A
Authority
CN
China
Prior art keywords
test
test circuit
switch
probe
connection gasket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610786330.7A
Other languages
English (en)
Inventor
赖鸿尉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sync-Tech System Corp
Original Assignee
Sync-Tech System Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sync-Tech System Corp filed Critical Sync-Tech System Corp
Publication of CN106990346A publication Critical patent/CN106990346A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07385—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using switching of signals between probe tips and test bed, i.e. the standard contact matrix which in its turn connects to the tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种测试电路，用于进行一晶粒的连接垫测试，其中该晶粒包含至少一组测试单位，每组测试单位包含多个连接垫。该测试电路包含多个探针，分别对应于该多个连接垫；至少一信号信道；以及至少一开关，耦接于该至少一信号信道与该多个探针之间，用来切换该至少一信号信道与该多个探针的连结。

Description

用开关切换单一信号信道与多个连接垫的链接的测试电路
技术领域
本发明涉及一种测试电路，尤其涉及一种使用开关切换单一信号信道与多个连接垫的链接的测试电路。
背景技术
现今半导体制程已发展成熟，且半导体制程的卓越技术使集成电路的应用越来越广泛，民众所使用的电子产品大多使用集成电路芯片做为核心组件，而用于控制电子产品。半导体制程的演进越来越精密，因此现今发展出许多种测试设备及测试方式，以针对集成电路芯片进行测试，例如：集成电路芯片的连接垫测试(PAD test)，其是针对集成电路芯片中用于打线(wire-bonding)或金凸块(gold bump)的连接垫进行测试，以避免连接垫无法运作的集成电路芯片进行封装出货，进而防止瑕疵品流于市面上。
针对新设计的集成电路芯片，测试设备厂商也相应地推出不同型号的测试设备，以符合应用需求。然而，由于测试设备的造价非常昂贵，对于测试厂商来说，若要随着测试设备的推陈出新而汰换已购置的测试设备，将会导致测试厂商的测试成本大幅提高。
因此，为了降低测试成本，如何在不需完全汰换已购置测试设备的情况下，让不同型号的测试设备间具有兼容性，实为业界的重要课题之一。
发明内容
因此，本发明的主要目的即在于提供使用开关切换单一信号信道与多个连接垫的链接的测试电路，以减少测试电路所需的硬件面积及节省制造成本，同时让不同型号的测试设备之间具有兼容性。
本发明公开一种测试电路(其可为一探针卡)，设置有多个开关，用来通过多个开关分别切换测试机的信号信道与晶粒的多个连接垫的链接(或单一信号信道与多个探针的连结)，如此可在测试时间相同的情况下，减少测试电路所需的硬件面积，以节省制造成本。由于本发明通过单一信号信道测试多个连接垫，因此测试机可通过其余信号信道，同时对其他测试单位或晶粒进行测试，以提升测试机的同测数并增加测试吞吐量。
本发明的测试电路可安装于不同型号的测试设备，通过更换测试电路以及更新对应测试流程，可让不同型号的测试设备之间具有兼容性，因此测试厂商可使用已购置的测试设备来实现另一型号测试设备的测试顺序，以配合不同集成电路芯片设计。如此一来，即可有效降低测试厂商的测试成本。
附图说明
其中，附图标记说明如下：
1、2、3、4 测试设备
10、20、30、40、50、60、70 探针卡
201～208、301、302、401、52、62、72 开关
CH1～CH8 信号信道
P1～PM 连接垫
11 测试机
12 待测组件
51、61、71 基板
63、73、74 贯孔
75 印刷线路
具体实施方式
图1为一测试设备1的功能方块图。测试设备1包含一探针卡10及一测试机(Tester)11，用以测试至少一待测组件(Device Under Test，DUT)12。探针卡10可为一测试电路，作为测试机11与待测组件12间的连接接口，使用于集成电路芯片的连接垫测试(PADtest)，目的在连接测试机11的信号信道与待测组件12包含的芯片或晶粒(Die)连接垫。测试机11可提供待测组件12所需的测试信号，并接收待测组件12的响应信号，以进一步根据响应信号以及默认条件与结果，判断待测组件12的电性测试结果指示为良品或瑕疵品。此外，操作人员也可通过测试机11执行特定测试程序，以控制待测组件12的测试流程。
图2为一测试设备2的局部示意图。测试设备2包含一测试机(未绘于图2)及一探针卡20，用以测试待测组件12。探针卡20包含多个开关201～208，耦接于多个信号信道CH1～CH8与多个探针之间，每一开关用来切换单一信号信道与N个探针的连结，每一探针对应于一连接垫。例如，开关201～208可为一单刀双掷(Single Pole Double Throw)开关，其中开关201用来切换信号信道CH1与二个探针及对应连接垫P1、P2的连结，开关202用来切换信号信道CH2与二个探针及对应连接垫P3、P4的连结，以此类推。假设以M个连接垫P1～PM为一组测试单位，则每组测试单位需(M/N)个开关来进行连接垫测试。若M实质上为十六且N实质上为二的情况下，则每组测试单位需八个开关。
在进行连接垫测试时，测试机一次针对单一连接垫进行电性测试。举例来说，测试机控制开关201～208将信号信道CH1～CH8分别连接至连接垫P1、P3、…、P(M－1)，并依序通过信号信道CH1～CH8输出测试信号至连接垫P1、P3、…、P(M－1)，以接收从连接垫P1、P3、…、P(M－1)回传的响应信号。接着，测试机改变开关的切换状态，即控制开关201～208将信号信道CH1～CH8连接至连接垫P2、P4、…、PM，并依序通过信号信道CH1～CH8输出测试信号至连接垫P2、P4、…、PM，以接收从连接垫P2、P4、…、PM回传的响应信号。如此一来，测试机即完成一组测试单位的连接垫测试。当测试机收集到晶粒全部的连接垫所回传的响应信号时，测试机可根据响应信号的电性测试结果，指示晶粒(即待测组件12)为良品或瑕疵品。
换言之，测试机首先固定开关的切换状态，依序通过信号信道输出测试信号至连接垫以及从该连接垫接收响应信号；接着，测试机改变开关的切换状态，再依序通过信号信道输出测试信号至另一连接垫以及从该另一连接垫接收响应信号。当测试机收集到晶粒全部的连接垫所回传的响应信号时，测试机可根据响应信号的电性测试结果，指示晶粒(即待测组件12)为良品或瑕疵品。
图3为本发明实施例另一测试设备3的局部示意图。测试设备3包含一测试机(未绘于图3)及一探针卡30，用以测试待测组件12。探针卡30包含多个开关301、302，耦接于多个信号信道CH1、CH2与多个探针之间，每一开关用来切换单一信号信道与八个探针之连结。例如，开关301用来切换信号信道CH1与八个探针及对应连接垫P1～P8的连结，而开关302用来切换信号信道CH2与八个探针及对应连接垫P9～PM的连结。在此情况下，同样对十六个连接垫P1～PM为一组测试单位进行测试时，相较于探针卡20需八个开关，探针卡30只需二个开关，即可在相同测试时间内完成一组测试单位的测试(由于测试机一次只针对单一连接垫进行电性测试，因此在每组测试单位的连接垫总数量相同的情况下，测试时间也相同)。
如此一来，在测试时间相同的情况下，由于探针卡30使用较少数量的开关，因此所需的硬件面积也较小，其中探针卡30所需的硬件面积约为探针卡20所需的四分之一，如此可节省探针卡30的制造成本。值得注意的是，由于每组测试单位仅使用二信号信道CH1、CH2，因此测试机可通过其余信号信道CH3～CH8，对另外三组测试单位进行测试，以提升测试机的同测数，即增加测试吞吐量(Throughput)。
于图3的实施例中，在进行连接垫测试时，测试机首先启动信号信道CH1及对应的开关301后，通过信号信道CH1依序输出测试信号至连接垫P1～P8，以分别接收从连接垫P1～P8回传的响应信号。接着，测试机启动信号信道CH2对应的开关302后，通过信号信道CH2依序输出测试信号至连接垫P2～PM，以分别接收从连接垫P2～PM回传的响应信号。如此一来，测试机即完成一组测试单位的连接垫测试，以针对下一组测试单位进行连接垫测试。当晶粒的所有测试单位皆完成连接垫测试时，测试机可根据响应信号的电性测试结果，指示晶粒(即待测组件12)为良品或瑕疵品。
图4为本发明实施例另一测试设备4的局部示意图。测试设备4包含一测试机(未绘于图4)及一探针卡40，用以测试待测组件12。探针卡40的开关401用来切换单一信号信道与十六个探针的连结，在此情况下，同样对十六个连接垫P1～PM为一组测试单位进行测试时，探针卡40只需一个开关，即可在相同测试时间内完成一组测试单位的测试。
如此一来，在测试时间相同的情况下，由于探针卡40使用较少数量的开关，因此所需的硬件面积也较小，其中探针卡40所需的硬件面积约为探针卡30所需的二分之一(或探针卡20所需的八分之一)，如此可节省探针卡40的制造成本。值得注意的是，由于每组测试单位仅使用一信号信道CH1，因此测试机可通过其余信号信道CH2～CH8，对另外七组测试单位进行测试，以提升测试机的同测数，即增加测试吞吐量。
于图4的实施例中，在进行连接垫测试时，测试机首先启动信号信道CH1及对应的开关401后，通过信号信道CH1依序输出测试信号至连接垫P1～PM，以分别接收从连接垫P1～PM回传的响应信号。如此一来，测试机即完成一组测试单位的连接垫测试，以针对下一组测试单位进行连接垫测试。当晶粒的所有测试单位皆完成连接垫测试时，测试机可根据响应信号的电性测试结果，指示晶粒(即待测组件12)为良品或瑕疵品。
根据上述的实施例可知，若将单一晶粒的所有P个连接垫分成多组测试单位，其中每组测试单位包含M个连接垫，且每个开关可切换单一信号信道与N个探针的连结，则探针卡需(M/N)个开关来测试每组测试单位，此时测试机仅需(P/N)个信号信道即可测试单一晶粒的所有连接垫。
举例来说，假设测试机包含十六个信号信道，在探针卡没有设置开关的情况下，十六个信号信道分别对应十六个连接垫。于本发明中，在探针卡设置有开关的情况下，以图3为例，若将单一晶粒的一二八个连接垫(P＝128)分成八组测试单位，每组测试单位包含十六个连接垫(M＝16)，且每组测试单位需二个一对八的开关(N＝8)及二个信号信道，则测试机可通过十六个信号信道(即，P/N＝128/8＝16；或2信道＊8组测试单位＝16信道)，测试单一晶粒的所有连接垫。
以图4为例，假设测试机包含十六个信号信道，若将单一晶粒的一二八个连接垫分成八组测试单位，每组测试单位包含十六个连接垫(M＝16)，且每组测试单位需一个一对十六的开关(N＝16)及一个信号信道，则测试机仅需八个信号信道(即，P/N＝128/16＝8；或1信道＊8组测试单位＝8信道)，即可测试单一晶粒的所有连接垫。因此，测试机可通过其余八个信号信道，同时测试另一晶粒。
请注意，测试设备2、3及4分别包含不同型号的测试机及对应测试流程，因此所对应的连接垫测试顺序不同，以配合不同集成电路芯片设计。例如，针对包含M个连接垫的一组测试单位，测试设备2的测试顺序为：连接垫P1、P3、…、P(M－1)及P2、P4、…、PM；测试设备3的测试顺序为：连接垫P1～P8及P9～PM；而测试设备4的测试顺序为：连接垫P1～PM。据此，若要让某一型号测试设备能够实现另一型号测试设备的测试顺序，假设要将测试设备2的测试顺序实现在测试设备4上，操作人员可将测试设备4的探针卡40安装在测试设备2中，并通过修改或更新测试设备4的测试流程(例如，更新自动控制软件程序)，即可使用测试设备4来实现测试设备2的测试顺序。
由于探针卡乃是测试机与待测组件间的连接接口(其为可拆卸组件)，且探针卡的造价相对低于测试机的造价，因此对于测试厂商来说，更换探针卡所需的费用应低于新购置测试设备所需的费用。简言之，本发明通过更换探针卡以及更新测试流程，可让不同型号的测试设备之间具有兼容性，因此测试厂商可使用已购置的测试设备来实现另一型号测试设备的测试顺序，以配合不同集成电路芯片设计。如此一来，即可有效降低测试厂商的测试成本。
本发明于探针卡设置多个开关，用来通过多个开关分别切换测试机的信号信道与晶粒的多个连接垫的链接(或信号信道与多个探针的连结)，如此可在测试时间相同的情况下，减少探针卡所需的硬件面积，以节省探针卡的制造成本。值得注意的是，由于本发明通过单一信号信道测试多个连接垫，因此测试机可通过其余信号信道，同时对其他测试单位或晶粒进行测试，以提升测试机的同测数并增加测试吞吐量。
举凡符合上述架构的探针卡皆属本发明范畴，而不限于上述实施例。举例来说，开关可为一对二、一对四、一对八、一对十六切换开关或其他可行的单刀多掷开关或一对多固态继电器(Solid-State Relay，SSR)，即N可为大于二的任意正整数。此外，本领域的技术人员可针对探针卡的硬件架构、电路设计、形状、尺寸，根据上述架构进行修饰及变化，而未有所限。
举例来说，图5为本发明实施例一探针卡50的剖面结构范例图。探针卡50包含一基板51、多个开关52、多个探针以及多个保持架。开关52设置于基板51的一表面上(如，下表面)，耦接于多个探针及测试机(未绘于图5)之间，用来切换测试机的单一信号信道与N个探针之间的连结。保持架设置于基板51的同一表面上(如，下表面)，用来固定探针，以利进行连接垫测试。换言之，开关52与探针设置于基板51的相同表面上。
图6为本发明实施例另一探针卡60的剖面结构范例图。探针卡60包含一基板61、多个开关62、多个探针以及多个保持架。开关62设置于基板61的一表面上(如，上表面)，耦接于多个探针及测试机(未绘于图6)之间，用来切换测试机的单一信号信道与N个探针之间的连结。保持架设置于基板61的另一表面上(如，下表面)，用来固定探针，以利进行连接垫测试。换言之，开关62与探针设置于基板61的相异表面上。基板61中形成有多个贯孔63(via)，用来连接设置于相异表面的开关62与探针，让开关62可通过贯孔63连接至探针，以利测试信号及响应信号的传递与接收。
图7为本发明实施例另一探针卡70的剖面结构范例图。探针卡70包含一基板71、多个开关72、多个探针以及对应保持架。开关72设置于基板71的一表面上(如，上表面)，耦接于多个探针及测试机(未绘于图7)之间，用来切换测试机的单一信号信道与N个探针之间的连结。保持架设置于基板71的另一表面上(如，下表面)，用来固定探针，以利进行连接垫测试。换言之，开关72与探针设置于基板71的相异表面上。基板71中形成有贯孔73、74及印刷线路75，探针可通过贯孔73连接至印刷线路75，再通过贯孔74连接至开关72，以构成开关72与探针间的信号传递路径。于一实施例中，印刷线路75的长实质上可为10～15厘米，以符合探针卡70的尺寸规范。
值得注意的是，根据图2至图4可知，若固定每组测试单位的连接垫数量，则探针卡20所需硬件面积(如：八个开关)约为探针卡30所需硬件面积(如：二个开关)的四倍，或约为探针卡40所需硬件面积(如：一个开关)的八倍。因此，当测试机的形状尺寸固定时，探针卡30及40的基板有较多可利用面积，如此可让设计者根据实际需求，调整开关在基板上的位置及印刷线路的长度，以增加设计弹性。
综上所述，本发明公开一种测试电路(其可为一探针卡)，设置有多个开关，用来通过多个开关分别切换测试机的信号信道与晶粒的多个连接垫的链接(或单一信号信道与多个探针的连结)，如此可在测试时间相同的情况下，减少测试电路所需的硬件面积，以节省制造成本。由于本发明通过单一信号信道测试多个连接垫，因此测试机可通过其余信号信道，同时对其他测试单位或晶粒进行测试，以提升测试机的同测数并增加测试吞吐量。本发明的测试电路可安装于不同型号的测试设备，通过更换测试电路以及更新对应测试流程，可让不同型号的测试设备之间具有兼容性，因此测试厂商可使用已购置的测试设备来实现另一型号测试设备的测试顺序，以配合不同集成电路芯片设计。如此一来，即可有效降低测试厂商的测试成本。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种测试电路，用于进行一晶粒的连接垫测试，其中该晶粒包含至少一组测试单位，每组测试单位包含多个连接垫，且该测试电路包含：
多个探针，分别对应于该多个连接垫；
至少一信号信道；以及
至少一开关，耦接于该至少一信号信道与该多个探针之间，用来切换该至少一信号信道与该多个探针的连结。
2.如权利要求1所述的测试电路，其特征在于，该测试电路另包含一基板，用来设置该至少一开关以及该多个探针。
3.如权利要求2所述的测试电路，其特征在于，该至少一开关以及该多个探针设置于该基板的相同表面上。
4.如权利要求2所述的测试电路，其特征在于，该至少一开关以及该多个探针设置于该基板的相异表面上。
5.如权利要求4所述的测试电路，其特征在于，该基板中形成有多个贯孔，用来连接该至少一开关以及该多个探针。
6.如权利要求4所述的测试电路，其特征在于，该基板中形成有：
多个第一贯孔；
多个第二贯孔；以及
多个印刷线路，耦接于该多个第一贯孔与该多个第二贯孔之间，其中该多个探针通过该多个第一贯孔连接至该多个印刷线路，且该多个印刷线路通过该多个第二贯孔连接至该至少一开关；
其中该多个印刷线路的长度实质上为10至15厘米。
7.如权利要求1所述的测试电路，其特征在于，该测试电路是用于一测试设备，其中该测试设备包含有：
一测试机，耦接于该测试电路，用来通过该至少一信号信道，输出一测试信号至该测试电路以及从该测试电路接收一响应信号；以及
一待测组件，包含该晶粒，其中该待测组件通过该测试电路连接该至少一信号信道与该晶粒的多个连接垫的一者。
8.如权利要求7所述的测试电路，其特征在于，于进行该连接垫测试时，该测试机启动该至少一信号信道的一者以及该至少一开关后，通过该至少一信号信道的一者依序输出该测试信号至该多个连接垫，以分别接收从该多个连接垫回传之该响应信号。
9.如权利要求1所述的测试电路，其特征在于，该测试单位包含M个连接垫，该至少一开关的一者用来切换该至少一信号信道的一者与N个探针的链接，且该测试电路通过(M/N)个开关测试该测试单位。
10.如权利要求1所述的测试电路，其特征在于，该至少一开关为一对二、一对四、一对八或一对十六切换开关。
CN201610786330.7A 2016-01-20 2016-08-31 用开关切换单一信号信道与多个连接垫的链接的测试电路 Pending CN106990346A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662280712P 2016-01-20 2016-01-20
US62/280,712 2016-01-20

Publications (1)

Publication Number Publication Date
CN106990346A true CN106990346A (zh) 2017-07-28

Family

ID=59394691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610786330.7A Pending CN106990346A (zh) 2016-01-20 2016-08-31 用开关切换单一信号信道与多个连接垫的链接的测试电路

Country Status (4)

Country Link
JP (1) JP6405346B2 (zh)
KR (1) KR101912325B1 (zh)
CN (1) CN106990346A (zh)
TW (1) TWI595248B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108196179A (zh) * 2017-12-05 2018-06-22 广东欧珀移动通信有限公司 印制电路板、终端及基于共用测试点的电路测试方法
CN113933683A (zh) * 2021-09-23 2022-01-14 洛晶半导体(上海)有限公司 芯片测试系统及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6912776B2 (ja) * 2017-11-08 2021-08-04 グローバルウェーハズ・ジャパン株式会社 誘電体膜の電気伝導率測定装置
CN115856588B (zh) * 2023-02-22 2023-08-04 长鑫存储技术有限公司 芯片测试板及测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101099085A (zh) * 2005-01-07 2008-01-02 佛姆法克特股份有限公司 用于提高电子器件测试系统的工作频率的方法和装置
CN101545942A (zh) * 2008-03-27 2009-09-30 矽创电子股份有限公司 用于测试连接垫的电路
CN101573627A (zh) * 2006-12-06 2009-11-04 佛姆法克特股份有限公司 共享用于测试半导体器件的系统中的资源
CN102466739A (zh) * 2010-11-02 2012-05-23 旺矽科技股份有限公司 探针卡
CN105575303A (zh) * 2015-12-24 2016-05-11 中颖电子股份有限公司 液晶驱动芯片测试方法及使用这种测试方法的液晶驱动芯片

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0763788A (ja) * 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> プローブおよび電気部品／回路検査装置ならびに電気部品／回路検査方法
JP2004125707A (ja) * 2002-10-04 2004-04-22 Tokyo Cathode Laboratory Co Ltd 半導体検査装置、半導体検査装置用マザーボード及び半導体検査方法
ATE504446T1 (de) * 2002-12-02 2011-04-15 Silverbrook Res Pty Ltd Totdüsenausgleich
US7245134B2 (en) * 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
JP2007305879A (ja) * 2006-05-12 2007-11-22 Mt Picture Display Co Ltd 半導体装置の検査方法及び検査装置
JP2009287943A (ja) * 2008-05-27 2009-12-10 Mitsubishi Electric Corp 基板検査方法
TWI560456B (en) * 2009-03-20 2016-12-01 Bravechips Microelectronics Method of parallel ic test and wafer containing same function dies under test and ic chips containing same function blocks under test
JP5691193B2 (ja) * 2010-02-26 2015-04-01 富士通セミコンダクター株式会社 コンタクタ、半導体装置の試験装置、及び半導体装置の製造方法
US8694845B2 (en) * 2010-04-25 2014-04-08 Ssu-Pin Ma Methods and systems for testing electronic circuits
JP2013088288A (ja) * 2011-10-18 2013-05-13 Fujitsu Semiconductor Ltd 検査装置及び検査システム
US9110134B2 (en) * 2012-12-27 2015-08-18 Intel Corporation Input/output delay testing for devices utilizing on-chip delay generation
JP2014202728A (ja) * 2013-04-10 2014-10-27 独立行政法人国立高等専門学校機構 電子的に組み替え可能な半導体特性測定装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101099085A (zh) * 2005-01-07 2008-01-02 佛姆法克特股份有限公司 用于提高电子器件测试系统的工作频率的方法和装置
CN101573627A (zh) * 2006-12-06 2009-11-04 佛姆法克特股份有限公司 共享用于测试半导体器件的系统中的资源
CN101545942A (zh) * 2008-03-27 2009-09-30 矽创电子股份有限公司 用于测试连接垫的电路
CN102466739A (zh) * 2010-11-02 2012-05-23 旺矽科技股份有限公司 探针卡
CN105575303A (zh) * 2015-12-24 2016-05-11 中颖电子股份有限公司 液晶驱动芯片测试方法及使用这种测试方法的液晶驱动芯片

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108196179A (zh) * 2017-12-05 2018-06-22 广东欧珀移动通信有限公司 印制电路板、终端及基于共用测试点的电路测试方法
CN113933683A (zh) * 2021-09-23 2022-01-14 洛晶半导体(上海)有限公司 芯片测试系统及方法
CN113933683B (zh) * 2021-09-23 2024-04-23 洛晶半导体(上海)有限公司 芯片测试系统及方法

Also Published As

Publication number Publication date
TWI595248B (zh) 2017-08-11
JP2017129559A (ja) 2017-07-27
KR20170087383A (ko) 2017-07-28
JP6405346B2 (ja) 2018-10-17
KR101912325B1 (ko) 2018-12-28
TW201727249A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
CN106990346A (zh) 用开关切换单一信号信道与多个连接垫的链接的测试电路
JP5765889B2 (ja) 集積回路の並行検査の方法、装置及びシステム
US7307441B2 (en) Integrated circuit chips and wafers including on-chip test element group circuits, and methods of fabricating and testing same
CN103267940B (zh) 多模块平行测试系统
US7977959B2 (en) Method and apparatus for testing devices using serially controlled intelligent switches
US7818640B1 (en) Test system having a master/slave JTAG controller
CN107783025A (zh) 一种基于芯片端口电流驱动能力的测试系统及方法
KR20080074884A (ko) 자동 반도체 웨이퍼 테스트를 위한 반-자동 멀티플렉싱시스템
CN110083560A (zh) 一种多jtag接口切换芯片、方法及单板调试系统
CN109633417B (zh) 多芯片同测结构及方法
US5796260A (en) Parametric test circuit
CN111435145A (zh) 一种针对智能卡芯片的测试系统
CN106558570B (zh) 覆晶薄膜封装
EP0852354A1 (en) Improvements in or relating to integrated circuit
CN105206545B (zh) 一种可选择性配置连接的高密度集成电路测试芯片及其制作方法
US7131045B2 (en) Systems and methods for scan test access using bond pad test access circuits
US7138792B2 (en) Programmable power personality card
US7315177B1 (en) Mixed signal integrated circuits with self-test capability
KR100882425B1 (ko) 멀티 사이트 테스트용 프로브카드
JP2003121498A (ja) スキャンパス回路、集積回路及び集積回路の検査方法
CN106153986A (zh) 用于裸芯片的测试接口板和用于裸芯片的测试系统
JPH04352445A (ja) Ｉｃテスタ用テストヘッド
KR0154731B1 (ko) 병렬 테스트시 전원공급제어회로를 구비한 반도체 검사 장치
CN108254672B (zh) 一种改进的伪四线测试方法及其测试结构
JP2003520967A (ja) 構成可能なバウンダリ・スキャン・パスを有するプリント回路アセンブリ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170728

RJ01 Rejection of invention patent application after publication