CN106558570B - 覆晶薄膜封装 - Google Patents

Abstract

本发明提供一种覆晶薄膜封装，包括可挠性基板、多个第一接合垫、多个第二接合垫、多个第一测试垫、多个第二测试垫、多条第一接合线、多条第二接合线及芯片。可挠性基板包含有至少一区段，每一区段具有中央区以及位于中央区的相对两侧的第一侧区与第二侧区。芯片配置于中央区。第一接合垫与第二接合垫配置于中央区，用来使芯片与可挠性基板接合。第一测试垫与第二测试垫配置于第一侧区。各第一接合线的两端分别连接对应的第一接合垫与对应的第一测试垫。各第二接合线的两端分别连接对应的第二接合垫与对应的第二测试垫。各第二接合线包含有一第一子线段位于第二侧区。降低了测试成本，提高了测试机台的探针卡与所有测试垫同时接合的成功率。

Description

覆晶薄膜封装

技术领域

本发明涉及一种芯片封装，尤其涉及一种覆晶薄膜封装。

背景技术

由于晶片制造技术的日新月异，使得集成电路(Integrated Circuit，IC)产业有突飞猛进的发展趋势，所生产的IC更加轻薄短小化、功能复杂化、高脚数化、高频化以及多元化。在此发展趋势下，覆晶薄膜封装(Chip-on-Film,COF)满足了其封装需求。覆晶薄膜封装可具有细小间距以及良好的可挠性，使其在尺寸安定性、线路高密度、耐燃性、环保等需求上有很好的表现。

随着产品设计需求的改变，覆晶薄膜封装所使用的基板的长度逐渐增加，测试机台上的测试区逐渐无法一次容纳多个覆晶薄膜封装。因此，测试时程变长，测试成本也随之提高。另外，基板加长后，位于两端的测试垫要同时与测试机台的探针卡完整接触的难度也提高了，导致测试成功率降低。若测试制程的成本无法降低，将会严重影响生产成本而不易取得市场竞争优势。

发明内容

本发明提供一种覆晶薄膜封装，可以解决测试成本过高的问题。

本发明的覆晶薄膜封装包括一可挠性基板、多个第一接合垫、多个第二接合垫、多个第一测试垫、多个第二测试垫、多条第一接合线、多条第二接合线以及一芯片。可挠性基板具有至少一中央区、至少一第一侧区与至少一第二侧区。第一侧区与第二侧区分别位于中央区的相对两侧。芯片配置于中央区。第一接合垫与第二接合垫配置于中央区，用来使芯片与可挠性基板接合。第一测试垫与第二测试垫配置于第一侧区。各第一接合线的两端分别连接对应的第一接合垫与对应的第一测试垫。各第二接合线的两端分别连接对应的第二接合垫与对应的第二测试垫，且各第二接合线包含有一第一子线段位于第二侧区。

基于上述，本发明的覆晶薄膜封装的所有测试垫都位于第一侧区，因此可在测试区中同时容纳至少两个覆晶薄膜封装的所有测试垫，也提高测试机台的探针卡与所有测试垫同时接合的成功率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是依照本发明一实施例的覆晶薄膜封装的俯视示意图；

图2是依照本发明另一实施例的覆晶薄膜封装的俯视示意图；

图3是依照本发明更一实施例的覆晶薄膜封装的俯视示意图；

图4是依照本发明再一实施例的覆晶薄膜封装与测试机台的测试区的相对关系的俯视示意图；

图5是依照本发明又一实施例的覆晶薄膜封装与测试机台的测试区的相对关系的俯视示意图；

图6是依照本发明另一实施例的覆晶薄膜封装的俯视示意图。

附图标记说明：

100、102、104、200、300、400：覆晶薄膜封装；

110：可挠性基板；

112：传动孔；

120、220：第一接合垫；

130、230：第二接合垫；

132：第三接合垫；

140：第一测试垫；

150：第二测试垫；

152：第三测试垫；

160：第一接合线；

162：第三接合线；

170：第二接合线；

172：第二子线段；

174：第一子线段；

176：第三子线段；

178：测试垫；

180：芯片；

R12：中央区；

R14：第一侧区；

R16：第二侧区；

R20：测试区；

C1、C2、C3：区段。

具体实施方式

图1是依照本发明一实施例的覆晶薄膜封装的俯视示意图。请参照图1，本实施例的覆晶薄膜封装100包括一可挠性基板110、多个第一接合垫120、多个第二接合垫130、多个第一测试垫140、多个第二测试垫150、多条第一接合线160、多条第二接合线170以及一芯片180。为便于说明，芯片180仅以框线表现其位置，以显露位于芯片180下方的其他元件。图1所示的可挠性基板110包含有一中央区R12、一第一侧区R14和一第二侧区R16。第一侧区R14与第二侧区R16分别位于中央区R12的相对两侧，亦即第一侧区R14与第二侧区R16彼此并不相接而被中央区R12隔开。第一接合垫120与第二接合垫130配置于中央区R12，用以使芯片180与可挠性基板110接合。第一测试垫140与第二测试垫150配置于第一侧区R14。每条第一接合线160的两端分别连接对应的第一接合垫120与对应的第一测试垫140。每条第二接合线170的两端分别连接对应的第二接合垫130与对应的第二测试垫150。而且，每条第二接合线170包含有至少一第一子线段174位于第二侧区R16。在本发明的一实施例中，第一侧区R14是覆晶薄膜封装100的生产阶段中用来测试芯片180的输入信号以及输出信号功能的区域，因此在测试完成之后，第一侧区R14可以被切除，并且第二侧区R16也可被切除。换言之，若一条第二接合线170位于第二侧区R16的部分被切除，则这条第二接合线170剩下的在中央区R12的部分会被分成彼此独立的两个子线段。

图1是为了便于说明而仅示出单一个覆晶薄膜封装的实施例，若是应用于量产，图1的覆晶薄膜封装100的结构可以视为一单元区段并且在一卷带形式的可挠性基板上连续排列，亦即以卷带方式产出多个覆晶薄膜封装。在上述情形下，本实施例的覆晶薄膜封装可视为包含有：可分为多个区段的可挠性基板110，每一区段包含有中央区R12、第一侧区R14和第二侧区R16。此外，在本发明的其他实施例中，中央区R12也可设置不只单一芯片，而是至少两个芯片的芯片组，此芯片组也可视为图1的芯片180，不影响上述第一接合垫120、第二接合垫130、第一测试垫140、第二测试垫150、第一接合线160和第二接合线170与芯片组形式的芯片180的连接关系。

在现有覆晶薄膜封装中，类似第一侧区R14和第二侧区R16的两区位置皆为芯片的输出/输入信号测试区，所以在测试过程中对于这两区皆须放下探针测试，因此当现有覆晶薄膜封装的可挠性基板的单一区段(其包含一待测芯片)的长度超出测试机台的测试区，可能须更换新的测试机台才能容纳现有覆晶薄膜封装两侧的输出/输入信号测试区同时下针测试，造成支出成本大增，否则只能迁就测试机台的固定测试区尺寸，将输出/输入信号测试区分开下针测试，导致耗费更多测试时间才能测完相同数量的芯片。

相对地，根据上述可知，本实施例的覆晶薄膜封装100中，第一测试垫140与第二测试垫150都配置于第一侧区R14。因此，当要对芯片180进行测试时，测试机台的探针卡的探针(未示出)只要对准同样位于第一侧区R14的这些测试垫140与150。由于第一测试垫140与第二测试垫150都位于第一侧区R14，虽然可挠性基板110可能有些微弯曲，但这些测试垫140与150之间的高度差并不会太大，探针卡的探针可轻易同时对准并良好地接触所有的测试垫140与150，使得测试制程的成功率提高。另外，即使可挠性基板110的单一区段(对应具有单一待测芯片或芯片组)的长度超出测试机台的测试区，由于测试垫140与150都集中在可挠性基板110的同一侧，即第一侧区R14，所以测试机台的测试区只要能够容纳第一侧区R14就可进行测试而不一定也要容纳第二侧区R16，因此不需更换新的测试机台。再者，本实施例的覆晶薄膜封装100与现有技术相比，是改变第一侧区R14与第二侧区R16的线路与测试垫140、150的布局方式，并不会改变中央区R12的线路与接合垫120、130的布局，因此不需变更最终产品的设计。

以下说明本实施例的其他选择性变化，但本发明不局限于此。本实施例的第一接合垫120为输出垫，第二接合垫130为输入垫。换言之，第一接合垫120与芯片180的输出接点(未示出)接合，第二接合垫130与芯片180的输入接点(未示出)接合。本实施例中，第一接合垫120的数量大于第二接合垫130的数量，因此与第二接合垫130连接的第二接合线170的数量也较少。需注意的是，本实施例未限制第一接合垫120的数量是否相等于芯片180的所有输出接点的总数量，也未限制第二接合垫130的数量是否相等于芯片180的所有输入接点的总数量；由于本实施例是将测试垫皆设置于中央区R12的一侧，图1中的第一接合垫120及第二接合垫130是表示相对应于芯片180的输出/输入接点需要设置的对应的测试垫。若芯片180有另一部分的输出/输入接点是无对应的测试垫者，也未示出在图1中。此外，芯片180的输出/输入接点(未示出)可以是信号线接点、电源接点或接地接点。接合垫与测试垫不一定是一对一的关系，举例来说，在其他实施例中，多个接合垫可通过设置在中央区R12的线路先行相连接后，再通过如图1或图2中的第一接合线160或第二接合线170的方式连接至对应的测试垫。此外，若可挠性基板110为卷带基板，可挠性基板110的两侧都有一排传动孔112，第一侧区R14、第二侧区R16与中央区R12都位于这两排传动孔112之间。以卷带基板作为可挠性基板110时，便于连续地进行芯片180的接合以及覆晶薄膜封装100的测试，可大幅降低制造时间与成本。传动孔112是用于供机台带动可挠性基板110前进并进行下一制程步骤。

再者，本实施例的每一条第二接合线170是由第二子线段172、第一子线段174与第三子线段176依序相接而成。第二子线段172位于中央区R12且连接第二接合垫130，第三子线段176位于中央区R12且连接第二测试垫150，第一子线段174则位于第二侧区R16且连接第二子线段172与第三子线段176。第三子线段176在最终产品中是提供外部元件之间的连接之用，但第三子线段176也可能仅供测试期间使用。由于第二子线段172与第三子线段176被第一子线段174连接，因此通过第二测试垫150可同时测试第二子线段172与第三子线段176是否有缺陷。另外，也可同时对相邻的两条第二接合线170分别输入高低电位的电压，以测试相邻的两条第二接合线170的两个第三子线段176之间是否有信号漏失的问题。再者，第二接合线170中位于第二侧区R16的第一子线段174上没有设置测试垫，因为第二接合垫230所对应的第二测试垫150已设置于第一侧区R14。

如图1所示的实施例，当第二接合线170中的第三子线段176是预留给外部系统使用，第三子线段176的数量可能是预定的数量。若是一芯片中需要配置测试垫的输入接点的数量与第三子线段176的数量较接近，在此情形下，本实施例将第二接合垫130(输入垫)通过第二接合线170的第一子线段174和第三子线段176连接至第一侧区R14的第二测试垫150，相当于有效率地在测试阶段利用了预留给外部系统使用的第三子线段176，并且不会增加中央区R12的线路复杂度。

图2是依照本发明另一实施例的覆晶薄膜封装的俯视示意图。请参照图2，本实施例的覆晶薄膜封装200与图1的覆晶薄膜封装100相似，在此仅说明其差异处。本实施例的第一接合垫220为输入垫，第二接合垫230为输出垫。换言之，第一接合垫220与芯片180的输入接点(未示出)接合，第二接合垫230与芯片180的输出接点(未示出)接合。图2的实施例是将第二接合垫230(输出垫)通过第二接合线170的第一子线段174和第三子线段176连接至第一侧区R14的第二测试垫150，因此，若一芯片中需配置测试垫的输出接点的数量与第三子线段176的数量接近，使用图2的实施例也可以有效率地在测试阶段利用预留给外部系统使用的第三子线段176，并且不会增加中央区R12的线路复杂度。在未示出的另一实施例中，第一接合垫与第二接合垫也可以是输入垫与输出垫的混合。此外，未示出的另一实施例是基于图2的架构，并且芯片中需配置测试垫的输出接点的数量超过第三子线段176的数量，因此除了第二接合垫230(输出垫)通过第二接合线170连接至第一侧区R14之外，也有另一部分的输出垫通过中央区的其他接合线连接至第二侧区R16。

此外，请参考图3，图3是依照本发明一实施例的覆晶薄膜封装的俯视示意图。图3的覆晶薄膜封装102类似图1或图2的覆晶薄膜封装，差异在于覆晶薄膜封装102的第二接合线中位于第二侧区R16的第一子线段174上设置有测试垫178。第二侧区R16中的测试垫178的作用与位于第一侧区R14的第二测试垫150相同，可以便于测试位置弹性选择，其它各实施例的第二接合线的第一子线段也可设置或不设置测试垫。

图6是依照本发明另一实施例的覆晶薄膜封装的俯视示意图。请参照图6，在本实施例中，覆晶薄膜封装104除了包含类似图1或图2的架构之外，还包含至少一个第三接合垫132对应至芯片180的一部分输入/输出接点、至少一个第三测试垫152设置于第二侧区R16、和至少一条第三接合线162。第三接合线162连接对应的第三接合垫132和对应的第三测试垫152。第三接合垫132可为输出垫或输入垫。以本实施例来说，虽然没有如图1或图2所示般所有测试垫集中在中央区R12的同一侧(如第一侧区R14)而是在两侧皆设置，但是其中的多个第二接合垫仍是以第二接合线连接至第一侧区R14中对应的第二测试垫。尽管在覆晶薄膜封装的一待测芯片的区段长度超出测试机台的测试区的情况下可能须更换机台，本实施例仍是有效率地在测试阶段中，利用预留给外部系统使用的第三子线段176作为第二接合线的一部分，不会增加中央区R12的线路复杂度。

图4是依照本发明再一实施例的覆晶薄膜封装与测试机台的测试区R20的相对关系的俯视示意图。

请参照图4，本实施例的覆晶薄膜封装300与图1的覆晶薄膜封装100相似，在此仅说明其差异处。图3所示的可挠性基板包含有两个相邻区段C1、C2，区段C1和区段C2类似图1所示的单一区段，区段C1的第一侧区R14和区段C2的第一侧区R14相邻，区段C1的第二侧区R16和区段C2的第二侧区R16位于各自的中央区R12的另一侧。换言之，本实施例是以第二侧区R16、中央区R12、第一侧区R14、第一侧区R14、中央区R12与第二侧区R16的顺序排列。若视区段C1及C2作为单次下针测试的待测单元区，则这两个区段的第二侧区R16皆位于待测单元区的最外侧。由于两个第一侧区R14相邻，因此测试机台的测试区R20可以轻易容纳两个第一侧区R14。藉此，在单次的测试中就可以完成两个芯片180的测试，节省测试制程的时间与成本。

图5是依照本发明又一实施例的覆晶薄膜封装与测试机台的测试区的相对关系的俯视示意图。请参照图5，本实施例的覆晶薄膜封装400与图4的覆晶薄膜封装300相似，在此仅说明其差异处。图5所示的可挠性基板包含有三个区段C1、C2、C3依序排列，分别类似图1所示的单一区段，区段C2在中间位置，区段C1、C3位于区段C2的相对两侧；以区段C1来说，其第一侧区R14与区段C2的第一侧区R14相邻，其第二侧区R16位于中央区R12的另一侧；以区段C3来说，其第一侧区R14与区段C2的第二侧区R16相邻，其第二侧区R16位于中央区R12的另一侧。若视这三个区段作为单次下针测试的待测单元区，则区段C1、C3的第二侧区R16位于待测单元区的最外侧。由于两个第一侧区R14相邻，且另一第一侧区R14也很靠近，因此测试机台的测试区R20的尺寸即使维持与现有测试二个双边测试的薄膜芯片封装的测试区相同，也可以轻易容纳对应共三个区段的第一侧区R14，也就是在单次的测试中就可以完成三个芯片180的测试，更进一步节省测试制程的时间与成本。需注意的是，图5所示的区段排列的主要目的，是将三个芯片180所对应的输出/输入信号测试区域(即三个第一侧区R14)尽量排列设置靠近，使之能容于试机台的测试区内，在其他实施例中，将位于中间的区段C2的第一侧区R14和第二侧区R16位置互换，也能达到相同的效果。

综上所述，本发明的覆晶薄膜封装的所有测试垫都位于第一侧区，因此可在测试机台上面积有限的测试区中同时容纳至少两个覆晶薄膜封装的所有测试垫，增加单次测试的覆晶薄膜封装的数量而缩短制程时间并降低制程成本。另外，集中于第一侧区的所有测试垫与测试机台的探针卡的接合成功率也容易提高。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种覆晶薄膜封装，其特征在于，包括：

可挠性基板，包含有至少一区段，所述至少一区段包含有中央区和分别位于所述中央区的相对两侧的第一侧区和第二侧区；

芯片，配置于所述中央区；

多个第一接合垫与多个第二接合垫，配置于所述中央区，用来使所述芯片与所述可挠性基板接合；

多个第一测试垫与多个第二测试垫，配置于所述第一侧区；

多条第一接合线，其中各所述第一接合线的两端分别连接对应的所述第一接合垫与对应的所述第一测试垫；以及

多条第二接合线，其中各所述第二接合线的两端分别连接对应的所述第二接合垫与对应的所述第二测试垫，且各所述第二接合线包含有第一子线段位于所述第二侧区。

2.根据权利要求1所述的覆晶薄膜封装，其特征在于，所述多个第一接合垫为输出垫，所述多个第二接合垫为输入垫。

3.根据权利要求1所述的覆晶薄膜封装，其特征在于，所述多个第一接合垫为输入垫，所述多个第二接合垫为输出垫。

4.根据权利要求1所述的覆晶薄膜封装，其特征在于，所述多个第一接合垫的数量大于所述多个第二接合垫的数量。

5.根据权利要求1所述的覆晶薄膜封装，其特征在于，所述可挠性基板为卷带基板，所述可挠性基板的两侧分别具有一排传动孔，所述中央区、所述第一侧区和所述第二侧区位于两排所述传动孔之间。

6.根据权利要求1所述的覆晶薄膜封装，其特征在于，当所述至少一区段的区段数量大于或等于2，其中二个相邻区段的所述第一侧区相邻，并且所述二个相邻区段的所述第二侧区分别位于各自的所述中央区的另一侧。

7.根据权利要求1所述的覆晶薄膜封装，其特征在于，当所述至少一区段的区段数量大于或等于3，其中三个连续区段中位于外侧的二个区段的所述第一侧区与位于中间的一区段相邻，并且所述位于外侧的二个区段的所述第二侧区分别位于各自的所述中央区的另一侧。

8.根据权利要求1所述的覆晶薄膜封装，其特征在于，另包含至少一第三测试垫，设置于所述第二侧区，并且位于所述多个第二接合线中相应的至少一第二接合线的所述第一子线段上。

9.根据权利要求1所述的覆晶薄膜封装，其特征在于，还包括：

至少一第三接合垫，配置于所述中央区，用来使所述芯片与所述可挠性基板接合；

至少一第三测试垫，配置于所述第二侧区；以及

至少一第三接合线，连接所述至少一第三接合垫与所述至少一第三测试垫。

10.根据权利要求1所述的覆晶薄膜封装，其特征在于，各所述第二接合线另包含有第二子线段和第三子线段位于所述中央区，所述第二子线段连接对应的所述第二接合垫与所述第一子线段，所述第三子线段连接所述第一子线段与位于所述第一侧区的所述第二测试垫。