CN116613147B - 测试结构及晶圆接受测试系统和方法 - Google Patents
测试结构及晶圆接受测试系统和方法 Download PDFInfo
- Publication number
- CN116613147B CN116613147B CN202310898812.1A CN202310898812A CN116613147B CN 116613147 B CN116613147 B CN 116613147B CN 202310898812 A CN202310898812 A CN 202310898812A CN 116613147 B CN116613147 B CN 116613147B
- Authority
- CN
- China
- Prior art keywords
- test
- type
- pads
- pad
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 661
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000005520 cutting process Methods 0.000 claims abstract description 12
- 238000010998 test method Methods 0.000 claims abstract description 10
- 235000012431 wafers Nutrition 0.000 claims description 110
- 239000004973 liquid crystal related substance Substances 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 239000000523 sample Substances 0.000 description 14
- 230000009286 beneficial effect Effects 0.000 description 10
- 238000005259 measurement Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本申请涉及一种测试结构及晶圆接受测试系统和方法。所述测试结构,设置于晶圆上,包括:多个测试单元和多个第二型测试焊盘。多个测试单元平行间隔排列。测试单元具有多个第一型测试焊盘,用于第一型测试。多个第二型测试焊盘平行间隔排列于测试单元旁侧的切割道内,用于第二型测试。其中,测试单元中的至少部分第一型测试焊盘还与第二型测试焊盘对应相连。所述测试结构及晶圆接受测试系统和方法可以提高测试结构对于不同种类测试装置的兼容性,并加快测试速度,以利于提升生产效率。
Description
技术领域
本申请涉及晶圆测试领域,特别是涉及一种测试结构及晶圆接受测试系统和方法。
背景技术
晶圆接受测试(Wafer Acceptance Test,WAT)是指在制造厂在晶圆制备结束之后、封装之前,通过专用的测试装置对设置在晶圆上的测试结构进行电性参数测量,以判断晶圆是否符合工艺技术要求。还可以根据WAT的测试结果来评估制造过程的工艺稳定性和质量稳定性。
随着半导体行业的飞速发展,各种类型的半导体产品也在快速迭代。而面对此种情况,测试装置或无法兼顾对于不同种类的半导体产品的测试需求,或对于新类型半导体产品的测速效率较低。这不仅影响了测试工作的顺利开展,也严重拉低了生产效率。
发明内容
基于此,有必要针对上述技术问题,提供一种测试结构及晶圆接受测试系统和方法,可以提高测试结构对于不同种类测试装置的兼容性,并加快测试速度,以利于提升生产效率。
一方面,本申请实施例提供了一种测试结构。该测试结构包括:测试单元和多个第二型测试焊盘。测试单元具有多个第一型测试焊盘,用于第一型测试。多个第二型测试焊盘间隔排列于测试单元旁侧的切割道内,用于第二型测试。其中,测试单元中的至少部分第一型测试焊盘还与第二型测试焊盘对应相连。
本申请实施例中,测试结构包括:测试单元所具有的第一型测试焊盘,以及位于晶圆切割道内的第二型测试焊盘。并且,测试单元中的至少部分第一型测试焊盘还与第二型测试焊盘对应相连。如此,可以利用第一型测试焊盘对测试结构进行第一型测试,可以利用第二型测试焊盘对测试结构进行第二型测试。
由上,本申请实施例提供的测试结构可以具有较好的兼容性,以用于实现不同类型的测试,以使得测试的覆盖范围更为全面。并且,测试结构中的第二型测试焊盘与第一型测试焊盘对应连接,还可以在第二型测试过程中量测及获取第一型测试的至少部分数据,或者在第一型测试过程中量测及获取第二型测试的至少部分数据,从而实现第一型测试和第二型测试的交叉测试。
此外,本申请实施例中,第一型测试焊盘位于测试单元内,第二型测试焊盘设置于晶圆的切割道内,可以有效提高晶圆的面积利用率,以避免额外占用晶圆的有效面积(有效面积例如为用于生产晶体管器件或产品的面积)。
可选地,测试单元的数量为多个。多个测试单元沿第一方向排列呈行,且一行测试单元的两侧均设有沿第一方向延伸的切割道。多个第二型测试焊盘包括:分别位于测试单元两侧切割道内的第一组焊盘和第二组焊盘。沿第一方向排布的多个所述测试单元,依次交替地与所述第一组焊盘以及所述第二组焊盘对应相连;其中,任意相邻的两个测试单元中,一者与位于第一组焊盘中的部分第二型测试焊盘对应相连,另一者则与位于第二组焊盘中的部分第二型测试焊盘对应相连。
本申请实施例中,测试单元的数量为多个且呈行排列。这样在一行测试单元两侧的切割道中分别设置第二型测试焊盘,可以使得相邻测试单元分别使用不同侧的第二型测试焊盘,以降低同一侧切割道内多个第二型测试焊盘对应探针的插接密度,从而有利于降低相邻探针之间的信号干扰,可以有效提供测试精准度。
并且,本申请实施例中,利用一行测试单元两侧的切割道分别布置第二型测试焊盘,还有利于提高测试单元的分布密度,以减小测试结构在晶圆上的面积占用。
可选地,第一组焊盘中的多个第二型测试焊盘与第二组焊盘中的多个第二型测试焊盘均沿第一方向排列呈行。如此,可以使得第一组焊盘和第二组焊盘均采用单排结构,从而便于实现第一组焊盘和第二组焊盘中的各第二型测试焊盘的独立布线连接,以及各第二型测试焊盘与对应探针的插接。进而可以降低工艺难度及测试难度。
可选地,第一组焊盘中的多个第二型测试焊盘与第二组焊盘中的多个第二型测试焊盘,以测试单元所在行为中心呈对称设置。如此,第一组焊盘和第二组焊盘对称设置,便于实现相邻测试单元中的一者与第一组焊盘中的第二型测试焊盘进行布线连接,另一者与第二组焊盘中的第二型测试焊盘进行布线连接。从而不仅利于降低工艺难度,还利于提高晶圆的面积利用率。
可选地,测试单元包括测试晶体管。测试单元的多个第一型测试焊盘包括:漏极焊盘,以及位于漏极焊盘一侧且沿第二方向间隔排列的栅极焊盘、基极焊盘和源极焊盘。其中,所述第二方向垂直于所述切割道的延伸方向。
本申请实施例中,测试单元包括测试晶体管。匹配测试晶体管中的各电极,多个第一型测试焊盘分别为漏极焊盘、栅极焊盘、基极焊盘和源极焊盘。本申请实施例将栅极焊盘、基极焊盘和源极焊盘设置于漏极焊盘的一侧并沿第二方向间隔排列,方便于实现漏极焊盘、栅极焊盘、基极焊盘和源极焊盘各自与第二型测试焊盘之间的布线设计,以简化布线难度。
可选地,基极焊盘和源极焊盘为同一个第一型测试焊盘。如此,可以实现测试晶体管中基极和源极对应第一型测试焊盘的共用,从而减少测试单元中第一型测试焊盘的总设置数量及配套的布线数量,有利于简化制备工艺。
另一方面,本申请实施例提供了一种晶圆接受测试系统,包括:如前述一些实施例中所述的测试结构以及第一型测试装置和第二型测试装置。其中,第一型测试装置用于插接第一型测试焊盘,以执行第一型测试;第二型测试装置用于插接第二型测试焊盘,以执行第二型测试。
本申请实施例中,可以根据测试结构中第一型测试焊盘和第二型测试焊盘的测试类型,匹配设置第一型测试装置和第二型测试装置,从而实现不同类型的晶圆接受测试,以及两种不同类型测试之间的交叉测试,以便于加快晶圆接受测试的测试速度,从而利于提升生产效率。
可选地,第一型测试装置包括晶圆超高压电性测试机台;第二型测试装置包括晶圆常规电性测试机台。
本申请意想不到的效果是:可以使用晶圆超高压电性测试机台和晶圆常规电性测试机台分别进行不同类型的测试,例如能够针对超高压测试晶体管分别进行开启状态下的电性测试和关闭状态下的电性测试,并有效节约晶圆接受测试的测试时间;例如,本申请相较于传统测试系统完成相同测试可以节约大致50%的量测时间,并且,本申请中还可以利用晶圆常规电性测试机台对超高压测试晶体管进行饱和电流测试,从而无需再新增更多的测试装置。
又一方面,本申请实施例提供了一种晶圆接受测试方法,应用于前述一些实施例中所述的晶圆接受测试系统。所述晶圆接受测试方法包括如下步骤。
第一型测试装置插接待测晶圆中的第一型测试焊盘,对测试单元进行第一型测试。
第二型测试装置插接待测晶圆中的第二型测试焊盘,对测试单元进行第二型测试。
可选地,测试单元包括测试晶体管。第一型测试包括测试晶体管关闭状态下的电性测试;第二型测试包括测试晶体管开启状态下的电性测试。第二型测试至少包括阈值电压测试、线性电流测试和饱和电流测试中的一种或多种。
本申请实施例提供的晶圆接受测试方法,具有与前述晶圆接受测试系统相同的技术优势,此处不再详述。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一些实施例中提供的一种测试结构在晶圆上的分布示意图;
图2为一些实施例中提供的一种测试结构的结构示意图;
图3为一些实施例中提供的另一种测试结构的结构示意图;
图4为一些实施例中提供的一种测试单元的结构示意图;
图5为一些实施例中提供的另一种测试单元的结构示意图;
图6为一些实施例中提供的一种晶圆接受测试系统的结构示意图;
图7为一些实施例中提供的一种晶圆接受测试方法的流程示意图。
附图标记说明:
1-晶圆,2-测试结构,3-第一型测试装置,4-第二型测试装置;
10-晶体管器件,SL-切割道;
21-测试单元,21A-第一测试单元,21B-第二测试单元,21C-第三测试单元;
210-测试晶体管,211-第一型测试焊盘;
22-第二型测试焊盘,22'-第一组焊盘,22''-第二组焊盘;
D-漏极焊盘,G-栅极焊盘,B-基极焊盘,S-源极焊盘。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
需要说明的是,当一个元件被认为是“连接”另一个元件时,它可以是直接连接到另一个元件,或者通过居中元件连接另一个元件。此外,以下实施例中的“连接”,如果被连接的对象之间具有电信号或数据的传递,则应理解为“电连接”、“通信连接”等。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时,在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
晶圆接受测试(Wafer Acceptance Test,WAT)是指在制造厂在晶圆制备结束之后、封装之前,通过专用的测试装置对设置在晶圆上的测试结构进行电性参数测试,以判断晶圆是否符合工艺技术要求。还可以根据WAT的测试结果来评估制造过程的工艺稳定性和质量稳定性。
随着半导体行业的飞速发展,各种类型的半导体产品也快速迭代,而测试装置或无法兼顾对于不同种类的半导体产品的测试需求,或对于新类型半导体产品的测速效率较低。此种情形不仅影响了测试工作的顺利开展,也严重拉低了生产效率。
经过发明人的研究,造成上述问题出现的原因主要包括两个方面:
(1)传统制造方法中,一种类型的晶体管器件通常只会匹配其构造特点设置一种测试结构,如此,一种类型的晶体管器件仅可以使用一种测试装置进行测试,这显然无法跟上晶体管器件产品的迭代更新速度;
(2)针对超高压器件进行电性测试的测试装置的测试效率较低;例如,晶圆超高压电性测试机台常用于测试超高压器件,但其测试头独立于源测量单元(Source MonitorUnit,简称SMU)布置,使得测试头与源测量单元之间具有较长的测试路径,容易导致测试速度较慢,从而影响测试效率。
由上,本申请实施例提供了一种测试结构及晶圆接受测试系统和方法,可以提高测试结构对于不同种类测试装置的兼容性,并加快测试速度,以利于提升生产效率。
请参阅图1和图2,本申请一些实施例提供了一种测试结构2。该测试结构2包括:测试单元21和多个第二型测试焊盘22。测试单元21具有多个第一型测试焊盘211,用于第一型测试。多个第二型测试焊盘22间隔排列于测试单元21旁侧的切割道SL内,用于第二型测试。其中,测试单元21中的至少部分第一型测试焊盘211还与第二型测试焊盘22对应相连。
可以理解,在晶圆1上制备产品时,通常可以利用晶圆1的局部区域制备测试结构2,以利用测试结构2实现产品制备过程中所需的晶圆接受测试。产品例如为晶体管器件10,可以呈阵列状分布。测试结构2可以匹配晶体管器件10的制备工艺形成,测试结构2例如可以为测试晶体管210,也可以为晶体管中的部分电极或晶体管相连接的信号线等,具体可以根据待测试对象设置。
请参阅图3,在一些实施例中,测试结构2中测试单元21的数量为多个,且多个测试单元21平行间隔排列在晶圆1上,每个测试单元21均具有多个第一型测试焊盘211,用于第一型测试。如此,第一型测试焊盘211可以与第一型测试装置3相连接,以基于第一型测试装置3对测试单元21进行第一型测试。
请继续参阅图1和图2,晶圆1上的相邻产品(例如相邻晶体管器件10)之间可以设置有切割道SL,以在制备完成产品之后通过切割获得多个独立的产品。测试结构2还包括:排列于测试单元21旁侧的切割道SL内多个第二型测试焊盘22,以用于第二型测试。并且,测试单元21中的至少部分第一型测试焊盘211还与第二型测试焊盘22对应相连。如此,第二型测试焊盘22可以与第二型测试装置4相连接,以基于第二型测试装置4对测试单元21进行第二型测试。
在一些示例中,第一型测试焊盘211与第二型测试焊盘22之间可以采用金属导线进行连接。
由上,本申请实施例可以利用第一型测试焊盘211对测试单元21进行第一型测试,可以利用第二型测试焊盘22对测试单元21进行第二型测试。本申请实施例提供的测试结构2可以具有较好的兼容性,以用于实现不同类型的测试,以使得测试的覆盖范围更为全面。并且,测试结构2中的第二型测试焊盘22与第一型测试焊盘211对应连接,还可以在第二型测试过程中量测及获取第一型测试的至少部分数据,或者在第一型测试过程中量测及获取第二型测试的至少部分数据,从而实现第一型测试和第二型测试的交叉测试。
此外,本申请实施例中,第一型测试焊盘211位于测试单元21内,第二型测试焊盘22设置于晶圆1的切割道SL内,可以有效提高晶圆1的面积利用率,以避免额外占用晶圆1的有效面积(有效面积例如为用于生产晶体管器件或产品的面积)。
请继续参阅图3,在一些实施例中,测试单元21的数量为多个。多个测试单元21沿第一方向排列呈行,且一行测试单元21的两侧均设有沿第一方向(例如为X方向)延伸的切割道SL。多个第二型测试焊盘22包括:分别位于测试单元21两侧切割道SL内的第一组焊盘22'和第二组焊盘22''。沿第一方向排布的多个所述测试单元21,依次交替地与所述第一组焊盘22'以及所述第二组焊盘22''对应相连;其中,任意相邻的两个测试单元21中,一者与位于第一组焊盘22'中的部分第二型测试焊盘22对应相连,另一者则与位于第二组焊盘22''中的部分第二型测试焊盘22对应相连。
示例地,请参阅图3,测试单元21的数量为三个,且沿第一方向(例如为X方向)依次为第一测试单元21A、第二测试单元21B和第三测试单元21C。如此,第一测试单元21A和第三测试单元21C中的第一型测试焊盘211与第一组焊盘22'中的第二型测试焊盘22对应连接,第二测试单元21B中的第一型测试焊盘211与第二组焊盘22''中的第二型测试焊盘22对应连接。也即,沿第一方向(例如为X方向)排列呈行的多个测试单元21可以参照上述交替地方式分别与第一组焊盘22'及第二组焊盘22''之间实现连接。
本申请实施例中,测试单元21的数量为多个且呈行排列。这样在一行测试单元21两侧的切割道SL中分别设置第二型测试焊盘22,可以使得相邻测试单元21分别使用不同侧的第二型测试焊盘22,以降低同一侧切割道SL内多个第二型测试焊盘22对应探针的插接密度,从而有利于降低相邻探针之间的信号干扰,可以有效提供测试精准度。
并且,本申请实施例中,利用一行测试单元21两侧的切割道SL分别布置第二型测试焊盘22,还有利于提高测试单元21的分布密度,以减小测试结构2在晶圆1上的面积占用。
请继续参阅图3,在一些实施例中,第一组焊盘22'中的多个第二型测试焊盘22与第二组焊盘22''中的多个第二型测试焊盘22均沿第一方向排列呈行。
可以理解,不同类型的测试焊盘通常具有不同的排列布局。测试焊盘的排列布局是指测试焊盘的设置数量以及各测试焊盘之间的间隔排布关系。因此,要将不同类型的测试焊盘对应连接,就需要考虑不同类型的测试焊盘与待测试对象(如测试晶体管210)中相应电极的对应关系、测试焊盘的数量差异以及相邻测试焊盘之间间隔的排布差异。通过将测试单元21及其两侧切割道SL中的两组第二型测试焊盘22,均沿着第一方向(如X方向)排列,可以使得第一组焊盘22'和第二组焊盘22''均采用单排结构,从而便于实现第一组焊盘22'和第二组焊盘22''中的各第二型测试焊盘22的独立布线连接,以及各第二型测试焊盘22与第二型测试装置中对应探针的插接。进而可以降低工艺难度及测试难度。
请继续参阅图3,在一些实施例中,第一组焊盘22'中的多个第二型测试焊盘22与第二组焊盘22''中的多个第二型测试焊盘22,以测试单元21所在行为中心呈对称设置。
测试装置通常通过探针与测试焊盘之间插接,继而可以进行相关测试。探针匹配测试焊盘的排列布局对应设置,可以准确地插接到测试焊盘上,以实现稳定连接。
本申请实施例中,第一组焊盘22'和第二组焊盘22''对称设置,便于实现相邻测试单元21中的一者与第一组焊盘22'中的第二型测试焊盘22进行布线连接,另一者与第二组焊盘22''中的第二型测试焊盘22进行布线连接。从而不仅利于降低工艺难度,还利于提高晶圆1的面积利用率。
请参阅图3和图4,在一些实施例中,测试单元21包括测试晶体管210。测试单元21的多个第一型测试焊盘211包括:漏极焊盘D,以及位于漏极焊盘D一侧且沿第二方向间隔排列的栅极焊盘G、基极焊盘B和源极焊盘S。其中,第二方向垂直于切割道SL的延伸方向。
本申请实施例中,测试单元21包括测试晶体管210。匹配测试晶体管210中的各电极,多个第一型测试焊盘211分别为漏极焊盘D、栅极焊盘G、基极焊盘B和源极焊盘S。本申请实施例将栅极焊盘G、基极焊盘B和源极焊盘S设置于漏极焊盘D的一侧并沿第二方向间隔排列,方便于实现漏极焊盘D、栅极焊盘G、基极焊盘B和源极焊盘S各自与第二型测试焊盘22之间的布线设计,以简化布线难度。
在一些实施例中,测试晶体管210可以与晶圆1上其他的晶体管器件10采用相同工艺制备。如此,测试晶体管210的结构与特性可以与待测试晶圆1上的晶体管器件10保持相同,从而可以准确地表征晶圆1上的晶体管器件10的相关参数。
请继续参阅图4,在一些实施例中,漏极焊盘D、栅极焊盘G、基极焊盘B和源极焊盘S可以分别与测试晶体管210中的对应电极相连接。如此,通过对漏极焊盘D、栅极焊盘G、基极焊盘B和源极焊盘S进行量测,可以获得测试晶体管210对应电极的相关电性参数。
在一些实施例中,漏极焊盘D、栅极焊盘G、基极焊盘B和源极焊盘S作为第一型测试焊盘211,可以与第一型测试装置3中测试头的探针相插接,以使第一型测试装置3可以对测试晶体管210执行第一型测试。
示例地,第一型测试装置3可以通过漏极焊盘D、栅极焊盘G、基极焊盘B和源极焊盘S获取测试晶体管210在关闭状态下的电性参数,例如测试晶体管210的漏电电流值(If)和崩溃电压值(Vb)。
在一些实施例中,漏极焊盘D、栅极焊盘G、基极焊盘B和源极焊盘S还分别与对应的第二型测试焊盘22相连接。如此,在将对应连接漏极焊盘D、栅极焊盘G、基极焊盘B和源极焊盘S的各第二型测试焊盘22与第二型测试装置4中测试头的探针相插接后,可以使第二型测试装置4可以对测试晶体管210执行第二型测试。
示例地,第二型测试装置4可以通过多个第二型测试焊盘22对应连接至漏极焊盘D、栅极焊盘G、基极焊盘B和源极焊盘S,以获取测试晶体管210在开启状态下的电性参数,例如测试晶体管210的阈值电压值(Vt)、线性电流值(Idl)和饱和电流值(Ids)。
请参阅图5,在一些实施例中,设置基极焊盘B和源极焊盘S为同一个第一型测试焊盘211。如此,可以实现测试晶体管210中基极和源极对应第一型测试焊盘211的共用,从而减少测试单元21中第一型测试焊盘211的总设置数量及配套的布线数量,有利于简化制备工艺。
请参阅图6,本申请一些实施例还提供了一种晶圆接受测试系统,包括:如前述一些实施例中所述的测试结构2以及第一型测试装置3和第二型测试装置4。其中,第一型测试装置3用于插接第一型测试焊盘211,以执行第一型测试;第二型测试装置4用于插接第二型测试焊盘22,以执行第二型测试。
在一些实施例中,第一型测试装置3包括晶圆超高压电性测试机台;第二型测试装置4包括晶圆常规电性测试机台。
在一些实施例中,第一型测试装置3可以通过探针与第一型测试焊盘211插接,用于执行第一型测试,例如执行测试晶体管210在关闭状态下的电性测试。第二型测试装置4可以通过探针与第二型测试焊盘22插接,用于执行第二型测试,例如执行测试晶体管210在开启状态下的电性测试。
需要说明的是,不同类型的测试装置之间由于结构设计上的差异,因此在设备量程、测试项目以及测试条件方面等均会存在较大差异。经过本申请发明人的研究发现:晶圆常规电性测试机台的测试头与SMU通常可以布置在一起。相较于晶圆超高压电性测试机台的测试头独立于SMU布置,晶圆常规电性测试机台的测试路径更短,测试速度更快,例如针对相同器件的同一测试项目,晶圆常规电性测试机台的测试速度可以达到十倍于晶圆超高压电性测试机台的测试速度。基于此,针对超高压器件(例如超高压测试晶体管210),将超高压器件的部分电性测试转移至采用晶圆常规电性测试机台进行,能够有效提升超高压器件的晶圆接受测试效率。
示例地,探针设置于测试头中,匹配晶圆超高压电性测试机台中测试头及超高压测试晶体管210的结构,测试单元21中的第一型测试焊盘211的数量例如为4个。并且,匹配晶圆常规电性测试机台中测试头的结构,第一组焊盘22'和第二组焊盘22''中第二型测试焊盘22的数量例如均为20个。在将测试单元21中的三个或四个第一型测试焊盘211分别与对应的第二型测试焊盘22相连接之后,可以使得晶圆常规电性测试机台通过第二型测试焊盘22对超高压测试晶体管210进行开启状态下的电性测试,以及使得晶圆超高压电性测试机台通过第一型测试焊盘211对超高压测试晶体管210进行关闭状态下的电性测试,但并不仅限于此。
示例地,晶圆常规电性测试机台能够对超高压测试晶体管210进行的电学测试包括:超高压测试晶体管210的阈值电压值(Vt)、线性电流值(Idl)及饱和电流值(Ids)等。
此处,需要补充的是,晶圆超高压电性测试机台的电流量程上限通常为8毫安(mA)。超高压测试晶体管210的饱和电流值(Ids)通常达到70毫安以上。因此,本申请实施例中,测试结构2采用前述结构,可以通过晶圆常规电性测试机台对超高压测试晶体管210的饱和电流值(Ids)进行量测,从而无需额外增加其他测试装置。晶圆常规电性测试机台的电流量程上限可达100mA。
由上,请参阅表1,本申请实施例给出了一种晶圆接受测试系统中第一型测试装置(例如晶圆超高压电性测试机台)和第二型测试装置(例如晶圆常规电性测试机台)的差异化应用。
表1 晶圆接受测试中第一型测试装置和第二型测试装置的差异对比
请结合表1,按照待测试晶体管的额定电压不同,可以将待测试晶体管划分为常规测试晶体管和超高压测试晶体管两种类型。示例地,可以将额定电压在0V至200V的测试晶体管纳入常规测试晶体管的范畴,例如:5V型常规测试晶体管、10V型常规测试晶体管和30V型常规测试晶体管。将额定电压在200V至1000V的测试晶体管纳入超高压测试晶体管,例如500V型超高压测试晶体管和800V型超高压测试晶体管。但并不仅限于此。
在本申请实施例提供的晶圆接受测试系统中,常规测试晶体管的电性测试,可以通过晶圆常规电性测试机台直接进行,例如对常规测试晶体管进行阈值电压(Vt)测试、漏极电流(Id)测试、漏电电流(If)测试和崩溃电压(Vb)测试中的一种或多种。超高压测试晶体管的电性测试,一部分可以通过晶圆超高压电性测试机台进行,另一部分可以通过晶圆常规电性测试机台进行。请参见表1,超高压测试晶体管关闭状态下的电性测试,例如超高压测试晶体管的漏电电流(If)测试和崩溃电压(Vb)测试,可以通过晶圆超高压电性测试机台完成;超高压测试晶体管开启状态下的电性测试,例如超高压器件测试晶体管的阈值电压(Vt)测试、线性电流(Idl)测试和饱和电流(Ids)的测试,可以通过晶圆常规电性测试机台完成。
请参阅表2,本申请实施例给出了一种采用晶圆接受测试系统对超高压测试晶体管进行电性测试之后测试效率相关的统计数据。
表2 本申请晶圆接受测试系统与传统测试系统的效率对比
请结合表2,与传统测试系统进行测试相比,本申请实施例提供的晶圆接受测试系统能够具有更高的测试效率。例如,传统测试系统能够达到的单月晶圆测试数量为4486;然后,相同测试条件下,本申请实施例中的晶圆接受测试系统能够达到的单月晶圆测试数量为6861。可见,相较于传统测试系统,本申请实施例中的晶圆接受测试系统的测试效率能够有效提升53%【(6861-4486)/4486×100%=53%】。
综上,本申请实施例能够有效节约晶圆接受测试的测试时间,例如相较于传统测试系统完成相同测试可以节约大致50%的量测时间。
请参阅图7,本申请一些实施例还提供了一种晶圆接受测试方法,应用于前述一些实施例中所述的晶圆接受测试系统。所述晶圆接受测试方法包括如下步骤。
S100,第一型测试装置插接待测晶圆中的第一型测试焊盘,对测试单元进行第一型测试。
S200,第二型测试装置插接待测晶圆中的第二型测试焊盘,对测试单元进行第二型测试。
以上实施例中,第一型测试与第二型测试之间无先后顺序关系。也即,可以先执行第一型测试,也可以先执行第二型测试,本申请实施例对此不作限定。
在一些实施例中,测试单元21包括测试晶体管210。第一型测试包括测试晶体管210关闭状态下的电性测试;第二型测试包括测试晶体管210开启状态下的电性测试。第二型测试至少包括阈值电压测试、线性电流测试和饱和电流测试中的一种或多种。
在一些实施例中,测试晶体管210可以与晶圆1上其他的晶体管器件10采用相同工艺制备。
在一些实施例中,测试晶体管210可以包括超高压器件测试晶体管或常规测试晶体管。
在一些实施例中,第一型测试可以包括超高压器件测试晶体管关闭状态下的漏电电流测试和/或崩溃电压测试。第二型测试可以包括常规测试晶体管的阈值电压测试、漏极电流测试、漏电流和崩溃电压测试中的一种或多种以及超高压器件测试晶体管开启状态下的阈值电压测试、线性电流测试和饱和电流测试中的一种或多种。
本申请意想不到的效果是:可以使用晶圆超高压电性测试机台和晶圆常规电性测试机台分别进行不同类型的测试,例如能够针对超高压测试晶体管分别进行开启状态下的电性测试和关闭状态下的电性测试,并有效节约晶圆接受测试的测试时间;例如,本申请相较于传统测试系统完成相同测试可以节约大致50%的量测时间,并且,本申请中还可以利用晶圆常规电性测试机台对超高压测试晶体管进行饱和电流测试,从而无需再新增更多的测试装置。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种测试结构,其特征在于,包括:
测试单元,具有多个第一型测试焊盘,用于第一型测试;
多个第二型测试焊盘,间隔排列于所述测试单元旁侧的切割道内,用于第二型测试;
其中,所述测试单元中的至少部分所述第一型测试焊盘还与所述第二型测试焊盘对应相连;
所述测试单元的数量为多个;多个所述测试单元沿第一方向排列呈行,且一行所述测试单元的两侧均设有沿所述第一方向延伸的所述切割道;
多个所述第二型测试焊盘包括:分别位于所述测试单元两侧所述切割道内的第一组焊盘和第二组焊盘;
沿第一方向排布的多个所述测试单元,依次交替地与所述第一组焊盘以及所述第二组焊盘对应相连;其中,任意相邻的两个所述测试单元中,一者与位于所述第一组焊盘中的部分所述第二型测试焊盘对应相连,另一者则与位于第二组焊盘中的部分所述第二型测试焊盘对应相连。
2.根据权利要求1所述的测试结构,其特征在于,所述第一组焊盘中的多个所述第二型测试焊盘与所述第二组焊盘中的多个所述第二型测试焊盘均沿所述第一方向排列呈行。
3.根据权利要求1所述的测试结构,其特征在于,所述第一组焊盘中的多个所述第二型测试焊盘与所述第二组焊盘中的多个所述第二型测试焊盘,以所述测试单元所在行为中心呈对称设置。
4.根据权利要求1所述的测试结构,其特征在于,所述测试单元包括测试晶体管;
所述测试单元的多个所述第一型测试焊盘包括:漏极焊盘,以及位于所述漏极焊盘一侧且沿第二方向间隔排列的栅极焊盘、基极焊盘和源极焊盘;
其中,所述第二方向垂直于所述切割道的延伸方向。
5.根据权利要求4所述的测试结构,其特征在于,所述基极焊盘和所述源极焊盘为同一个所述第一型测试焊盘。
6.一种晶圆接受测试系统,其特征在于,包括:如权利要求1~5中任一项所述的测试结构以及第一型测试装置和第二型测试装置;其中,
所述第一型测试装置用于插接所述第一型测试焊盘,以执行第一型测试;
所述第二型测试装置用于插接所述第二型测试焊盘,以执行第二型测试。
7.根据权利要求6所述的晶圆接受测试系统,其特征在于,
所述第一型测试装置包括:晶圆超高压电性测试机台;
所述第二型测试装置包括:晶圆常规电性测试机台。
8.一种晶圆接受测试方法,其特征在于,应用于如权利要求6或7所述的晶圆接受测试系统;所述晶圆接受测试方法包括:
所述第一型测试装置插接待测晶圆中的所述第一型测试焊盘,对所述测试单元进行所述第一型测试;
所述第二型测试装置插接所述待测晶圆中的所述第二型测试焊盘,对所述测试单元进行所述第二型测试。
9.根据权利要求8所述的晶圆接受测试方法,其特征在于,
所述测试单元包括测试晶体管;
所述第一型测试包括:所述测试晶体管关闭状态下的电性测试;
所述第二型测试包括:所述测试晶体管开启状态下的电性测试;所述第二型测试至少包括:阈值电压测试、线性电流测试和饱和电流测试中的一种或多种。
10.根据权利要求9所述的晶圆接受测试方法,其特征在于,
所述测试晶体管包括:超高压器件测试晶体管或常规测试晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310898812.1A CN116613147B (zh) | 2023-07-21 | 2023-07-21 | 测试结构及晶圆接受测试系统和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310898812.1A CN116613147B (zh) | 2023-07-21 | 2023-07-21 | 测试结构及晶圆接受测试系统和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116613147A CN116613147A (zh) | 2023-08-18 |
CN116613147B true CN116613147B (zh) | 2023-10-03 |
Family
ID=87682301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310898812.1A Active CN116613147B (zh) | 2023-07-21 | 2023-07-21 | 测试结构及晶圆接受测试系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116613147B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106292111A (zh) * | 2016-10-20 | 2017-01-04 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
CN107367678A (zh) * | 2016-05-11 | 2017-11-21 | 中芯国际集成电路制造(上海)有限公司 | 测试结构、测试探针卡、测试系统及测试方法 |
CN115274482A (zh) * | 2022-08-01 | 2022-11-01 | 长鑫存储技术有限公司 | 半导体结构及测量方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006038599A (ja) * | 2004-07-26 | 2006-02-09 | Nec Electronics Corp | 接触抵抗測定方法,接触抵抗測定装置,及び半導体ウェハー |
ITMI20111418A1 (it) * | 2011-07-28 | 2013-01-29 | St Microelectronics Srl | Architettura di testing di circuiti integrati su un wafer |
KR20180113113A (ko) * | 2017-04-05 | 2018-10-15 | 에스케이하이닉스 주식회사 | 테스트 패드를 구비한 반도체 집적 회로 장치 |
-
2023
- 2023-07-21 CN CN202310898812.1A patent/CN116613147B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107367678A (zh) * | 2016-05-11 | 2017-11-21 | 中芯国际集成电路制造(上海)有限公司 | 测试结构、测试探针卡、测试系统及测试方法 |
CN106292111A (zh) * | 2016-10-20 | 2017-01-04 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
CN115274482A (zh) * | 2022-08-01 | 2022-11-01 | 长鑫存储技术有限公司 | 半导体结构及测量方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116613147A (zh) | 2023-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0246433B1 (en) | Current attenuator useful in a very low leakage current measuring device | |
US7443186B2 (en) | On-wafer test structures for differential signals | |
US8436635B2 (en) | Semiconductor wafer having test modules including pin matrix selectable test devices | |
US8836363B2 (en) | Probe card partition scheme | |
US20050184742A1 (en) | Device monitor for RF and DC measurement | |
CN109633417B (zh) | 多芯片同测结构及方法 | |
US10012690B2 (en) | I/O control circuit for reduced pin count (RPC) device testing | |
CN115706022A (zh) | 一种定位故障晶体管的测试方法、结构 | |
CN105336731B (zh) | 测试键结构与测试键群组 | |
CN116613147B (zh) | 测试结构及晶圆接受测试系统和方法 | |
CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
CN104465617A (zh) | 半导体测试结构 | |
CN100362642C (zh) | 同时测多个金属-氧化物-半导体器件热载流子的测试结构 | |
CN103063976A (zh) | 一种采用二分法对硅通孔进行故障检测的方法和系统 | |
KR20080099495A (ko) | 파이프라인 테스트 장치 및 방법 | |
KR100674938B1 (ko) | 멀티칩 테스트용 프로브 카드 | |
CN216749899U (zh) | 内置可调栅极电阻的igbt版图结构 | |
CN106558570B (zh) | 覆晶薄膜封装 | |
CN206920483U (zh) | 探针卡及半导体测试装置 | |
CN103426865A (zh) | 半导体制品钨槽接触电阻测试结构及测试方法 | |
CN1790656A (zh) | 一种功率mos器件的测试方法及实现该方法的产品 | |
CN101819940B (zh) | 测试晶片的方法及测试结构 | |
CN106449598A (zh) | 测试器件 | |
US20230016770A1 (en) | Method for measuring resistance value of contact plug and testing structure | |
JP3012242B2 (ja) | 半導体集積回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |