CN115274482A - 半导体结构及测量方法 - Google Patents
半导体结构及测量方法 Download PDFInfo
- Publication number
- CN115274482A CN115274482A CN202210917239.XA CN202210917239A CN115274482A CN 115274482 A CN115274482 A CN 115274482A CN 202210917239 A CN202210917239 A CN 202210917239A CN 115274482 A CN115274482 A CN 115274482A
- Authority
- CN
- China
- Prior art keywords
- test
- wafer
- pad
- test pad
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本公开实施例提供一种半导体结构及一种测量方法,半导体结构包括:第一晶圆、第二晶圆以及测试结构,测试结构包括:第一晶圆内的N个第一测试焊盘,且第一键合面暴露出第一测试焊盘表面;第二晶圆内的N个第二测试焊盘,且第二键合面暴露出第二测试焊盘表面,每一第二测试焊盘与相应的第一测试焊盘正对;第n个第二测试盘相对于第n个第一测试焊盘向平行于第一方向的同一偏移方向偏移,第n个第二测试焊盘指向第一个第二测试焊盘的方向为偏移方向,且沿第一方向上,第n个第一测试焊盘与第n个第二测试焊盘的正对的宽度为n×M,n为大于等于1且小于等于N的正整数,M为预设值。本公开实施例至少有利于提高晶圆键合的对准精度。
Description
技术领域
本公开实施例涉半导体技术领域,特别涉及一种半导体结构及一种测量方法。
背景技术
晶圆键合技术是指通过化学和物理作用将两块已抛光的同质晶圆或异质晶圆紧密地接合起来,晶圆接合后,相接合界面的原子受到外力的作用而产生反应形成共价键结合成一体,使接合界面达到特定的键合强度。
晶圆键合需控制晶圆与晶圆对准的准确度,通常需要在两片晶圆的接合界面设计对准标记,但是利用目前的对准标记对相键合的两个晶圆进行对准的过程,无法准确的得知相键合的两个晶圆之间发生偏移的位移量,如此,会导致相键合的两个晶圆的对准精度差,进而影响键合后的半导体结构的性能。
发明内容
本公开实施例提供一种半导体结构及一种测量方法,至少有利于提高晶圆键合的对准精度。
本公开实施例一方面提供一种半导体结构,包括:第一晶圆,第一晶圆具有第一键合面;第二晶圆,第二晶圆具有与第一键合面相键合的第二键合面;至少一组测试结构,测试结构包括:N个第一测试焊盘,N个第一测试焊盘沿第一方向间隔排布于第一晶圆内,且第一键合面暴露出第一测试焊盘表面;N个第二测试焊盘,N个第二测试焊盘沿第一方向间隔排布于第二晶圆内,且第二键合面暴露出第二测试焊盘表面,每一第二测试焊盘与相应的第一测试焊盘正对;其中,第n个第二测试盘相对于第n个第一测试焊盘向平行于第一方向的同一偏移方向偏移,第n个第二测试焊盘指向第一个第二测试焊盘的方向为偏移方向,且沿第一方向上,第n个第一测试焊盘与第n个第二测试焊盘的正对的宽度为n×M,n为大于等于1且小于等于N的正整数,M为预设值。
在一些实施例中,沿第一方向上,第一键合面露出的每一第一测试焊盘的宽度相同,第一键合面露出的相邻第一测试焊盘的间隔距离相同。
在一些实施例中,沿第一方向上,第二键合面露出的每一第二测试焊盘的宽度相同。
在一些实施例中,沿第一方向上,第一键合面露出的第一测试焊盘的宽度与第二键合面露出的第二测试焊盘的宽度相同。
在一些实施例中,第一键合面露出的第一测试焊盘的形状与第二键合面露出的第二测试焊盘的形状相同。
在一些实施例中,还包括:第一信号焊盘,第一键合面暴露出第一信号焊盘;第二信号焊盘,第二键合面暴露出第二信号焊盘,且第一信号焊盘与第二信号焊盘正对。
在一些实施例中,沿第一方向上,第一键合面露出的第一信号焊盘的宽度与第二键合面露出的第二信号焊盘的宽度相同。
在一些实施例中,第一晶圆具有第一中部区域以及第一边缘区域,第二晶圆具有第二中部区域以及第二边缘区域,第一中部区域与第二中部区域正对,第一边缘区域与第二边缘区域正对,第一中部区域和正对的第二中部区域具有相应的测试结构,第一边缘区域和正对的第二边缘区域也具有相应的测试结构。
在一些实施例中,第一晶圆包括多个第一芯片,第二晶圆包括多个第二芯片,每一第一芯片与相应的第二芯片正对;部分第一芯片和正对的第二芯片具有相应的测试结构。
在一些实施例中,第一芯片与第二芯片均具有芯片中部区域和芯片边缘区域,且第一芯片的芯片中部区域和正对的第二芯片的芯片中部区域正对,第一芯片的芯片边缘区域和正对的第二芯片的芯片边缘区域正对,测试结构位于正对的芯片中部区域以及正对的芯片边缘区域。
在一些实施例中,第一芯片与第二芯片均具有芯片中部区域,第一芯片的芯片中部区域和正对的第二芯片的芯片中部区域正对,第一晶圆还包括位于第一芯片边缘的第一切割道,第二晶圆还包括位于第二芯片边缘且与相应的第一切割道正对的第二切割道,测试结构位于正对的芯片中部区域,以及位于第一切割道与正对的第二切割道内。
在一些实施例中,第一方向包括X方向;半导体结构具有至少两组测试结构,其中,至少一组测试结构中的偏移方向为+X方向,至少另一组测试结构中的偏移方向为-X方向。
在一些实施例中,第一方向包括Y方向;半导体结构具有至少两组测试结构,其中,至少一组测试结构中的偏移方向为+Y方向,至少另一种测试结构中的偏移方向为-Y方向。
在一些实施例中,第一测试焊盘的材料与第二测试焊盘的材料相同。
本公开实施例另一方面还提供一种测量方法,包括:提供上述任一所述的半导体结构中的第一晶圆和第二晶圆;将第一键合面与第二键合面相贴合以进行预键合;在进行预键合之后,获取每个第一测试焊盘与相应的第二测试焊盘之间的连接状态,其中,若第n个第一测试焊盘与第n个第二测试焊盘处于断开状态,且第n+1个第一测试焊盘与第n+1个第二测试焊盘处于互连状态,则判断第二晶圆相对于第一晶圆在偏移方向上发生了位移量为n×M的位移。
在一些实施例中,测量每个第一测试焊盘与相应的第二测试焊盘之间的连接状态的方式包括:测量第一测试焊盘与相应的第二测试焊盘的接触电阻;若接触电阻的阻值大于或等于预设值,则判断第一测试焊盘与相应的第二测试焊盘处于断开状态;若接触电阻的阻值小于预设值,则判断第一测试焊盘与相应的第二测试焊盘处于互连状态。
本公开实施例提供的技术方案至少具有以下优点:半导体结构包括相互键合的第一晶圆和第二晶圆,且第一晶圆的第一键合面和第二晶圆的第二键合面相键合,相互键合的第一晶圆和第二晶圆具有用于量测第一晶圆与第二晶圆对准偏差的测试结构,测试结构包括N个露出于第一键合面的第一测试焊盘以及N个露出于第二键合面的第二测试焊盘,第n个第一测试焊盘与第n个第二测试焊盘对应,且N个第一测试焊盘与N个第二测试焊盘均沿第一方向间隔排布,第n个第一测试焊盘对应的第二测试焊盘相对于第n个第一测试焊盘向一平行于第一方向的第一偏移方向偏移,若第一方向为X方向,那么第一偏移方向可以为+X方向或-X方向,第一偏移方向也是第n个第二测试焊盘指向第一个第二测试焊盘的方向,此外,在第一方向上,第一测试焊盘与相应的第二测试焊盘的正对宽度不同,若将第n个第一测试焊盘与相应的第二测试焊盘定义为第n组焊盘,沿第一个第二测试焊盘指向第n个第二测试焊盘的方向上,第一组焊盘的正对宽度至第N组焊盘的正对宽度分别为:M、2M……n×M……N×M,其中,M为测量设备可量测出的最小尺寸,如此,若第n组焊盘中的第一测试焊盘与相应的第二测试焊盘的正对宽度为零(即第n组焊盘中的第一测试焊盘与相应的第二测试焊盘相互断开),且第n+1组焊盘中的第一测试焊盘与相应的第二测试焊盘的正对宽度不为零(即第n+1组焊盘中的第一测试焊盘与相应的第二测试焊盘相互连接),则判断第二晶圆相对于第一晶圆在第一偏移方向上发生了位移,且根据断开的第n组焊盘以及相连的第n+1组焊盘得出位移量为n×M,如此,通过测试结构即可判断第二晶圆与第一晶圆是否对齐键合,若第二晶圆与第一晶圆未对齐键合,通过测试结构即可获取第二晶圆相对于第一晶圆的位移量,根据位移量,对下一半导体结构中第一晶圆与第二晶圆的键合进行校准,可提高半导体结构中第一晶圆与第二晶圆相键合的对准精度,进而有利于提高半导体结构的性能。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,除非有特别申明,附图中的图不构成比例限制;为了更清楚地说明本公开实施例或传统技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的一种半导体结构的结构示意图;
图2为本公开实施例提供的另一种半导体结构的结构示意图;
图3为本公开实施例提供的又一种半导体结构的结构示意图;
图4为本公开实施例提供的另一种半导体结构的结构示意图;
图5为本公开实施例提供的一种第一晶圆的结构示意图;
图6为本公开实施例提供的一种第一晶圆上测试结构与第一芯片的位置关系的结构示意图;
图7为本公开实施例提供的另一种第一晶圆上测试结构与第一芯片的位置关系的结构示意图。
具体实施方式
由背景技术可知,利用目前的对准标记对相键合的两个晶圆进行对准的过程,无法准确的得知相键合的两个晶圆之间发生偏移的位移量,进而对半导体结构的性能造成了影响。
本公开实施例提供了一种半导体结构及一种测量方法。半导体结构包括相互键合的第一晶圆和第二晶圆,第一晶圆具有第一键合面,第二晶圆具有用于与第一键合面相键合的第二键合面,半导体结构还包括用于量测第一晶圆与第二晶圆对准偏差的测试结构,测试结构包括N个露出于第一键合面的第一测试焊盘以及N个露出于第二键合面的第二测试焊盘,第n个第一测试焊盘与第n个第二测试焊盘对应,第n个第一测试焊盘对应的第二测试焊盘相对于第n个第一测试焊盘向平行于第一方向的第一偏移方向偏移,若第一方向为X方向,那么第一偏移方向可以为+X或-X方向,第一偏移方向也是第n个第二测试焊盘指向第一个第二测试焊盘的方向,此外,第一测试焊盘与相应的第二测试焊盘的正对宽度不同,将第n个第一测试焊盘与相应的第二测试焊盘定义为第n组焊盘,沿第一个第二测试焊盘指向第n个第二测试焊盘的方向上,第一组焊盘的正对宽度至第N组焊盘的正对宽度分别为:M、2M……n×M……N×M,其中,M为测量设备可量测出的最小尺寸,如此,若第n组焊盘中的第一测试焊盘与相应的第二测试焊盘相互断开,且第n+1组焊盘中的第一测试焊盘与相应的第二测试焊盘相互连接,则判断第二晶圆相对于第一晶圆在第一偏移方向上发生了位移,且根据断开的第n组焊盘以及相连的第n+1组焊盘得出位移量为n×M,如此,通过测试结构即可判断第二晶圆与第一晶圆是否对齐键合,以及获取第二晶圆相对于第一晶圆的位移量,根据位移量,对下一半导体结构中第一晶圆与第二晶圆的键合进行校准,有利于提高半导体结构中第一晶圆与第二晶圆相键合的对准精度。
下面将结合附图对本公开各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本公开各实施例中,为了使读者更好地理解本公开实施例而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本公开实施例所要求保护的技术方案。
图1为本公开实施例提供的一种半导体结构的结构示意图;图2为本公开实施例提供的另一种半导体结构的结构示意图;图3为本公开实施例提供的又一种半导体结构的结构示意图;图4为本公开实施例提供的另一种半导体结构的结构示意图;图5为本公开实施例提供的一种第一晶圆的结构示意图;图6为本公开实施例提供的一种第一晶圆上测试结构与第一芯片的位置关系的结构示意图;图7为本公开实施例提供的另一种第一晶圆上测试结构与第一芯片的位置关系的结构示意图。
参考图1,半导体结构包括:第一晶圆100,第一晶圆100具有第一键合面;第二晶圆110,第二晶圆110具有与第一键合面相键合的第二键合面;至少一组测试结构120,测试结构120包括:N个第一测试焊盘101,N个第一测试焊盘101沿第一方向间隔排布于第一晶圆100内,且第一键合面暴露出第一测试焊盘101表面;N个第二测试焊盘111,N个第二测试焊盘111沿第一方向间隔排布于第二晶圆110内,且第二键合面暴露出第二测试焊盘111表面,每一第二测试焊盘111与相应的第一测试焊盘101正对;其中,第n个第二测试盘相对于第n个第一测试焊盘101向平行于第一方向的同一偏移方向偏移,第n个第二测试焊盘111指向第一个第二测试焊盘111的方向为偏移方向,且沿第一方向上,第n个第一测试焊盘101与第n个第二测试焊盘111的正对的宽度为n×M,n为大于等于1且小于等于N的正整数,M为预设值。
若将第n个第一测试焊盘101与相应的第二测试焊盘111定义为第n组焊盘,沿第一个第二测试焊盘111指向第n个第二测试焊盘111的方向上,第一组焊盘的正对宽度至第N组焊盘的正对宽度分别为:M、2M……n×M……N×M,其中,M为量测解析度,即测量设备可量测出的最小位移尺寸,对第一晶圆100与第二晶圆110的对准精度的进行测量时,若第n组焊盘中的第一测试焊盘101与相应的第二测试焊盘111的正对宽度为零,且第n+1组焊盘中的第一测试焊盘101与相应的第二测试焊盘111的正对宽度不为零,则判断第二晶圆110相对于第一晶圆100在第一偏移方向上发生了位移,根据断开的第n组焊盘以及相连的第n+1组焊盘得出位移量为n×M,通过测试结构120即可判断第二晶圆110与第一晶圆100是否对齐键合,若第二晶圆110与第一晶圆100未对齐键合,根据通过测试结构120获取的第二晶圆110相对于第一晶圆100的位移量,对下一半导体结构中第一晶圆100与第二晶圆110的键合进行校准,即可提高半导体结构中第一晶圆100与第二晶圆110相键合的对准精度。
第一晶圆100以及第二晶圆110是用于相互键合的两个晶圆,晶圆是指制作半导体器件或电路所用的晶片,在一些实施例中,晶圆可以为以硅为衬底制作有半导体器件或电路的晶片。在另一些实施例中,晶圆的衬底也可以为其它半导体材料或其它可用于作为衬底的材料。
将第一晶圆100与第二晶圆110键合可以用于将第一晶圆100中的半导体器件或电路与第二晶圆110中半导体器件或电路电连接,具体的,第一晶圆100的第一键合面与第二晶圆110的第二键合面相对设置且相互键合,第一键合面可以露出引出第一晶圆100中的半导体器件或电路的焊盘,第二键合面可以露出引出第二晶圆110中的半导体器件或电路的焊盘,将第一晶圆100与第二晶圆110键合后,第一键合面与第二键合面相贴合,第一键合面上的焊盘即可与相应的第二键合面上的焊盘相连接,实现第一晶圆100内的半导体器件或电路与第二晶圆110内的半导体器件或电路的连接。
第一键合面和第二键合面的界面状态会影响键合后的半导体结构的电学性能以及结构稳定性,具体的,可以通过较优的第一键合面与第二键合面之间的应力匹配度提高第一晶圆100与第二晶圆110相键合的结构稳定性,以及避免第一键合面和第二键合面形成的键合界面出现杂质或气泡,以提高第一晶圆100与第二晶圆110相键合的结构稳定性。并且,可以通过提高键合的对准精度,以保证第一晶圆100上的焊盘与第二晶圆110上的焊盘准确的对准,进而提高半导体结构的电学性能。
本公开实施例提供的半导体结构中的测试结构120即为用于提高第一晶圆100与第二晶圆110对准精度的结构,具体的,测试结构120包括N个第一测试焊盘101和N个第二测试焊盘111,第一晶圆100的第一键合面露出第一测试焊盘101,第二晶圆110的第二键合面露出第二测试焊盘111,且第一测试焊盘101与第二测试焊盘111均沿第一方向间隔排布,第一方向可以为平行于第一晶圆100或第二晶圆110表面的任意方向,若第一方向为X方向,设置在第一方向排布的第一测试焊盘101以及第二测试焊盘111即可测量第二晶圆110相对于第一晶圆100是否在X方向发生了位移。
另外,N为大于等于1的整数,例如N可以为3、4、5、6、7或8。N的大小与测试结构120所能测量的位移大小有关,N越大,测试结构120所能测量的位移量越大,因此,可以根据第一键合面和第二键合面的面积以及根据可能出现的最大位移量,合理的设置测试结构120中第一测试焊盘101的数量以及第二测试焊盘111的数量。本申请实施例以N为5为例,对测试结构120进行说明。
另外,第二晶圆110相对于第一晶圆100在X方向发生位移包括两种情况,一种情况为第二晶圆110相对于第一晶圆100在+X方向发生了位移,另一种情况为第二晶圆110相对于第一晶圆100在-X方向发生了位移,判断在+X方向发生位移的测试结构120中第一测试焊盘101与第二测试焊盘111的排布方式与判断在-X方向发生位移的测试结构120中第一测试焊盘101与第二测试焊盘111的排布方式不同,下面就以测量第二晶圆110相对于第一晶圆100在+X方向发生位移的测试结构120为例,对测试结构120中的第一测试焊盘101和第二测试焊盘111的排布方式进行说明。
参考图1和图2,在一些实施例中,测试结构120可以用于测量第二晶圆110是否相对于第一晶圆100在+X方向发生位移,以及用于测量第二晶圆110相对于第一晶圆100在+X方向发生偏移的位移量,测试结构120可以包括5个第一测试焊盘101和5个第二测试焊盘111,第1个第一测试焊盘101与第1个第二测试焊盘111对应,第2个第一测试焊盘101与第2个第二测试焊盘111对应,以此类推,每个第二测试焊盘111均相对于所对应的第一测试焊盘101向+X方向偏移,即第二测试焊盘111相对于所对应的第一测试焊盘101的偏移方向为+X方向,第5个第二测试焊盘111指向第1个第二测试焊盘111的方向为+X方向。在第一方向上,每个第一测试焊盘101与相应的第二测试焊盘111的正对的宽度不同,第n个第一测试焊盘101与第n个第二测试焊盘111的正对的宽度为n×M,即第1个第一测试焊盘101与第1个第二测试焊盘111的正对宽度为M,第2个第一测试焊盘101与第2个第二测试焊盘111的正对宽度为2M,以此类推,沿+X方向,第一测试焊盘101与相应的第二测试焊盘111的正对的宽度分别为:5M、4M、3M、2M、M。
参考图2,若第二晶圆110相对于第一晶圆100在+X方向发生位移量为M的位移,第1个第一测试焊盘101会与第1个第二测试焊盘111断开,第2个第一测试焊盘101仍与第2个第二测试焊盘111相连。
以此类推,若第二晶圆110相对于第一晶圆100在+X方向发生位移量为2M的位移,第2个第一测试焊盘101会与第2个第二测试焊盘111断开,第3个第一测试焊盘101仍与第3个第二测试焊盘111相连,因此,通过判断测试结构120中第一测试焊盘101与相应的第二测试焊盘111的连接状态即可获取第二晶圆110相对于第一晶圆100在+X方向的位移状态,并且,通过判断断开的第一测试焊盘101与相应的第二测试焊盘111的位置可以获取第二晶圆110相对于第一晶圆100在+X方向的位移量,根据位移量,对下一半导体结构中第一晶圆100与第二晶圆110的键合进行校准,即可提高半导体结构中第一晶圆100与第二晶圆110相键合的对准精度,进而有利于提高半导体结构的性能。
在一些实施例中,参考图3和图4,半导体结构具有至少两组测试结构,其中,至少一组测试结构120中的偏移方向为+X方向,至少另一组测试结构120中的偏移方向为-X方向。如此,利用偏移方向为+X方向的测试结构120测量第二晶圆110相对于第一晶圆100是否在+X方向发生位移,利用偏移方向为-X方向的测试结构120测量第二晶圆110相对于第一晶圆100在是否在-X方向发生位移,即可实现对第二晶圆110相对于第一晶圆100发生偏移的多个方向进行测量,有利于利用测试结构120提高半导体结构中第一晶圆100与第二晶圆110在多个方向的对准精度。
具体的,参考图4,若第二晶圆110相对于第一晶圆100在-X方向发生位移量为2M的位移,偏移方向为+X方向的测试结构120中的第一测试焊盘101与相应的第二测试焊盘111均为连接状态,偏移方向为-X方向的测试结构120中,第1个第一测试焊盘101会与第1个第二测试焊盘111断开,第2个第一测试焊盘101会与第2个第二测试焊盘111断开,第3个第一测试焊盘101仍与第3个第二测试焊盘111相连。
在一些实施例中,第一方向还包括Y方向;半导体结构具有至少两组测试结构120,其中,至少一组测试结构120中的偏移方向为+Y方向,至少另一种测试结构120中的偏移方向为-Y方向。需要说明的是,Y方向和X方向为不同的方向,在半导体结构内设置另外至少两组测试结构120,且一组测试结构120中的偏移方向为+Y方向,另一组测试结构120中的偏移方向为-Y方向,利用偏移方向为+Y方向的测试结构120测量第二晶圆110相对于第一晶圆100在是否在+Y方向发生位移,利用偏移方向为-Y方向的测试结构120测量第二晶圆110相对于第一晶圆100在是否在-Y方向发生位移,即可实现对除了X方向的第二晶圆110相对于第一晶圆100发生偏移的方向进行测量,进而有利于利用测试结构120提高半导体结构中第一晶圆100与第二晶圆110在更多方向的对准精度。
在一些实施例中,Y方向垂直于X方向,可以在半导体结构中设置4组测试结构120,结合4组测试结构120量测出的位移量,即可对第一晶圆100与第二晶圆110在所有平行于第一晶圆100表面方向上发生的位移进行测量,如此,有利于利用测试结构120提高半导体结构中第一晶圆100与第二晶圆110的对准精度。
在一些实施例中,参考图1,以第一方向为X方向为例,沿第一方向上,第一键合面露出的每一第一测试焊盘101的宽度相同,第一键合面露出的相邻第一测试焊盘101的间隔距离相同。形成第一测试焊盘101通常需要采用光刻工艺与刻蚀工艺,光刻工艺主要用于定义第一测试焊盘101的形貌尺寸,但光刻工艺的光刻胶曝光时,曝光采用的入射光线会产生不期望的反射光或折射光,不期望的反射光或折射光可能使得不希望曝光的光刻胶被曝光,显影后,形成的光刻胶图案与预设形成的光刻胶图案具有误差,并且,反射光或折射光的强度和方向也与预设形成的光刻胶图案相关,若预设形成的光刻胶图案不同,光刻工艺的误差也不相同,因此,将第一键合面露出的每一第一测试焊盘101设置为宽度相同的结构,且将相邻第一测试焊盘101的间隔距离设置为相同的尺寸,即可在利用光刻工艺形成第一测试焊盘101时,避免在第一方向不同宽度的第一测试焊盘101之间由于光刻误差的不同而导致尺寸误差不同,有利于降低不同的第一测试焊盘101之间的尺寸误差,进而有利于利用尺寸误差较小的第一测试焊盘101对晶圆键合的对准精度进行更加准确的测量。
在一些实施例中,参考图1,以第一方向为X方向为例,沿第一方向上,第二键合面露出的每一第二测试焊盘111的宽度相同。同理,形成第二测试焊盘111也通常需要采用光刻工艺与刻蚀工艺,由于第一测试焊盘101在第一方向的宽度相同且间隔距离相同,将第二键合面露出的每一第二测试焊盘111设置为宽度相同的结构,相邻第二测试焊盘111的间隔距离即相同,如此,在利用光刻工艺形成第二测试焊盘111时,避免了在第一方向不同宽度的第二测试焊盘111之间由于光刻误差的不同而导致尺寸误差不同,有利于降低不同第二测试焊盘111之间的尺寸误差,进而有利于利用尺寸误差较小的第二测试焊盘111对晶圆键合的对准精度进行更加准确的测量。
在一些实施例中,参考图1,以第一方向为X方向为例,沿第一方向上,第一键合面露出的第一测试焊盘101的宽度与第二键合面露出的第二测试焊盘111的宽度相同。在第一方向上,使形成第一测试焊盘101宽度的光刻误差与形成第二测试焊盘111宽度的光刻误差相同,如此,有利于降低第一测试焊盘101的宽度与第二测试焊盘111的宽度之间的差异,进而有利于形成在第一方向测量准确性更高的测试结构120。
在一些实施例中,第一键合面露出的第一测试焊盘的形状与第二键合面露出的第二测试焊盘111的形状相同。由上述实施例可知,焊盘的形状与光刻误差相关,因此,即使在第一方向,第一测试焊盘101与第二测试焊盘111的宽度相同,第一测试焊盘101与第二测试焊盘111在其它方向的尺寸不同,也会对第一方向的宽度造成影响,因此,为了尽可能的降低第一测试焊盘101与第二测试焊盘111在第一方向上的宽度的误差,可以形成形状相同的第一测试焊盘101和第二测试焊盘111,保证第一测试焊盘101与第二测试焊盘111在形貌以及间隔距离上相互之间的匹配度更高,进而有利于形成测量准确性更高的测试结构120。在一个例子中,第一键合面露出的第一测试焊盘101的形状或第二键合面露出的第二测试焊盘111的形状为方形。在另一些例子中,第一键合面露出的第一测试焊盘101的形状或第二键合面露出的第二测试焊盘111的形状也可以为圆形或其它形状。
在一些实施例中,参考图1,以第一方向为X方向为例,沿第一方向上,第一测试焊盘101的宽度可以为100nm~10000nm,例如可以为150nm、350nm、400nm、4000nm、8000nm等。第二测试焊盘111的宽度可以为100nm~10000nm,例如可以为500nm、1000nm、2000nm、2500nm、7500nm等。可以根据第一晶圆100和第二晶圆110在第一方向上的尺寸,合理的设置第一测试焊盘101与第二测试焊盘111在第一方向上的宽度。
在一些实施例中,参考图1,以第一方向为X方向为例,沿垂直于第一方向上,第一测试焊盘101的长度为100nm~1000nm,例如可以为150nm、350nm、450nm、500nm、800nm等。第二测试焊盘111的长度为100nm~1000nm,例如可以为250nm、300nm、400nm、530nm、760nm等。同理,可以根据第一晶圆100和第二晶圆110在垂直于第一方向上的尺寸,合理的设置第一测试焊盘101与第二测试焊盘111在第一方向上的宽度。
在一些实施例中,参考图1,第一晶圆100和第二晶圆110均包括绝缘层130,绝缘层130的材料可以为氧化硅或氮化硅。并且,第一键合面露出第一晶圆100的绝缘层130,第一测试焊盘101位于绝缘层130内,第一测试焊盘101的材料为导电材料,例如可以为铜,钨或铝。第二键合面露出第二晶圆110的绝缘层130,第二测试焊盘111位于绝缘层130内,第二测试焊盘111的材料也为导电材料,例如可以为铜,钨或铝。
在一些实施例中,第一测试焊盘101的材料与第二测试焊盘111的材料相同。如此,有利于利用同种制备工艺以及同种源材料制备第一测试焊盘101和第二测试焊盘111,有利于降低第一测试焊盘101与第二测试焊盘111的制备难度。
在一些实施例中,半导体结构还包括:第一信号焊盘102,第一键合面暴露出第一信号焊盘102;第二信号焊盘112,第二键合面暴露出第二信号焊盘112,且第一信号焊盘102与第二信号焊盘112正对。第一信号焊盘102可以为用于为第一晶圆100内的半导体器件或电路提供信号的焊盘,第二信号焊盘112可以为用于为第二晶圆110内的半导体器件或电路提供信号的焊盘,正对的第一信号焊盘102以及第二信号焊盘112相互连接,可以用于第一晶圆100内的半导体器件或电路与第二晶圆110内的半导体器件或电路进行信号传输。
在一些实施例中,参考图1,以第一方向为X方向为例,沿第一方向上,第一键合面露出的第一信号焊盘102的宽度与第二键合面露出的第二信号焊盘112的宽度相同。在第一方向上宽度相同且正对的第一信号焊盘102和第二信号焊盘112可作为第一测试焊盘101以及第二测试焊盘111设置过程中的定位标记,如此有利于利用第一信号焊盘102以及第二信号焊盘112准确地在第一晶圆100内设置第一测试焊盘101,以及在第二晶圆110内设置第二测试焊盘111,避免了设置额外的定位标记,进而有利于降低第一测试焊盘101以及第二测试焊盘111的制造难度。
在一些实施例中,第一信号焊盘102设置在第一晶圆100的绝缘层130内,第二信号焊盘112设置在第二晶圆110的绝缘层130内,第一信号焊盘102与第二信号焊盘112的材料相同,第一信号焊盘102或第二信号焊盘112的材料可以包括铜,钨或铝。并且,第一晶圆100的与第一键合面相对的表面也露出第一信号焊盘102,第二晶圆110的与第二键合面相对的表面也露出第二信号焊盘112,如此,有利于利用第一信号焊盘102为第一晶圆100内的半导体器件或电路提供信号,以及有利于利用第二信号焊盘112为第二晶圆110内的半导体器件或电路提供信号。
在一些实施例中,参考图5,第一晶圆100具有第一中部区域103以及第一边缘区域104,第二晶圆110具有第二中部区域以及第二边缘区域,第一中部区域103与第二中部区域正对,第一边缘区域104与第二边缘区域正对,第一中部区域103和正对的第二中部区域具有相应的测试结构120,第一边缘区域104和正对的第二边缘区域也具有相应的测试结构120。需要说明的是,第一边缘区域104和相对的第一边缘区域104可以设置多个测试结构120,如此,利用第一晶圆100和第二晶圆110的中部以及边缘的多个测试结构120,即可对第一晶圆100的边缘与第二晶圆110的边缘进行对准量测,以及对第一晶圆100的中心与第二晶圆110的中心进行对准量测,对中心以及边缘进行对准即可实现对第一晶圆100和第二晶圆110的整体进行对准量测,如此有利于利用有限的测试结构120对第一晶圆100与第二晶圆110的键合进行精准的量测,利用较少的测试结构120对键合的对准精度进行测量也有利于降低测量过程的复杂度。需要说明的是,第二晶圆的第二中部区域以及第二边缘区域与第一晶圆100类似,第二晶圆的第二中部区域以及第二边缘区域未示出。
在一些实施例中,参考图6和图7,第一晶圆100包括多个第一芯片105,第二晶圆110包括多个第二芯片,每一第一芯片105与相应的第二芯片正对;部分第一芯片105和正对的第二芯片具有相应的测试结构120。如此,不仅可以利用测试结构120对第二晶圆110相对于第一晶圆100整体的位移进行测量,还可以对第二晶圆110内的第二芯片相对于第一晶圆100内的相应的第一芯片105的位移进行测量,有利于利用测试结构120准确的获取第二芯片与第一芯片105之间的位移量,进而实现第二芯片与第一芯片105的准确对准键合,对准精度更高的第一芯片105和第二芯片有利于提高半导体结构的性能。需要说明的是,第二晶圆的第二芯片与第一晶圆100内第一芯片105的排布类似,因此,未示出第二晶圆的第二芯片。
在一些实施例中,参考图6,第一芯片105与第二芯片均具有芯片中部区域和芯片边缘区域,且第一芯片105的芯片中部区域和正对的第二芯片的芯片中部区域正对,第一芯片105的芯片边缘区域和正对的第二芯片的芯片边缘区域正对,测试结构120位于正对的芯片中部区域以及正对的芯片边缘区域。为了提高对第一芯片105与正对的第二芯片的对准精度的测量,可以在一第一芯片105与正对的第二芯片内设置两组相应的测试结构120,两组测试结构120可以分别位于芯片中部区域以及芯片边缘区域,如此,即可利用芯片中部区域的测试结构120对第一芯片105与第二芯片的中部的对准状态进行测量,再利用芯片边缘区域的测试结构120对第一芯片105与第二芯片的边缘的对准状态进行测量,进而有利于对第一芯片105与正对的第二芯片的键合的对准情况进行准确的测量。
在一些实施例中,参考图7,第一芯片105与第二芯片均具有芯片中部区域,第一芯片105的芯片中部区域和正对的第二芯片的芯片中部区域正对,第一晶圆100还包括位于第一芯片105边缘的第一切割道106,第二晶圆110还包括位于第二芯片边缘且与相应的第一切割道106正对的第二切割道,测试结构120位于正对的芯片中部区域,以及位于第一切割道106与正对的第二切割道内。如此,即可利用芯片中部区域的测试结构120对第一芯片105与第二芯片的中部的对准状态进行测量,再利用芯片边缘的第一切割道106以及第二切割道内的测试结构120对第一芯片105与第二芯片的边缘的对准状态进行测量,有利于对第一芯片105与正对的第二芯片的键合的对准情况进行准确的测量。
可以理解的是,上述实施例中,参考图6和图7,若以对第一芯片105和正对的第二芯片的中部进行键合的对准情况进行测量为例,可以在第一芯片105和正对的第二芯片的中部设置四组测试结构120,四组测试结构120中的偏移方向不同,四组测试结构120中的偏移方向可以分别为-X方向、-Y方向、+X方向和+Y方向。如此,可对第一芯片105与正对的第二芯片的中部在各个方向的位移进行测量。同理,对第一芯片105与正对的第二芯片的边缘在各个方向的位移进行测量的测试结构120也类似,可以在第一芯片105和正对的第二芯片的边缘设置四组偏移方向不同的测试结构120,四组测试结构120中的偏移方向可以分别为-X方向、-Y方向、+X方向和+Y方向。
在一些实施例中,对不同方向进行测量的测试结构120的间隔距离可以较小,在一个例子中,一第一芯片105与正对的第二芯片具有邻近的多组对不同方向进行测量测试结构120。在另一些实施例中,对不同方向进行测量的测试结构120之间的间隔距离也可以较远。
上述实施例提供的半导体结构中,第一晶圆100和第二晶圆110相互键合,第一晶圆100具有第一键合面,第二晶圆110具有用于与第一键合面相键合的第二键合面,半导体结构还包括用于量测第一晶圆100与第二晶圆110对准偏差的测试结构120,测试结构120包括N个露出于第一键合面的第一测试焊盘101以及N个露出于第二键合面的第二测试焊盘111,第一测试焊盘101与相应的第二测试焊盘111的正对宽度不同,若将第n个第一测试焊盘101与相应的第二测试焊盘111定义为第n组焊盘,沿第一个第二测试焊盘111指向第n个第二测试焊盘111的方向上,第一组焊盘的正对宽度至第N组焊盘的正对宽度分别为:M、2M……n×M……N×M,其中,M为测量设备可量测出的最小尺寸,如此,若第n组焊盘中的第一测试焊盘101与相应的第二测试焊盘111相互断开,且第n+1组焊盘中的第一测试焊盘101与相应的第二测试焊盘111相互连接,则判断第二晶圆110相对于第一晶圆100在第一偏移方向上发生了位移,且根据断开的第n组焊盘以及相连的第n+1组焊盘得出位移量为n×M,如此,通过测试结构120即可判断第二晶圆110与第一晶圆100是否对齐键合,以及获取第二晶圆110相对于第一晶圆100的位移量,根据位移量,对下一半导体结构中第一晶圆100与第二晶圆110的键合进行校准,即可提高半导体结构中第一晶圆100与第二晶圆110相键合的对准精度,进而有利于提高半导体结构的性能。
相应的,本公开实施例另一方面还提供一种测量方法,该测量方法可以对上述实施例提供的半导体结构进行测量。需要说明的是,与前述实施例相同或者相应的部分,可参考前述实施例的详细说明,以下将不做赘述。
测量方法包括:参考图1,提供上述实施例所述的半导体结构中的第一晶圆100和第二晶圆110;将第一键合面与第二键合面相贴合以进行预键合;在进行预键合之后,获取每个第一测试焊盘101与相应的第二测试焊盘111之间的连接状态,其中,若第n个第一测试焊盘101与第n个第二测试焊盘111处于断开状态,且第n+1个第一测试焊盘101与第n+1个第二测试焊盘111处于互连状态,则判断第二晶圆110相对于第一晶圆100在偏移方向上发生了位移量为n×M的位移。如此,有利于利用测试结构120对第二晶圆110相对于第一晶圆100的位移进行准确的测量,进而利用测量获得的位移量对下一第一晶圆100与相键合的第二晶圆110的键合进行校准,以使第一晶圆100与第二晶圆110具有较小的偏移,有利于提高半导体结构的性能。
在一些实施例中,参考图1,测量每个第一测试焊盘与相应的第二测试焊盘111之间的连接状态的方式包括:测量第一测试焊盘101与相应的第二测试焊盘111的接触电阻;若接触电阻的阻值大于或等于预设值,则判断第一测试焊盘101与相应的第二测试焊盘111处于断开状态;若接触电阻的阻值小于预设值,则判断第一测试焊盘101与相应的第二测试焊盘111处于互连状态。具体的,可以设置引线将第一测试焊盘101以及第二测试焊盘111引出,并通过引线向第一测试焊盘101以及第二测试焊盘111提供测试电流,若所测量的第一测试焊盘101与相应的第二测试焊盘111之间的接触电阻为无穷大,可判断第一测试焊盘101与第二测试焊盘111断路,即第一测试焊盘101与第二测试焊盘111为断开状态,若所测量的第一测试焊盘101与相应的第二测试焊盘111之间的接触电阻为可量测出的一具体阻值,则判断第一测试焊盘101与第二测试焊盘111为连接状态。
在一些实施例中,也可以通过红外线量测的方式,对第一测试焊盘101与第二测试焊盘111的连接状态进行测量。
上述实施例提供的测量方法中,通过测试第一测试焊盘101与第二测试焊盘111之间的连接状态,判断第二晶圆110相对于第一晶圆100的位移状态,并且根据第一测试焊盘101与第二测试焊盘111的连接状态,获得第二晶圆110相对于第一晶圆100发生偏移的位移量,进而利用测量获得的位移量对下一第一晶圆100与相键合的第二晶圆110的键合进行校准,以使第一晶圆100与第二晶圆110具有较小的偏移,有利于提高半导体结构的性能。
本领域的普通技术人员可以理解,上述各实施方式是实现本公开的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本公开的精神和范围。任何本领域技术人员,在不脱离本公开的精神和范围内,均可作各自变动与修改,因此本公开的保护范围应当以权利要求限定的范围为准。
Claims (16)
1.一种半导体结构,其特征在于,包括:
第一晶圆,所述第一晶圆具有第一键合面;
第二晶圆,所述第二晶圆具有与所述第一键合面相键合的第二键合面;
至少一组测试结构,所述测试结构包括:
N个第一测试焊盘,N个所述第一测试焊盘沿第一方向间隔排布于所述第一晶圆内,且所述第一键合面暴露出所述第一测试焊盘表面;
N个第二测试焊盘,N个所述第二测试焊盘沿所述第一方向间隔排布于所述第二晶圆内,且所述第二键合面暴露出所述第二测试焊盘表面,每一所述第二测试焊盘与相应的所述第一测试焊盘正对;
其中,第n个所述第二测试盘相对于第n个所述第一测试焊盘向平行于所述第一方向的同一偏移方向偏移,第n个所述第二测试焊盘指向第一个所述第二测试焊盘的方向为所述偏移方向,且沿所述第一方向上,第n个所述第一测试焊盘与第n个所述第二测试焊盘的正对的宽度为n×M,n为大于等于1且小于等于N的正整数,M为预设值。
2.如权利要求1所述半导体结构,其特征在于,沿所述第一方向上,所述第一键合面露出的每一所述第一测试焊盘的宽度相同,所述第一键合面露出的相邻所述第一测试焊盘的间隔距离相同。
3.如权利要求2所述半导体结构,其特征在于,沿所述第一方向上,所述第二键合面露出的每一所述第二测试焊盘的宽度相同。
4.如权利要求3所述半导体结构,其特征在于,沿所述第一方向上,所述第一键合面露出的所述第一测试焊盘的宽度与所述第二键合面露出的所述第二测试焊盘的宽度相同。
5.如权利要求1所述半导体结构,其特征在于,所述第一键合面露出的所述第一测试焊盘的形状与所述第二键合面露出的所述第二测试焊盘的形状相同。
6.如权利要求1所述半导体结构,其特征在于,还包括:第一信号焊盘,所述第一键合面暴露出所述第一信号焊盘;第二信号焊盘,所述第二键合面暴露出所述第二信号焊盘,且所述第一信号焊盘与所述第二信号焊盘正对。
7.如权利要求6所述半导体结构,其特征在于,沿所述第一方向上,所述第一键合面露出的所述第一信号焊盘的宽度与所述第二键合面露出的所述第二信号焊盘的宽度相同。
8.如权利要求1所述半导体结构,其特征在于,所述第一晶圆具有第一中部区域以及第一边缘区域,所述第二晶圆具有第二中部区域以及第二边缘区域,所述第一中部区域与所述第二中部区域正对,所述第一边缘区域与所述第二边缘区域正对,所述第一中部区域和正对的所述第二中部区域具有相应的所述测试结构,所述第一边缘区域和正对的所述第二边缘区域也具有相应的所述测试结构。
9.如权利要求1所述半导体结构,其特征在于,所述第一晶圆包括多个第一芯片,所述第二晶圆包括多个第二芯片,每一所述第一芯片与相应的所述第二芯片正对;部分所述第一芯片和正对的所述第二芯片具有相应的所述测试结构。
10.如权利要求9所述半导体结构,其特征在于,所述第一芯片与所述第二芯片均具有芯片中部区域和芯片边缘区域,且所述第一芯片的所述芯片中部区域和正对的所述第二芯片的所述芯片中部区域正对,所述第一芯片的所述芯片边缘区域和正对的所述第二芯片的所述芯片边缘区域正对,所述测试结构位于正对的所述芯片中部区域以及正对的所述芯片边缘区域。
11.如权利要求9所述半导体结构,其特征在于,所述第一芯片与所述第二芯片均具有芯片中部区域,所述第一芯片的所述芯片中部区域和正对的所述第二芯片的所述芯片中部区域正对,所述第一晶圆还包括位于所述第一芯片边缘的第一切割道,所述第二晶圆还包括位于所述第二芯片边缘且与相应的所述第一切割道正对的第二切割道,所述测试结构位于正对的所述芯片中部区域,以及位于所述第一切割道与正对的所述第二切割道内。
12.如权利要求1所述半导体结构,其特征在于,所述第一方向包括X方向;所述半导体结构具有至少两组所述测试结构,其中,至少一组所述测试结构中的所述偏移方向为+X方向,至少另一组所述测试结构中的所述偏移方向为-X方向。
13.如权利要求1所述半导体结构,其特征在于,所述第一方向包括Y方向;所述半导体结构具有至少两组所述测试结构,其中,至少一组所述测试结构中的所述偏移方向为+Y方向,至少另一种所述测试结构中的所述偏移方向为-Y方向。
14.如权利要求1所述半导体结构,其特征在于,所述第一测试焊盘的材料与所述第二测试焊盘的材料相同。
15.一种测量方法,其特征在于,包括:
提供如权利要求1-14中任一所述的半导体结构中的所述第一晶圆和所述第二晶圆;
将所述第一键合面与所述第二键合面相贴合以进行预键合;
在进行所述预键合之后,获取每个所述第一测试焊盘与相应的所述第二测试焊盘之间的连接状态,其中,若第n个所述第一测试焊盘与第n个所述第二测试焊盘处于断开状态,且第n+1个所述第一测试焊盘与第n+1个所述第二测试焊盘处于互连状态,则判断所述第二晶圆相对于所述第一晶圆在所述偏移方向上发生了位移量为n×M的位移。
16.如权利要求15所述测量方法,其特征在于,测量每个所述第一测试焊盘与相应的所述第二测试焊盘之间的连接状态的方式包括:
测量所述第一测试焊盘与相应的所述第二测试焊盘的接触电阻;
若接触电阻的阻值大于或等于预设值,则判断所述第一测试焊盘与相应的所述第二测试焊盘处于断开状态;
若接触电阻的阻值小于所述预设值,则判断所述第一测试焊盘与相应的所述第二测试焊盘处于互连状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210917239.XA CN115274482A (zh) | 2022-08-01 | 2022-08-01 | 半导体结构及测量方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210917239.XA CN115274482A (zh) | 2022-08-01 | 2022-08-01 | 半导体结构及测量方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115274482A true CN115274482A (zh) | 2022-11-01 |
Family
ID=83746708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210917239.XA Pending CN115274482A (zh) | 2022-08-01 | 2022-08-01 | 半导体结构及测量方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115274482A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115939107A (zh) * | 2023-02-20 | 2023-04-07 | 青岛物元技术有限公司 | 晶圆到晶圆封装位移检测结构及位移补偿方法 |
CN116613147A (zh) * | 2023-07-21 | 2023-08-18 | 合肥晶合集成电路股份有限公司 | 测试结构及晶圆接受测试系统和方法 |
CN117558714A (zh) * | 2024-01-09 | 2024-02-13 | 盛合晶微半导体(江阴)有限公司 | 混合键合封装结构、偏移量测试方法、贴片机 |
-
2022
- 2022-08-01 CN CN202210917239.XA patent/CN115274482A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115939107A (zh) * | 2023-02-20 | 2023-04-07 | 青岛物元技术有限公司 | 晶圆到晶圆封装位移检测结构及位移补偿方法 |
CN116613147A (zh) * | 2023-07-21 | 2023-08-18 | 合肥晶合集成电路股份有限公司 | 测试结构及晶圆接受测试系统和方法 |
CN116613147B (zh) * | 2023-07-21 | 2023-10-03 | 合肥晶合集成电路股份有限公司 | 测试结构及晶圆接受测试系统和方法 |
CN117558714A (zh) * | 2024-01-09 | 2024-02-13 | 盛合晶微半导体(江阴)有限公司 | 混合键合封装结构、偏移量测试方法、贴片机 |
CN117558714B (zh) * | 2024-01-09 | 2024-03-22 | 盛合晶微半导体(江阴)有限公司 | 混合键合封装结构、偏移量测试方法、贴片机 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115274482A (zh) | 半导体结构及测量方法 | |
US3808527A (en) | Alignment determining system | |
US4386459A (en) | Electrical measurement of level-to-level misalignment in integrated circuits | |
US6714030B2 (en) | Semiconductor inspection apparatus | |
US5793117A (en) | Semiconductor device and method of fabricating the same | |
US6768195B2 (en) | Multi-chip semiconductor device | |
US7492049B2 (en) | Multi-layer registration and dimensional test mark for scatterometrical measurement | |
KR101678219B1 (ko) | 얼라인먼트 실행 방법 | |
US7459924B2 (en) | Apparatus for providing electrical access to one or more pads of the wafer using a wafer translator and a gasket | |
CN105548851B (zh) | 半导体器件及其制造方法及测试半导体器件的装置 | |
US8102064B2 (en) | Electrical alignment mark set and method for aligning wafer stack | |
US6297653B1 (en) | Interconnect and carrier with resistivity measuring contacts for testing semiconductor components | |
CN113889420A (zh) | 半导体元件结构及接合二基板的方法 | |
CN112201645A (zh) | 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法 | |
CN113540043A (zh) | 半导体设备封装和半导体设备封装对齐检查方法 | |
KR20100060973A (ko) | 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법 | |
US20110001199A1 (en) | Pressure sensor and pressure sensor manufacturing method | |
WO2024026914A1 (zh) | 半导体结构及测量方法 | |
CN115390374B (zh) | 套刻误差的量测方法以及控制半导体制造过程的方法 | |
US8482002B2 (en) | Semiconductor device including bonding pads and semiconductor package including the semiconductor device | |
CN117542838A (zh) | 半导体结构及测量方法 | |
US5436197A (en) | Method of manufacturing a bonding pad structure | |
CN214068725U (zh) | 晶圆的测试结构 | |
CN116002611A (zh) | 基于4H-SiC的振动-温度集成传感器及其制备方法 | |
JP2587614B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |