CN115939107A - 晶圆到晶圆封装位移检测结构及位移补偿方法 - Google Patents

Abstract

本发明涉及半导体技术领域，提供一种晶圆到晶圆封装位移检测结构及位移补偿方法。在第一晶圆和第二晶圆的各维度上对应设置标记组，每个标记组包括两行导电标块。记块，通过相互对应的两个导电块之间的电阻，可判断晶圆和晶圆之间的位移方向和位移偏差。封装位移检测结构及位移补偿方法可基于当前晶圆组的位置偏差指导下一组晶圆的封装对准执行。该方法为一种基于电性原理的晶圆到晶圆封装对准检测机构，可以实现更快速和更准确的检测效果。

Description

晶圆到晶圆封装位移检测结构及位移补偿方法

技术领域

本发明涉及半导体技术领域，具体涉及一种晶圆到晶圆封装位移检测结构及位移补偿方法。

背景技术

在半导体芯片制造领域，3D封装技术较2D封装技术可以更好的提高芯片的集程度，实现更高密度的电子组件，为封装技术的发展趋势。

晶圆到晶圆（Wafer-on-Wafer) 键合技术是典型的3D封装技术，可以实现在半导体晶圆阶层上堆叠及结合更多的半导体元件。晶圆到晶圆键合过程若晶圆错位，将影响不同晶圆之间的电连接性。

现有的3D芯片封装技术通过光学辨识系统检测上层晶圆和下层晶圆的对准问题。参考图1，现有技术方案为：在上层晶圆中1加工上层精度对准检测图案101，下层晶圆2中加工精度下层对准检测图案201，封装对准时，上下层对准检测图案的中心对准。参考图2所示上下层对准检测图案偏移示例，图3所示上下层对准检测图案对准示例。

参考图4，封装工序中，通过光学相机2采集上层精度对准检测图案101和下层对准检测图案201影像信号，根据上下层对准检测图案的中心偏移量判断上层晶圆1与下层晶圆2是否对准，并可根据偏移量的大小分析上层晶圆1和下层晶圆2的封装位移偏移量，根据当前晶圆组的封装位移偏移量，调整下一组晶圆的封装操作，进而缩小偏移误差。如图4所示箭头方向分别表示检测图案的对准偏差和晶圆调整方向。

图像检测的方式效率低、精度低。

发明内容

本发明的目的在于解决晶圆到晶圆封装对准的问题，提供一种基于电性原理的晶圆封装位移检测结构及位移补偿方法，以其提高晶圆封装对准的检测效率和精度。

为解决以上问题，本发明采用如下技术方案。

本发明第一实施例提供一种晶圆到晶圆封装对准位移检测结构，包括：

晶圆到晶圆封装位移检测结构，包括：

第一晶圆和第二晶圆，每个晶圆均包括设置在晶圆封装侧表面的标记组，所述标记组包括至少一组对准标记，且所述标记组至少被设置在一个维度上；每组对准标记均包括：沿着平行间隔设置的第一标记行和第二标记行，每行均包括间隔设置的若干导电标记块；

所述若干导电标记块的位置被配置为：

所述第一晶圆上的第一标记行中每个导电标记块均可对应覆盖所述第二晶圆上的第一标记行中一个导电标记块，并产生作用电阻；所述第一晶圆上的第二标记行中每个导电标记块均可对应覆盖所述第二晶圆上的第二标记行中一个导电标记块，并产生作用电阻；相互对应的两个导电标记块形成导电标记块组；

当每行行端的第一个导电标记块之间对准时，第一晶圆与第二晶圆对准，行端导电标记块组的电阻为同行导电标记块组最小：此时所述第一晶圆上的第一标记行中的各导电标记块与第二晶圆上的第一标记行中的各导电标记块顺次在标记组所在维度正方向上交错排列，所述第一晶圆上第二标记行中的各导电标记块与第二晶圆上第二标记行中的各导电标记块顺次在标记组所在维度的负方向上交错排列。

本发明一项实施例中，所述标记组被设置在X维度和Y维度上。

本发明一项实施例中，所述X维度及所述Y维度上均设置有若干组标记组。

本发明一项实施例中，每组所述对准标记中：

第一标记行中每个导电标记块具有第一排列间距，第一晶圆的第一排列间距相等且大于第二晶圆的第一排列间距；

第二标记行中每个导电标记块具有第二排列间距，第一晶圆的第二排列间距相等且小于第二晶圆的第二排列间距。

本发明一项实施例中，任一所述标记组内的导电标记块具有相同尺寸，为方形。

本发明一项实施例中，进一步包括：

电测检测机构：检测第一晶圆与第二晶圆是否对准时，与各标记组中的任意一个导电标记块连接，检测同一标记组中任意两个导电标记块组的电阻；

处理器：连接电检测机构，获取各标记组中的各导电标记块之间的电阻，并比较同标记组中各导电标记块之间电阻的大小，选择出一组标记组中电阻最小的导电标记块组，基于该导电标记块组当前电阻与第一晶圆和第二晶圆对准时该导电标记块组电阻的变化值，判断第一晶圆和第二晶圆在标记组所在维度的偏移量。

本发明一项实施例中，进一步包括补偿执行机构：用于控制第一晶圆和第二晶圆的封装；

所述处理器基于当前第一晶圆和第二晶圆在各维度的偏移量生成执行机构的控制指令，以调整下一组第一晶圆和第二晶圆的封装位置。

本发明一项实施例进一步提供一种晶圆到晶圆封装位移补偿方法，采用上述的晶圆到晶圆封装对准位移检测结构，包括以下步骤：

S1：检测并比较所述同一标记组中任意两个导电标记块组之间的电阻，选择出一组标记组中电阻最小的导电标记块组；

S2：基于该导电标记块组当前电阻与第一晶圆和第二晶圆对准时该导电标记块组电阻的变化值，换算第一晶圆和第二晶圆在标记组所在维度的偏移量；

S3：结合各维度的位置偏移对下一组晶圆的封装位移进行补偿。

本发明一项实施例中，进一步包括以下步骤：

当每行行端的第一个导电标记块之间对准，即第一晶圆和第二晶圆对准时，存储记录标记组中各导电标记块组的电阻，作为各导电标记块组的基准电阻；

检测第一晶圆与第二晶圆是否对准时，基于该导电标记块组当前电阻与该导电标记块基准电阻的变化值，换算第一晶圆和第二晶圆在标记组所在维度的偏移量。

本发明一项实施例中，步骤S1进一步包括：

比较同一维度上各标记组任意两个导电标记块组之间的电阻，选择出同一维度上标记组中电阻最小的导电标记块组，基于该导电标记块组当前电阻与第一晶圆和第二晶圆对准时该导电标记块组电阻的变化值，换算第一晶圆和第二晶圆在标记组所在维度的偏移量。

较现有技术相比，本发明技术方案的有益效果在于：

1、提出了一种基于电性原理的晶圆到晶圆封装对准检测机构，通过一个维度上标记组中导电块之间的电阻，可判断晶圆和晶圆之间的位移偏差。可基于当前晶圆组的位置偏差指导下一组晶圆的封装对准执行。相对传统的图像检测方法，可以实现更快速和更准确的检测效果。

2、通过在多维度上设置对准检测标记组，可以实现多维度方向的位置偏差检测。

3、通过在每个维度上设置多个标记组，可以更准确的定位位移偏差方向和偏差量，以更准确的调整晶圆和晶圆之间的封装操作。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中晶圆到晶圆封装对准检测结构示意图；

图2为现有技术中晶圆到晶圆封装对准检测结构中上层晶圆图案与下层晶圆图案对准状态图；

图3为现有技术中晶圆到晶圆封装对准检测结构中上层晶圆图案与下层晶圆图案产生位置偏移状态图；

图4为现有技术中晶圆到晶圆封装对准纠偏方法示意图；

图5为设置在第一晶圆和第二晶圆上X维度一组导电标记组结构示意图；

图6为同一导电标记组中导电标位置偏差结构示意图；

图7为设置在第一晶圆和第二晶圆上Y维度一组导电标记组结构示意图；

图8为同一导电标记组中导电标位置偏差结构示意图；

图9为同一导电标记组中X维度和Y维度导电标记组排布距离示意图；

图10为在第一晶圆和第二晶圆上设置多个标记组结构示意图；

图11为X维度第一晶圆和第二晶圆对准状态图；

图12为X维度第一晶圆和第二晶圆存在负方向12.7nm位移偏差状态图；

图13为X位于存在位移状态下导电标记块组电阻检测示意图；

图14为Y维度第一晶圆和第二晶圆对准状态图；

图15为Y维度第一晶圆和第二晶圆存在正方向10nm位移偏差状态图；

图16为Y位于存在位移状态下导电标记块组电阻检测示意图；

图17为X维度和Y维度第一晶圆和第二晶圆对准状态图；

图18为X维度和Y维度第一晶圆和第二晶圆均存在位移偏差状态图；

图19为本发明晶圆到晶圆封装对准纠偏方法示意图。

以上各图中：

1-上层晶圆，101-上层精度对准检测图案；

2-下层晶圆，201-下层精度对准检测图案；

301-第一标记行，302-第二标记行；

401-第一晶圆上第一标记行导电标记块，402-第二晶圆上第一标记行导电标记块，403-第一晶圆上第二标记行导电标记块，404-第二晶圆上第二标记行导电标记块；

501-第一标记列，502-第二标记列；

601-第一晶圆上第一标记列导电标记块，602-第二晶圆上第一标记列导电标记块，603-第一晶圆上第二标记列导电标记块，604-第二晶圆上第二标记列导电标记块；

701-第一晶圆，702-第二晶圆；

801-X维度标记组，802-Y维度标记组；

9-电检测机构。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本发明提供一种晶圆到晶圆的封装位移检测结构，以及一种封装对准位移补偿方法，来侦测晶圆到晶圆封装过程中的位移方向、位移距离。检测结果可以反馈到封装控制工艺中，用以指导调整晶圆位置，以解决晶圆封装过程中对准的问题。

本发明的第一实施方式提供晶圆到晶圆封装对准位移检测结构。

晶圆到晶圆（Wafer-on-Wafer）封装是指将两片晶圆，即本发明所述的第一晶圆和第二晶圆进行封装键合，每个晶圆均包括基底层和若干个互连阶层，加工在基底层和个互连阶层之间的晶体管结构，晶圆的基础结构不属于本发明构思的主要内容，因此不再赘述。

晶圆到晶圆的键合结构加工在需要进行封装的第一晶圆和第二晶圆上，其中第一晶圆为背景技术所述的上层晶圆，第二晶圆为背景技术所述的下层晶圆。具有位移检测结构的两个晶圆的具体结构阐述如下。

第一晶圆和第二晶圆，每个晶圆均包括设置在晶圆封装侧表面的标记组，标记组包括至少一组对准标记，且标记组至少被设置在一个维度上；每组对准标记均包括：沿着在所在维度上平行间隔设置的第一标记行301和第二标记行302，每行均包括间隔设置的若干个导电标记块。在实际应用过程中，每个晶圆均包括：基底层，以及，设置在基底层上的导电层、绝缘层，以及设置在绝缘层中的焊接层。标记组的导电标记块可以被加工在焊接层中，可以采用诸如铜的导电材料制作。

参考图5，为一组对准标记结构示意图。

第一晶圆上701和第二晶圆702上分别设置第一标记行301和第二标记行302。第一晶圆的第一标记行301包括间隔设置的若干个第一晶圆第一标记行导电标记块401，第二晶圆的第一标记行301包括间隔设置的若干个第二晶圆第一标记行导电标记块402，第一晶圆的第二标记行302包括间隔设置的若干个第一晶圆第二标记行导电标记块403，第二晶圆的第二标记行302包括间隔设置的若干个第二晶圆第二标记行导电标记块404。

各导电标记块的位置被配置为：

第一晶圆701上第一标记行301中每个导电标记块401均可对应覆盖第二晶圆702上第一标记行301中一个导电标记块402，并产生作用电阻，这种电阻可以借助注入电阻测量仪等仪器测量；第一晶圆701的第二标记行302中每个导电标记块403均可对应覆盖第二晶圆702上第二标记行302中一个导电标记块404，并产生作用电阻。定义同一对应的标记行中两个相互对应的导电标记块为导电标记块组，电阻由于标记块的导电性而产生，当两个导电标记块相对的面积变化，二者之间产生的电阻将发生变化。具体的，两个导线块相对的面积越大，产生的电阻越小，相对的面积越小，产生的电阻越大。而这种电阻的变化，是与第一晶圆701和第二晶圆702的封装对准位移相关的。

为了能够更方便的检测两个晶圆是否对准，在加工标记组时，设计为当每行行端的第一个导电标记块之间对准时，两个晶圆处于封装对准。此时，第一晶圆701上第一标记行301中的各导电标记块401与第二晶圆702上第一标记行301中的各导电标记块402顺次在标记组所在维度正方向上交错排列，第一晶圆701上第二标记行302中的各导电标记块403与第二晶圆702上第二标记行302中的各导电标记块404顺次在标记组所在维度的负方向上交错排列，且同一行中任意两个导电块标记组之间的相对面积均不同。此处所述的正方向和负方向是同一维度的两个相反的方向。

这样设置的目的在于，第一标记行301和第二标记行302可以分别检测第一晶圆701和第二晶圆702的位移偏差位于正方向还是负方向，可以更直接的确定位移偏差调节基准。

需要说明的是，本发明中所述的对准，并非绝对意义上的对准，而是相对对准，对准时，可以是两个对应的导电标记块之间为全部覆盖，也可以并非全部覆盖，而是在同一标记组中该导电标记块组的相对面积最大。是指在同一对准标记组的同一标记行中，两个导电标记块之间的电阻为同组导电标记块组中最小，即两个导电标记块组在标记组所在维度的相对位移最小。

继续参考图5所示，位于上方的第一标记行301中，上下晶圆中第一个导电标记块之间为对准，此时，第一晶圆701中的导电标记块没有完全覆盖第二晶圆702中相应的导电标记块，但是在同组中的各个对应的标记块组中，达到了最大限度的对准。以这个对准的导电块标记组为基准，第一晶圆上的各导电标记块401在正维度上覆盖第二晶圆702上的各导电标记块402，第一晶圆701上的各导电标记块403在正维度上覆盖第二晶圆702上的各导电标记块404。

为了进一步，为了更准则的检测各维度上的位移，每组对准标记中：

第一标记行301中每个导电标记块具有第一排列间距，第一晶圆701的第一排列间距相等大于第二晶圆702的第一排列间距；

第二标记行302中每个导电标记块具有第二排列间距，第一晶圆701的第二排列间距小于第二晶圆702的第二排列间距。

更进一步的，第一晶圆701上第一标记行301各导电块之间的第一排列间距相等，第二晶圆上702上第二标记行302各导电块之间的第一排列间距不等。第一晶圆701上第一标记行301各导电块之间的第二排列间距相等，第二晶圆上702上第二标记行302各导电块之间的第二排列间距不等。

参考图9所示的左半部分，在一个具体的实施方式中，第一晶圆701上第一标记行301各导电块之间的第一排列间距相等，均为100nm，第二晶圆上702上第一标记行301导电块之间的第一排列间距顺次为：90nm、95nm、75nm。第一晶圆701上第二标记行302各导电块之间的第二排列间距相等，均为100nm，第二晶圆上702上第二标记行302各导电块之间的第二排列间距顺次为：110nm、115nm、130nm。这种结构可以更准确的晶圆之间在标记组所在维度上的位移方向和位移量。

参考图6，第一标记行301，位于行首的一个导电标记块组处于对准状态，二者在X维度的相对位移为0。第一标记行301中，第一晶圆701中的第二个导电块和第二晶圆702中的第二个导电块呈正10nm的位置差，第一晶圆701中的第三个导电块和第二晶圆702中的第三个导电块呈正15nm的位置差，第一晶圆701中的第四个导电块和第二晶圆702中的第四个导电块呈正25nm的位置差；第二标记行302中，第一晶圆701中的第一个导电块和第二晶圆702中的第一个导电块呈负5nm的位置差，第一晶圆701中的第二个导电块和第二晶圆702中的第二个导电块呈负15nm的位置差，第一晶圆701中的第三个导电块和第二晶圆702中的第三个导电块呈负30nm的位置差，第一晶圆701中的第四个导电块和第二晶圆中的第四个导电块呈负60nm的位置差。

在一些具体的实施方式中，以上位置差的数值是可以根据实际需要而设计的。

参考图9，为了能够在多个维度上判断晶圆之间的位置偏差，本发明一些实施例中，导电标记组被设置在两个维度上：分别为相互垂直的X维度和Y维度上。

结合参考图5和参考图7，为了能够判断第一晶圆701和第二晶圆702在X维度和Y维度的对准位置偏差，分别在X维度和Y维度上设置了标记组。此处所述的X维度和Y维度是本领域技术人员通常理解的坐标系中的两个互相垂直的维度。每个标记组还是包括两行导电标记块。此处为了更好的区分和说明，定义X维度上的为导电标记行，Y维度上的为导电标记列。

结合参考图6和参考图8，X维度的导电标记行的设置同前述实施方式，不再赘述。

在Y维度上，第一晶圆701上和第二晶圆702上分别设置第一标记列501和第二标记列502。第一晶圆的第一标记列501包括间隔设置的若干个第一晶圆701上第一标记列导电标记块601，第二晶圆702的第一标记列501包括间隔设置的若干个第二晶圆702上第一标记列导电标记块602，第一晶圆701的第二标记列502包括间隔设置的若干个第一晶圆701上第二标记列导电标记块603，第二晶圆702的第二标记列502包括间隔设置的若干个第二晶圆702上第二标记行导电标记块604。

Y维度的各导电标记块的位置同样被配置为：

第一晶圆上第一标记列501中每个导电标记块601均可对应覆盖第二晶圆702上第一标记列501中一个导电标记块602，并产生作用电阻；第一晶圆上第二标记列502中每个导电标记块603均可对应覆盖第二晶圆702上第二标记列502中一个导电标记块604，并产生作用电阻。我们同样定义同一对应的标记列中两个相互对应的导电标记块为导电标记块组，电阻由于标记块的导电性而产生，当两个导电标记块相对的面积变化，二者之间产生的电阻将发生变化。具体的，两个导线块相对的面积越大，产生的电阻越小，相对的面积越大，产生的电阻越小。

参考图9所示的右半部分，在一个具体的实施方式中，第一晶圆701上第一标记列501各导电块之间的第一排列间距相等，均为100nm，第二晶圆上702上第一标记列501导电块之间的第一排列间距顺次为：90nm、95nm、75nm。第一晶圆701上第二标记列502各导电块之间的第二排列间距相等，均为100nm，第二晶圆上702上第二标记列502各导电块之间的第二排列间距顺次为：110nm、115nm、130nm。这种结构可以更准确的晶圆之间在标记组所在维度上的位移方向和位移量。

参考图8，第一标记列501中，位于列首的一个导电标记块组处于对准状态，二者在X维度的相对位移为0。第一标记列501中，第一晶圆701中的第二个导电块和第二晶圆702中的第二个导电块呈正10nm的位置差，第一晶圆701中的第三个导电块和第二晶圆702中的第三个导电块呈正25nm的位置差，第一晶圆701中的第四个导电块和第二晶圆702中的第四个导电块呈正50nm的位置差；第二标记列502中，第一晶圆701中的第一个导电块和第二晶圆702中的第一个导电块呈负60nm的位置差，第一晶圆701中的第二个导电块和第二晶圆702中的第二个导电块呈负30nm的位置差，第一晶圆701中的第三个导电块和第二晶圆702中的第三个导电块呈负15nm的位置差，第一晶圆701中的第四个导电块和第二晶圆中的第四个导电块呈负5nm的位置差。

更进一步的，由于一组导电标记组的作用位置有限，为了能够覆盖位置偏移的判定，本发明一些实施例中，X维度及Y维度上均设置有若干组标记组。参考图10，在第一晶圆701上设置若干组X维度标记组801和若干组Y维度标记组802，同样，在第二晶圆702上设置若干组X维度标记组801和若干组Y维度标记组802。个标记组交错间隔排列，每组标记组中导电标记块组的设置位置均满足前述规则，每组标记组可以判定其所在作用范围内的封装位移偏差。

作为更优选的实施方式，本发明一些实施例中，任一标记组内的导电标记块具有相同尺寸，由于导电标记块组之间的电阻与两个导电块之间的相对面积有关，这样更有利于比较导电标记块组之间的电阻与位移偏差之间的关系。

作为更优选的实施方式，本发明一些实施例中，导电标记块为方形，边长为100nm。

本发明一些实施例中，检测结构进一步包括：

电测检测机构9：在进行晶圆对准检测时，与各标记组中的任意一个导电标记块连接，检测同一标记组中任意两个对应导电标记块（前文所述的导电标记块组）之间的电阻；

处理器：连接电检测机构，获取各标记组中的各导电标记块之间的电阻，并比较同标记组中各导电标记块之间电阻的大小，选择出一组标记组中电阻最小的导电标记块组，基于该导电标记块组当前电阻与第一晶圆和第二晶圆对准时该导电标记块组电阻的变化值，判断第一晶圆701和第二晶圆702在标记组所在维度的偏移量。

本发明一些实施例中，进一步包括执行机构：用于控制第一晶圆701和第二晶圆702的封装，可通过执行机构调整两个晶圆的对准位置；

处理器基于当前第一晶圆701和第二晶圆702在各维度的偏移量生成执行机构的控制指令，以调整下一组第一晶圆701和第二晶圆702的封装位置。

本发明第二实施例中进一步提供一种晶圆到晶圆封装位移补偿方法，采用以上第一实施例所述的晶圆到晶圆封装对准位移检测结构，包括以下步骤。

S1：检测并比较同一标记组中任意两个对应导电标记块之间的电阻，选择出一组标记组中电阻最小的导电标记块组，判断该第一晶圆和第二晶圆在该导电标记块组所在位置对准。

参考图11，在X维度上，如果第一晶圆701和第二晶圆702对准，此时，第一标记行301中位于行首的导电标记块组对准。参考图12，当第一晶圆701和第二晶圆702在X维度存在负方向12.7nm位移时，从行首数第二个导电标记块组之间处于相对对准的位置，该导电标记块组之间产生的电阻最小。参考图13，检测机构检测出该电阻值。

参考图14至图16，在Y维度上如果第一晶圆701和第二晶圆702对准，此时，第一标记列501中位于行首的导电标记块组对准。当第一晶圆701和第二晶圆702在Y维度存在正方向12.7nm位移时，从行首数第二个导电标记块组之间处于相对对准的位置，该导电标记块组之间产生的电阻最小。参考图16，检测机构检测出该电阻值。

参考图17和图18，如果在X维度和Y维度均设置标记组，在各个维度上的位移将同时被检测出。

S2：基于该导电标记块组当前电阻与第一晶圆701和第二晶圆702对准时该导电标记块组电阻的变化值，换算第一晶圆701和第二晶圆702在标记组所在维度的偏移量。

由于各标记组中，各个导电块设计为结构相等，因此，可以基于导电块组的相对面积换算二者之间的电阻。

在该执行步骤中，可以首先记录标记组中当每行行端的第一个导电标记块之间对准，即第一晶圆701和第二晶圆702对准时，存储记录标记组中各导电标记块组的电阻，作为各导电标记块组的基准电阻记录在存储器中；

检测第一晶圆701和第二晶圆702是否对准时，调用导电标记块组的基准电阻，基于该导电标记块组当前电阻与该导电标记块基准电阻的变化值，换算第一晶圆701和第二晶圆702在标记组所在维度的偏移量。

参考图13和图16，由于电阻是与导电块之间的对准面积相关的，而这种变化是由于晶圆之间的对准位移偏差引起的。处理器可以根据图13和图16测量出的最小电阻值的大小，以及其对应的导电标记块组，计算出在各个维度上的对准偏差。

S3：根据位置偏移对下一组晶圆的封装位移进行补偿。处理器计算出位移对准位移偏差后，将其作为控制反馈值反馈到执行机构，执行机构将在下一组晶圆的封装工艺中调整晶圆之间的对齐位置。

更进一步的，如果在各个维度上均设置由多各标记组，步骤S1进一步包括：

比较同一维度上各标记组任意两个对应导电标记块之间的电阻，选择出同一维度上标记组中电阻最小的导电标记块组，判断该第一晶圆和第二晶圆在该导电标记块组所在位置对准。基于该导电标记块组当前电阻与第一晶圆和第二晶圆对准时该导电标记块组电阻的变化值，换算第一晶圆和第二晶圆在标记组所在维度的偏移量。同时结合各个标记组导电块之间的电阻值，调整第一晶圆701和第二晶圆702 的对准位置。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，应当指出的是，对于本领域的普通技术人员来说，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。因此，本申请专利的保护范围应以所附权利要求的保护范围为准。

Claims (10)

1.晶圆到晶圆封装位移检测结构，其特征在于，包括：

第一晶圆和第二晶圆，每个晶圆均包括设置在晶圆封装侧表面的标记组，所述标记组包括至少一组对准标记，且所述标记组至少被设置在一个维度上；每组对准标记均包括：沿着平行间隔设置的第一标记行和第二标记行，每行均包括间隔设置的若干导电标记块；

所述若干导电标记块的位置被配置为：

所述第一晶圆上的第一标记行中每个导电标记块均可对应覆盖所述第二晶圆上的第一标记行中一个导电标记块，并产生作用电阻；所述第一晶圆上的第二标记行中每个导电标记块均可对应覆盖所述第二晶圆上的第二标记行中一个导电标记块，并产生作用电阻；相互对应的两个导电标记块形成导电标记块组；

当每行行端的第一个导电标记块之间对准时，第一晶圆与第二晶圆对准，行端导电标记块组的电阻为同行导电标记块组最小：此时所述第一晶圆上的第一标记行中的各导电标记块与第二晶圆上的第一标记行中的各导电标记块顺次在标记组所在维度正方向上交错排列，所述第一晶圆上第二标记行中的各导电标记块与第二晶圆上第二标记行中的各导电标记块顺次在标记组所在维度的负方向上交错排列。

2.如权利要求1所述的晶圆到晶圆封装位移检测结构，其特征在于：所述标记组被设置在X维度和Y维度上。

3.如权利要求2所述的晶圆到晶圆封装位移检测结构，其特征在于：所述X维度及所述Y维度上均设置有若干组标记组。

4.如权利要求1或2所述的晶圆到晶圆封装位移检测结构，其特征在于，每组所述对准标记中：

第一标记行中每个导电标记块具有第一排列间距，第一晶圆的第一排列间距相等且大于第二晶圆的第一排列间距；

第二标记行中每个导电标记块具有第二排列间距，第一晶圆的第二排列间距相等且小于第二晶圆的第二排列间距。

5.如权利要求1所述的晶圆到晶圆封装位移检测结构，其特征在于：任一所述标记组内的导电标记块具有相同尺寸，为方形。

6.如权利要求1所述的晶圆到晶圆封装位移检测结构，其特征在于，进一步包括：

电测检测机构：检测第一晶圆与第二晶圆是否对准时，与各标记组中的任意一个导电标记块连接，检测同一标记组中任意两个导电标记块组的电阻；

处理器：连接电检测机构，获取各标记组中的各导电标记块之间的电阻，并比较同标记组中各导电标记块之间电阻的大小，选择出一组标记组中电阻最小的导电标记块组，基于该导电标记块组当前电阻与第一晶圆和第二晶圆对准时该导电标记块组电阻的变化值，判断第一晶圆和第二晶圆在标记组所在维度的偏移量。

7.如权利要求6所述的晶圆到晶圆封装位移检测结构，其特征在于，进一步包括补偿执行机构：用于控制第一晶圆和第二晶圆的封装；

所述处理器基于当前第一晶圆和第二晶圆在各维度的偏移量生成执行机构的控制指令，以调整下一组第一晶圆和第二晶圆的封装位置。

8.晶圆到晶圆封装位移补偿方法，其特征在于，采用权利要求1至7中任意一项所述的晶圆到晶圆封装位移检测结构，包括以下步骤：

S1：检测并比较所述同一标记组中任意两个导电标记块组之间的电阻，选择出一组标记组中电阻最小的导电标记块组；

S2：基于该导电标记块组当前电阻与第一晶圆和第二晶圆对准时该导电标记块组电阻的变化值，换算第一晶圆和第二晶圆在标记组所在维度的偏移量；

S3：结合各维度的位置偏移对下一组晶圆的封装位移进行补偿。

9.如权利要求8所述的晶圆到晶圆封装位移补偿方法，其特征在于，进一步包括以下步骤：

当每行行端的第一个导电标记块之间对准，即第一晶圆和第二晶圆对准时，存储记录标记组中各导电标记块组的电阻，作为各导电标记块组的基准电阻；

检测第一晶圆与第二晶圆是否对准时，基于该导电标记块组当前电阻与该导电标记块基准电阻的变化值，换算第一晶圆和第二晶圆在标记组所在维度的偏移量。

10.如权利要求8或9所述的晶圆到晶圆封装位移补偿方法，其特征在于，步骤S1进一步包括：

比较同一维度上各标记组任意两个导电标记块组之间的电阻，选择出同一维度上标记组中电阻最小的导电标记块组，基于该导电标记块组当前电阻与第一晶圆和第二晶圆对准时该导电标记块组电阻的变化值，换算第一晶圆和第二晶圆在标记组所在维度的偏移量。

Images