JPH05299491A - 導電パターンの位置ずれ検出モニター - Google Patents

導電パターンの位置ずれ検出モニター

Info

Publication number
JPH05299491A
JPH05299491A JP10461692A JP10461692A JPH05299491A JP H05299491 A JPH05299491 A JP H05299491A JP 10461692 A JP10461692 A JP 10461692A JP 10461692 A JP10461692 A JP 10461692A JP H05299491 A JPH05299491 A JP H05299491A
Authority
JP
Japan
Prior art keywords
pattern
conductive
conductive element
marking
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10461692A
Other languages
English (en)
Inventor
Yutaka Sumino
裕 角野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP10461692A priority Critical patent/JPH05299491A/ja
Publication of JPH05299491A publication Critical patent/JPH05299491A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 拡散層やイオン注入層など、製造工程が終了
した状態ではその位置ずれを外部から光学的に検出でき
ない箇所であっても、位置ずれの有無を検出できる導電
パターンの位置ずれ検出モニターを提供することにあ
る。 【構成】 位置ずれ検出モニター1は、半導体ウェハ2
に拡散層をパターン形成する際、このパターンの一部と
して同時に形成した標識パターン3と、引き出し電極層
をパターン形成する際、このパターンの一部として同時
に形成した標識パターン4、5とからなる。標識パター
ン3は、幅2Lの拡散層3aと幅Lの拡散層3bとを互
いの長さ方向に直列に接続して構成する。標識パターン
4、5は、各々拡散層3a、3b上に一定の間隔2Lを
空けて配置し、相対的な位置ずれを拡散層3a、3b間
の抵抗値の変化として検出することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路を形成する際
に、半導体ウェハ上に積層する各導電パターンの位置ず
れを検出する導電パターンの位置ずれ検出モニターに関
するものである。
【0002】
【従来の技術】従来、このような導電パターンの位置ず
れ検出モニターとしては、図6(a)に示すように、半
導体ウェハ20上に選択エッチングにより凹凸の四角形
パターン21を形成しておき、後の工程で導電パターン
を形成する際、この四角形パターン21の内側に、導電
パターンの一部としての四角形の導電パターン22を形
成していた。寸法としては、例えば四角形パターン21
の縦が20μm、横が30μmであり、導電パターン2
2の縦が16μm、横が26μmである。
【0003】位置合わせが正確に行われた場合には、図
6(b)に示すように、内側の導電パターン22の周囲
には、均等に2μmの間隔が生じることになる。一方、
導体パターン22が規定の位置からずれて形成された場
合には、図6(c)に示すように、内側の導電パターン
22の周囲の余白部分の幅が均等でなくなるため、顕微
鏡による目視検査で容易に検出することができるもので
ある。
【0004】通常、パターニングを行う露光装置(ステ
ッパー)の精度は、0.5〜1.0μm程度であり、こ
のようなしくみで検出する位置ずれ検出モニターを使用
していた。露光装置はウェハ内に存在する数10個〜数
100個程度の多数のチップに対し、順次、位置合わせ
を行いながらパターニングを行うものである。従って、
本来、位置合わせのずれの検査は全チップに対して個々
に行うべきであるが、装置の信頼性が高いこともあり大
きな位置ずれはほとんど発生せず、時間短縮のためもあ
って、ウェハ内の数チップを抜き取って検査しているの
が現状である。
【0005】
【発明が解決しようとする課題】しかし、基準となる位
置合わせマークの形成不良等のため、露光装置の位置合
わせが通常の精度範囲を外れ、例えば5〜10μm以上
もずれることがまれに発生する。このような場合には、
前述のように多数のサンプルから数個を抜き出して検査
する抜き取り検査方式では、たとえ規格から大きく外れ
ている不良品であっても発見される確率が低く、良品と
して後の工程に進んでしまう場合が多かった。
【0006】また、このような位置ずれが、例えば配線
金属層のパターニング工程で発生したものであれば、位
置ずれの検出モニター上に形成された配線や実配線の位
置がずれているので、製造後においても顕微鏡などで目
視観察すれば不良の原因を容易に発見することができ
る。しかし、拡散層やイオン注入層など、目視観察でき
ない箇所に位置ずれが発生している場合には、不良箇所
を発見することが非常に困難であった。
【0007】本発明は上記課題を解決すべくなされたも
のであり、その目的は、拡散層やイオン注入層など、製
造工程が終了した状態ではその位置ずれを外部から光学
的に検出できない箇所であっても、位置ずれの有無を検
出できる導電パターンの位置ずれ検出モニターを提供す
ることにある。
【0008】
【課題を解決するための手段】本発明にかかる導電パタ
ーンの位置ずれ検出モニターは、上記目的に鑑みてなさ
れたものであり、半導体基板に形成する第1の導電パタ
ーンと、この上に形成する第2の導電パターンとの相対
的な位置ずれを検出する導電パターンの位置ずれ検出モ
ニターであって、位置ずれ検出モニターは、半導体基板
に第1の導電パターンを形成する際、この導電パターン
の一部として同時に形成した第1の標識パターンと、第
2の導電パターンを形成する際、この導電パターンの一
部として同時に形成した第2の標識パターンとからな
る。この第1の標識パターンは、互いに幅の異なる第1
の導電性要素と第2の導電性要素とを、互いの長さ方向
に直列に接続して構成する。また、第2の標識パターン
は、第1の導電性要素上に位置する第3の導電性要素
と、この第3の導電性要素と一定の間隔を有し第2の導
電性要素上に位置する第4の導電性要素とで構成するこ
とを特徴とするものである。
【0009】
【作用】第2の標識パターンを構成する第3の導電性要
素と第4の導電性要素の抵抗値は一定で不変であるの
で、この第3の導電性要素と第4の導電性要素と間の抵
抗値は、この間の間隔が一定であるので、この間に現れ
る第1の導電性要素と第2の導電性要素との長さの割合
に応じて変化する。
【0010】従って、第1の標識パターンと第2の標識
パターンとがその長さ方向に相対的にずれて形成された
場合には、この作用によって、相対的な位置ずれを抵抗
値の変化として電気的に検出することができる。
【0011】
【実施例】以下、本発明にかかる導電パターンの位置ず
れ検出モニターを添付図面に基づいて説明する。
【0012】まず、位置ずれ検出モニターの形状及び形
成状態を図1に示す。位置ずれ検出モニター(以下、検
出モニターという)1は、半導体ウェハ2の表面に形成
した標識パターン3と、標識パターン3の上に形成した
一対の標識パターン4、5とで構成する。
【0013】標識パターン3は、半導体ウェハ2の表面
に形成した第1の導電パターンとしての拡散層からな
り、半導体ウェハ2上に拡散層をパターン形成する際、
そのパターンの一部として同時に形成したものである。
この標識パターン3は、幅2Lの長方形状の拡散層3a
と幅Lの長方形状の拡散層3bとを、その長さ方向に互
いに直列に接続した形状となっている。
【0014】標識パターン4、5は、各々直方体形状を
有し、一定の間隔2Lを空けて相対して配置した一対の
引き出し電極層からなり、半導体ウェハ2上に第2の導
電パターンとしての引き出電極層をパターン形成する
際、そのパターンの一部として、標識パターン3上に同
時に形成したものである。また、この標識パターン4、
5の抵抗値は、標識パターン3の拡散層3a、3bに比
べて十分に小さい値となっている。
【0015】このように構成する検出モニター1を実際
に使用するには、後述するように、標識パターン4と標
識パターン5との間の抵抗を測定する。このため、製造
プロセス完了後においてもこの抵抗値が測定可能なよう
に、パターン4、5を電極パッドへ接続しておくことが
望ましい。
【0016】次に、検出モニター1を用いた導体パター
ンの位置ずれ検出方法を図2に基づいて説明する。
【0017】前述したように、標識パターン4、5の抵
抗値は、標識パターン3の拡散層3a、3bに比べて十
分に小さい値となっているので、図2に示す状態で標識
パターン4と標識パターン5との間の抵抗値を測定した
場合には、標識パターン4、5間に露出した部分の標識
パターン3の抵抗値が測定される。また、標識パターン
3と標識パターン4、5とがY方向(図2参照)に相対
的にずれて形成された場合には、この標識パターン4、
5の間隔は2Lで不変であるが、この間に露出する拡散
層3a、3bの長さの割合が変化する。露出した箇所の
拡散層3a、3bは、各々幅が2LとLで相違している
ためそれぞれ単位長さ当たりの抵抗値が異なるので、こ
の直列抵抗を測定すれば、位置ずれの程度を検出するこ
とができる。
【0018】図2に示す状態においては、拡散層3a、
3bの接続部位が標識パターン4と5の間の中央部に位
置しており、この状態が基準となる。即ち、標識パター
ン3と標識パターン4、5との間に、Y方向(図2参
照)の相対的な位置ずれは発生していない状態である。
【0019】一方、図3に示すように、標識パターン3
の位置がY方向に相対的にyだけずれた場合を考える。
拡散層3a、3bのシート抵抗値をρとすると、このと
きの標識パターン4、5間の抵抗値R(y)は、幅2
L,長さ(L−y)の拡散層3aの部分と、幅L,長さ
(L+y)の拡散層3bの部分との直列抵抗となる。従
って、抵抗値R(y)は数1から求まる。
【0020】
【数1】
【0021】Y方向の位置ずれがない場合の抵抗値をR
(0)とすると、数1より
【0022】
【数2】
【0023】となる。ここで、数1、数2より数3が得
られる。
【0024】
【数3】
【0025】数3に基づきR(y)とyとの関係を図4
に示す。図4より、ずれ量yが±Lより大きな値となる
と、標識パターン4、5は、共にいずれか一方の拡散層
上に位置することになるので抵抗値R(y)は一定とな
る。また、ずれ量yが±Lの範囲内に位置する場合に
は、抵抗値R(y)は、ずれ量yに比例して変化する。
抵抗値の変化量は図より最大で±30%程度である。
【0026】ずれ量がy=0であっても、R(y)の値
は拡散層3a,3bの製造ばらつきなどにより数%程度
は変動する。従って、この検出モニター1の抵抗値を測
定した際の値が、R(0)から数%ずれている程度で
は、拡散層のシート抵抗値の製造ばらつきによるもの
か、微小な位置ずれが生じているのかが認識できない。
しかし、この場合にも抵抗値R(y)の値が、±10%
〜±30%程度変化している場合には、大きな位置ずれ
が発生していると考えて良い。このことにより、検出し
たいずれ量yの程度に基づいて、標識パターン4、5の
間隔2Lを選定すれば良いことがわかる。
【0027】一例として、標識パターン4、5の間隔を
10Lに設定した場合について説明する。
【0028】間隔を10Lに設定した場合、前述の数1
より数4が得られる。
【0029】
【数4】
【0030】また、Y方向の位置ずれがない場合の抵抗
値をR(0)とすると、数1より、
【0031】
【数5】
【0032】となる。ここで、数4、数5より数6が得
られる。
【0033】
【数6】
【0034】数6に基づきR(y)とyとの関係を図5
に示す。図5より、このように標識パターン4、5の間
隔を増大させると、ずれ量yの変化に比例して抵抗値R
(y)が変化する範囲が広がる。しかし、反面、抵抗値
R(y)の変化量が少なくなり、拡散層のシート抵抗値
の製造ばらつきによるものか、微小な位置ずれが生じて
いるのかが認識できない範囲が広がることになる。
【0035】以上の結果を勘案して、標識パターン4、
5の間隔は、検出したいずれ量yの2倍程度の間隔に設
定することが望ましい。
【0036】本実施例では、説明の便宜上、標識パター
ン3と標識パターン4、5とのY方向の相対的な位置ず
れを検出する検出モニター1を例示したが、X、Y方向
のずれを二次元的に検出するには、前述の検出モニター
1に加えて、この検出モニター1を90°回転させて半
導体ウェハ2上に配置すれば良い。
【0037】また、本実施例では拡散層を例に説明した
が、イオン注入層等にも適用することができる。
【0038】さらに、本実施例では、拡散層3a,3b
の単位長さ当たりの抵抗値を相違させるため互いの幅を
変えて形成したが、この例に限定するものではなく、単
位長さ当たりの抵抗値が互い相違する材料、或いは方法
で形成すればよい。
【0039】
【発明の効果】以上説明したように、本発明にかかる導
電パターンの位置ずれ検出モニターは、単位長さ当たり
の抵抗値が互いに相違する第1の導電性要素と第2の導
電性要素とを、互いの長さ方向に直列に接続して第1の
標識パターンを形成し、この第1の導電性要素上に形成
した第3の導電性要素と、この第3の導電性要素と一定
の間隔を有して第2の導電性要素上に形成した第4の導
電性要素とで第2の導電パターンを形成する構成を採用
した。
【0040】従って、第1の導電パターンと第2の導電
パターンとの相対的な位置のずれを第3の導電性要素と
第4の導電性要素と間の抵抗値の変化として測定できる
ので、製造工程が終了した後では外部から光学的に検出
できない箇所であっても、位置ずれの有無を電気的に確
認することができる。
【図面の簡単な説明】
【図1】本発明にかかる導電パターンの位置ずれ検出モ
ニターを一部透視して示す斜視図である。
【図2】位置ずれ検出モニターの基準となる配置状態を
示す平面図である。
【図3】位置ずれが生じた状態を示す位置ずれ検出モニ
ターの平面図である。
【図4】抵抗値R(y)とずれ量yとの関係を示すグラ
フである。
【図5】抵抗値R(y)とずれ量yとの関係を示すグラ
フである。
【図6】(a)は従来の位置ずれ検出モニターを概略的
に示す斜視図、(b)は位置ずれが生じていない状態を
示す位置ずれ検出モニターの平面図、(c)は位置ずれ
が生じた状態を示す位置ずれ検出モニターの平面図であ
る。
【符号の説明】 1…位置ずれ検出モニター、2…半導体ウェハ、3…標
識パターン(第1の標識パターン)、3a…拡散層(第
1の導電性要素)、3b…拡散層(第2の導電性要
素)、4、5…標識パターン(第2の標識パターン)。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板に形成する第1の導電パター
    ンと、この上に形成する第2の導電パターンとの相対的
    な位置ずれを検出する導電パターンの位置ずれ検出モニ
    ターであって、 前記位置ずれ検出モニターは、 前記半導体基板に前記第1の導電パターンを形成する
    際、この導電パターンの一部として同時に形成した第1
    の標識パターンと、 前記第2の導電パターンを形成する際、この導電パター
    ンの一部として同時に形成した第2の標識パターンとか
    らなり、 前記第1の標識パターンは、単位長さ当たりの抵抗値が
    互いに相違する第1の導電性要素と第2の導電性要素と
    を、互いの長さ方向に直列に接続して構成し、 前記第2の標識パターンは、前記第1の導電性要素上に
    位置する第3の導電性要素と、この第3の導電性要素と
    一定の間隔を有し前記第2の導電性要素上に位置する第
    4の導電性要素とで構成することを特徴とする導電パタ
    ーンの位置ずれ検出モニター。
  2. 【請求項2】 前記第1の導電性要素と第2の導電性要
    素は、各々単位面積当たり抵抗値が略同一であり、互い
    に幅を相違させることにより、単位長さ当たりの抵抗値
    を相違させたことを特徴とする請求項1記載の導電パタ
    ーンの位置ずれ検出モニター。
  3. 【請求項3】 前記第1の標識パターンを含む第1の導
    電パターンは、前記半導体基板に形成した不純物添加層
    よりなることを特徴とする請求項1又は2記載の導電パ
    ターンの位置ずれ検出モニター。
JP10461692A 1992-04-23 1992-04-23 導電パターンの位置ずれ検出モニター Pending JPH05299491A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10461692A JPH05299491A (ja) 1992-04-23 1992-04-23 導電パターンの位置ずれ検出モニター

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10461692A JPH05299491A (ja) 1992-04-23 1992-04-23 導電パターンの位置ずれ検出モニター

Publications (1)

Publication Number Publication Date
JPH05299491A true JPH05299491A (ja) 1993-11-12

Family

ID=14385380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10461692A Pending JPH05299491A (ja) 1992-04-23 1992-04-23 導電パターンの位置ずれ検出モニター

Country Status (1)

Country Link
JP (1) JPH05299491A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115939107A (zh) * 2023-02-20 2023-04-07 青岛物元技术有限公司 晶圆到晶圆封装位移检测结构及位移补偿方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115939107A (zh) * 2023-02-20 2023-04-07 青岛物元技术有限公司 晶圆到晶圆封装位移检测结构及位移补偿方法

Similar Documents

Publication Publication Date Title
US3808527A (en) Alignment determining system
US4571538A (en) Mask alignment measurement structure for semiconductor fabrication
EP0370834A2 (en) Semiconductor device, and method of manufacture
KR20000006182A (ko) 물결무늬패턴을사용한오버레이측정법
US4437760A (en) Reusable electrical overlay measurement circuit and process
KR100273317B1 (ko) 반도체 소자 제조 공정에서 미스얼라이먼트 측정을 위한 테스트패턴의 구조와 그 측정방법
JPS6253946B2 (ja)
US20070063716A1 (en) Optically enhanced probe alignment
JPH05299491A (ja) 導電パターンの位置ずれ検出モニター
US6867109B2 (en) Mask set for compensating a misalignment between patterns and method of compensating a misalignment between patterns using the same
JPH02224354A (ja) 半導体装置のコンタクトホールの目ずれ検査方法
US7171035B2 (en) Alignment mark for e-beam inspection of a semiconductor wafer
US6828647B2 (en) Structure for determining edges of regions in a semiconductor wafer
EP1304543B1 (en) Positioning with conductive indicia ( silicon optical bench )
US7868629B2 (en) Proportional variable resistor structures to electrically measure mask misalignment
JPS599934A (ja) プロ−ブカ−ドの製造方法
KR100226469B1 (ko) 미스얼라인 판독형 저항성버어니어
JP2587614B2 (ja) 半導体装置
JPS6232783B2 (ja)
JPS6170735A (ja) 電気測定用アライメントマ−クを有するウエハまたはチツプ
JPH07302824A (ja) パターン層の位置測定方法並びにテストパターン層及びその形成方法
JPS61111531A (ja) 半導体装置のマスク合わせ精度検出方法
JP4845005B2 (ja) 半導体装置及びその製造方法
JPH10303104A (ja) マスク合わせ精度測定方法、及びマスク合わせ精度測定用パターン構造
JPH04329652A (ja) 半導体装置