CN115116918A - 用于接合半导体器件的方法 - Google Patents

用于接合半导体器件的方法 Download PDF

Info

Publication number
CN115116918A
CN115116918A CN202210069582.3A CN202210069582A CN115116918A CN 115116918 A CN115116918 A CN 115116918A CN 202210069582 A CN202210069582 A CN 202210069582A CN 115116918 A CN115116918 A CN 115116918A
Authority
CN
China
Prior art keywords
alignment mark
wafer
alignment
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210069582.3A
Other languages
English (en)
Inventor
张开泰
李东颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115116918A publication Critical patent/CN115116918A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7595—Means for forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/80125—Bonding areas on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

方法包括：确定第一晶圆的第一侧上的第一对准标记和第一晶圆的第二侧上的第二对准标记之间的第一偏移；将第一晶圆的第一对准标记与第二晶圆的第一侧上的第三对准标记对准，包括检测第一晶圆的第二对准标记的位置；基于第一偏移和第一晶圆的第二对准标记的位置，确定第一晶圆的第一对准标记的位置；和基于确定的第一对准标记的位置，重新定位第一晶圆，以将第一对准标记与第三对准标记对准；以及将第一晶圆的第一侧接合至第二晶圆的第一侧以形成接合结构。本发明的实施例还涉及用于接合半导体器件的方法。

Description

用于接合半导体器件的方法
技术领域
本发明的实施例涉及用于接合半导体器件的方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业经历了快速增长。在大多数情况下，集成密度的提高来自于最小部件尺寸的迭代减小，这允许将更多组件集成到给定区域。随着对缩小电子器件的需求不断增长，出现了对半导体管芯的更小和更具创意的封装技术的需求。例如，可以在单个半导体晶圆上制造许多集成电路。晶圆的管芯可以在晶圆级进行处理和封装，并且已经开发了用于晶圆级封装的各种技术。
发明内容
本发明的实施例提供了一种用于接合半导体器件的方法，包括：确定第一晶圆的第一侧上的第一对准标记和所述第一晶圆的第二侧上的第二对准标记之间的第一偏移；将所述第一晶圆的所述第一对准标记与第二晶圆的第一侧上的第三对准标记对准，包括：检测所述第一晶圆的所述第二对准标记的位置；基于所述第一偏移和所述第一晶圆的所述第二对准标记的位置，确定所述第一晶圆的所述第一对准标记的位置；和基于确定的所述第一对准标记的位置，重新定位所述第一晶圆，以将所述第一对准标记与所述第三对准标记对准；以及将所述第一晶圆的所述第一侧接合至所述第二晶圆的所述第一侧以形成接合结构。
本发明的另一实施例提供了一种用于接合半导体器件的方法，包括：将第一半导体器件定位在第二半导体器件上方，其中，所述第一半导体器件的前侧面向所述第二半导体器件的前侧，其中，所述第一半导体器件的所述前侧包括第一对准部件，并且所述第二半导体器件的所述前侧包括第二对准部件；使用第一显微镜检测所述第二对准部件的位置，其中，所述第一显微镜面向所述第二半导体器件的所述前侧；在使用所述第一显微镜检测所述第二对准部件的位置之后，使用第一标记工具在所述第二半导体器件的背侧上形成第三对准部件，其中，所述第三对准部件的位置基于所述第二对准部件的位置；使用第二显微镜检测所述第一对准部件的位置，其中，所述第二显微镜面向所述第一半导体器件的所述前侧；在使用所述第二显微镜检测所述第一对准部件的位置之后，使用第二标记工具在所述第一半导体器件的背侧上形成第四对准部件，其中，所述第四对准部件的位置基于所述第一对准部件的位置；重新定位所述第一半导体器件和所述第二半导体器件以将所述第一对准部件与所述第二对准部件对准，其中，所述重新定位基于所述第三对准部件的位置和所述第四对准部件的位置；以及将所述第一半导体器件接合至所述第二半导体器件。
本发明的又一实施例提供了一种用于接合半导体器件的方法，包括：将第一器件晶圆放置在上部保持器上，其中，所述第一器件晶圆包括：第一前侧对准标记；第一背侧对准标记；第一互连结构；第一表面介电层，位于所述第一互连结构上方；和第一接触焊盘，位于所述第一表面介电层中，其中,所述第一接触焊盘连接至所述第一互连结构；将第二器件晶圆放置在下部保持器上，其中，所述第二器件晶圆包括：第二前侧对准标记；第二背侧对准标记；第二互连结构；第二表面介电层，位于所述第二互连结构上方；和第二接触焊盘，位于所述第二表面介电层中，其中，所述第二接触焊盘连接至所述第二互连结构；使用下部显微镜检测所述第一前侧对准标记的位置和所述第二背侧对准标记的位置；使用上部显微镜检测所述第二前侧对准标记的位置和所述第一背侧对准标记的位置；基于所述第一背侧对准标记的位置和所述第二背侧对准标记的位置，确定所述第一前侧对准标记与所述第二前侧对准标记的第一对准偏移；基于所述第一对准偏移，将所述第一前侧对准标记与所述第二前侧对准标记对准；以及将所述第一接触焊盘接合至所述第二接触焊盘。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的集成电路管芯的截面图。
图2、图3A、图3B、图4、图5、图6和图7示出了根据一些实施例的用于形成接合结构的工艺期间的中间步骤的截面图。
图8和图9示出了根据一些实施例的用于形成接合结构的工艺期间的中间步骤的截面图。
图10、图11和图12示出了根据一些实施例的用于形成接合结构的工艺期间的中间步骤的截面图。
图13、图14、图15、图16、图17、图18和图19示出了根据一些实施例的用于形成接合结构的工艺期间的中间步骤的截面图。
图20和图21示出了根据一些实施例的用于形成接合结构的工艺期间的中间步骤的截面图。
图22、图23和图24示出了根据一些实施例的用于形成接合结构的工艺期间的中间步骤的截面图。
图25示出了根据一些实施例的用于形成接合结构的工艺流程。
图26示出了根据一些实施例的用于形成接合结构的工艺流程。
具体实施方式
以下公开提供了许多用于实现本发明的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
根据各种示例性实施例提供了接合结构和制造接合结构的方法。在一些实施例中，接合结构可以是通过使用直接接合等将第一接合组件接合至第二接合组件而形成的半导体封装件等。接合组件可以是晶圆、芯片、管芯、衬底等。对准标记可以形成在接合组件的前侧和背侧上，并且在前侧上的对准标记和背侧上的对准标记之间确定空间偏移。该偏移允许通过检测背侧对准标记的位置来确定前侧对准标记的位置。以这种方式，即使当前侧对准标记不是直接可见的时，也可以确定前侧对准标记的位置。以这种方式，可以根据它们的前侧对准标记来对准接合组件，这可以提高对准。此外，预定偏移的使用允许可以在接合之后通过检测背侧对准标记的相对位置来测量前侧对准标记的任何未对准。这可以提高识别在公差范围内对准的接合结构的效率。
讨论了一些实施例的一些变化。在各种视图和说明性实施例中，相同的附图标记用于表示相同的元件。应该理解，虽然接合结构的形成用作示例来说明本发明的实施例的概念，但是本发明的实施例很容易适用于封装结构和封装方法，其中在对准期间可以使用接合组件的两侧上的对准标记之间的偏移。
图1示出了根据一些实施例的半导体器件50的截面图。半导体器件50可以是例如集成电路管芯、CMOS管芯、逻辑管芯(例如，中央处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)、输入输出(IO)、基带(BB)、应用处理器(AP)、微控制器等)、存储器管芯(例如，动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等)、电源管理管芯(例如，电源管理集成电路(PMIC)管芯)、射频(RF)管芯、传感器管芯、微电子机械系统(MEMS)管芯、信号处理管芯(例如、数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE)管芯)等或它们的组合。在一些情况下，半导体器件50可以被认为是封装组件等。半导体器件50可以类似于以下针对图20描述的半导体器件410A-410B。
在一些实施例中，半导体器件50可以形成在晶圆中。例如，晶圆可以是半导体衬底、器件晶圆、中介层晶圆、封装衬底等。虽然图1中示出了一个半导体器件50，但是应该理解，晶圆可以包括多个半导体器件50，多个半导体器件50可以通过划线区域彼此分隔开。例如，晶圆可以包括在后续步骤中分割以形成多个半导体器件50的不同器件区域。以这种方式，图1中所示的半导体器件50可以是晶圆的部分等。
可以根据适用的制造工艺处理半导体器件50，诸如用于形成集成电路的那些工艺。例如，半导体器件50包括半导体衬底52，半导体衬底52可以是晶圆。半导体衬底52可以是半导体材料，诸如掺杂或未掺杂的硅、绝缘体上半导体(SOI)衬底的有源层、蓝宝石上半导体衬底的有源层等。半导体衬底52可以包括其他半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。也可以使用其他衬底，诸如多层或梯度衬底。半导体衬底52具有有源表面(例如，图1中朝上的表面)，有时称为前侧，和非有源表面(例如，图1中朝下的表面)，有时称为背侧。
器件54(由图1中的晶体管表示)可以形成在半导体衬底52的前表面处。器件54可以是例如集成电路器件等，包括有源器件和/或无源器件。器件54可以包括一个或多个有源器件，中如二极管、光电二极管、熔丝器件、互补金属氧化物半导体(CMOS)晶体管、鳍式场效应晶体管(FinFET)、纳米结构(例如，纳米片、纳米线、全环栅等)场效应晶体管(NSFET)等或它们的组合。器件54可以包括一个或多个无源器件，诸如电容器、电阻器、电感器等或它们的组合。在一些实施例中，半导体器件50没有有源器件。在其他实施例中，半导体器件50没有无源器件。
层间电介质(ILD)56位于半导体衬底52的前表面上方。ILD 56围绕并且可以覆盖器件54。ILD 56可以包括由诸如以下材料形成的一个或多个介电层：磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、氟掺杂的硅酸盐玻璃(FSG)、未掺杂的硅酸盐玻璃(USG)等。在一些实施例中，可以使用旋涂、可流动化学气相沉积(FCVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)等形成ILD56。导电插塞58至少部分地延伸穿过ILD 56以电耦接和物理耦接器件54。例如，当器件54是晶体管时，导电插塞58可以耦接晶体管的栅极和/或源极/漏极区域。导电插塞58可以由钨、钴、镍、铜、银、金、铝等或它们的组合形成。
在一些实施例中，互连结构60形成在ILD 56和导电插塞58上方。互连结构60将器件54互连以形成集成电路，并且可以包括例如位于ILD 56上的一个或多个介电层中的一个或多个金属化图案。在一些实施例中，介电层可以是金属间介电层(IMD)，并且一个或多个介电层可以由低k介电材料形成。例如，介电层可以由Black
Figure BDA0003481575180000061
(应用材料公司的注册商标)、含碳低k介电材料、氢倍半硅氧烷(HSQ)、甲基倍半硅氧烷(MSQ)等形成。根据本发明的一些实施例，一些或全部介电层由非低k介电材料形成，诸如氧化硅、碳化硅(SiC)、碳氮化硅(SiCN)、碳氮氧化硅(SiOCN)等。
互连结构60的金属化图案通过导电插塞58电耦接至器件54。互连结构60的金属化图案可以包括彼此互连并且嵌入一个或多个介电层中的导电部件。导电部件可以包括多层导线、导电通孔和/或导电接触件。导电通孔可以形成在介电层中以电连接不同层中的导线。金属化图案的导电部件可以由一种或多种金属、金属合金或它们的组合形成。例如，导电部件可以包括铜、铜合金、铝、铝合金、钽、TaN、钛、TiN、钴、钨、CoW、钌等或它们的组合。在一些实施例中，一些导电部件可以包括衬垫。衬垫可以包括介电材料，诸如氧化硅、氮化硅、氮氧化硅等或它们的组合。在一些实施例中，金属化图案的最顶部导电部件具有与介电结构的顶面基本共面(例如，在工艺变化内)的顶面。
在一些实施例中，半导体器件50还包括导电焊盘62，诸如金属焊盘，制成外部连接。在一些实施例中，导电焊盘62可以是互连结构60的导电部件。在一些实施例中，导电焊盘62可以形成在互连结构60上方的表面介电层64中。表面介电层64可以形成在半导体器件50的表面处。在一些实施例中，表面介电层64是含硅介电层，它可以包括氧化硅、氮氧化硅、氮化硅等，但是其他材料是可能的。可以选择表面介电层64的材料以促进表面介电层64处的接合以形成接合结构，诸如下文更详细地描述的图6至图7中所示的接合结构150。例如，接合可以是包括电介质至电介质接合和/或金属至金属接合(例如，直接接合、熔融接合、氧化物至氧化物接合、混合接合等)的接合工艺。导电焊盘62可以使用合适的技术形成，诸如使用镶嵌工艺、双镶嵌工艺等。在一些实施例中，导电焊盘62具有与表面介电层64的顶面基本共面的顶面。
在一些实施例中，半导体器件50包括前侧对准标记70和/或背侧对准标记72(在本文中统称为“对准标记70/72”)。对准标记70/72可以提供用于在接合、光刻处理、器件测试、检查、测量等期间的对准的特征。例如，对准标记70/72可以允许在接合工艺期间半导体器件50的对准，诸如以下针对图2至图7描述的接合工艺中的一个或多个。前侧对准标记70可以形成在半导体器件50的前侧处或附近，并且背侧对准标记72可以形成在半导体器件50的背侧处或附近。在一些实施例中，前侧对准标记70是与互连结构60或导电焊盘62电隔离的伪结构。在一些实施例中，前侧对准标记70电耦接至互连结构60或导电焊盘62。在一些实施例中，对准标记70/72可以接地。对准标记70/72可以包括例如光对准标记、扫描电子显微镜(SEM)标记、激光标记或其他类型的对准标记。
在一些实施例中，对准标记70/72可以形成在同一晶圆的一个或多个半导体器件50中。图1示出了在半导体器件50中形成的前侧对准标记70和背侧对准标记72，但是在其他实施例中，一个或多个前侧对准标记70和/或背侧对准标记72形成在划线区域中。在一些实施例中，在执行接合工艺之前形成前侧对准标记70，并且作为接合工艺的部分，形成背侧对准标记72，下面针对图13至图19更详细地描述。在图1中，前侧对准标记70示出为形成在表面介电层64中，并且背侧对准标记72示出为形成在半导体衬底52中，但是对准标记70/72可以形成在半导体器件50的任何合适的层中，诸如互连结构60的介电层、ILD 56等。
对准标记70/72可以使用合适的技术形成对准标记70/72，诸如使用激光钻孔工艺、使用光刻和蚀刻工艺等。例如，可以使用光刻和蚀刻工艺以在对应于对准标记70/72的层中图案化开口，然后可以在开口中沉积一种或多种材料(例如，电介质、导电材料等)以形成对准标记70/72。在其他实施例中，对准标记70/72是未填充材料的开口或凹槽。在一些实施例中，使用用于形成半导体器件50的部件的一个或多个相同处理步骤形成对准标记70/72。例如，对准标记70/72可以使用与形成导电焊盘62或互连结构60的金属化图案相同的处理步骤由导电材料形成。对准标记70/72可以使用不同于这些示例的其他处理步骤形成。在一些实施例中，可以使用与背侧对准标记72不同的技术形成前侧对准标记70。形成对准标记70/72的其他技术是可能的，并且被认为在本发明的范围内。
图2至图7示出了根据一些实施例的接合系统100和形成接合结构150(见图6至图7)的接合工艺的示意图。例如，接合工艺可以用于通过将第一半导体器件110A接合至第二半导体器件110B来形成接合结构150。第一半导体器件110A和第二半导体器件110B(在本文中统称为“半导体器件110A-110B”)可以是例如集成电路管芯、晶圆、封装组件等，并且在下面更详细地描述。在一些实施例中，半导体器件110A-110B中的一个或两个类似于针对图1描述的半导体器件50。接合结构150可以是例如封装件、片上系统(SoC)、集成电路上系统(SoIC)、三维集成电路(3DIC)等。在一些实施例中，随后可以分割接合结构150以形成单独的封装件等。
图2示出了根据一些实施例的接合系统100的示意图。接合系统100可以用于使用接合技术(诸如硅上硅接合、直接接合、绝缘体上半导体(SOI)接合、熔融接合(例如、亲水接合或疏水接合)、混合接合等)接合晶圆、器件、封装组件等。接合系统100可以用于例如执行接合工艺，接合工艺接合第一半导体器件110A与第二半导体器件110B以形成接合结构150。图2至图7中所示的接合系统100为用于说明接合工艺的接合系统的代表性示例，并且本发明中描述的技术不应被认为限于任何特定的接合系统或接合结构的类型。
在一些实施例中，接合系统100包括第一保持器120A、第二保持器120B、第一显微镜130A、第二显微镜130B和控制器140。第一保持器120A和第二保持器120B(在本文中统称为“保持器120A-120B”)可以是配置为在接合工艺期间保持半导体器件110A-110B的卡盘、支撑件、工作台等。例如，第一保持器120A可以保持第一半导体器件110A，并且第二保持器120B可以保持第二半导体器件110B。如图2所示，在一些实施例中，第二保持器120B可以大致位于第一保持器120A之上，并且以这种方式，第一保持器120A可以被认为是下部保持器，并且第二保持器120B可以被认为是上部保持器。
保持器120A-120B可以包括允许调整半导体器件110A-110B的位置的致动器。例如，保持器120A-120B可以沿着x轴、y轴和/或z轴调整位置或者可以调整取向、旋转角、倾斜角等。例如，第一保持器120A的致动器可以调整第一半导体器件110A的位置，并且第二保持器120B的致动器可以调整第二半导体器件110B的位置。可以相对于彼此调整或者相对于参考位置调整第一半导体器件110A和第二半导体器件110B的位置。例如，半导体器件110A-110B可以移动到对应于特定(x，y，z)坐标的位置。致动器可以包括例如步进电机、压电电机、线性电机、另一种类型的电机等。
在一些实施例中，接合系统100的第一显微镜130A和第二显微镜130B(在本文中统称为“显微镜130A-130B”)可以配置为检测或成像半导体器件110A-110B的对准标记(例如，对准标记70A-70B或72A-72B，如下所述)。如图2所示，第一显微镜130A可以位于半导体器件110A-110B的一侧上，并且第二显微镜130B可以位于半导体器件110A-110B的相对侧上。例如，第一显微镜130A可以位于第一半导体器件110A下方，并且第二显微镜130B可以位于第二半导体器件110B之上。在一些实施例中，以这种方式，第一显微镜130A可以认为是下部显微镜，并且第二显微镜130B可以认为是上部显微镜。显微镜130A-130B可以包括光学显微镜、红外显微镜、扫描电子显微镜(SEM)等。在一些实施例中，显微镜130A-130B可以配置为生成数字图像。在一些实施例中，显微镜130A-130B可以包括配置为调整显微镜130A-130B的位置的致动器。例如，可以沿x轴、y轴或z轴调整显微镜130A-130B，或者显微镜130A-130B可以移动到对应于特定(x，y，z)坐标的位置。
在一些实施例中，接合系统100包括控制器140，控制器140通信地耦接至第一保持器120A、第二保持器120B、第一显微镜130A和第二显微镜130B。控制器140可以配置为向这些耦接的组件发送信号并且可以配置为从这些耦接的组件接收信号。例如，在一些实施例中，控制器140可以向保持器120A-120B中的一个发送信号，该信号指示该保持器调整它的位置。在一些实施例中，控制器140配置为从保持器120A-120B中的一个接收指示位置的信号。在一些实施例中，控制器140配置为存储从保持器120A-120B接收的位置并且随后发送信号，该信号指示保持器120A-120B移动到存储的位置。在一些实施例中，控制器140可以向显微镜130A-130B发送信号以控制它们的操作，诸如聚焦、位置调整、图像捕获等。在一些实施例中，控制器140可以从显微镜130A-130B中的一个接收与例如捕获的图像、对准标记的检测、位置等对应的信号。
参考图2，半导体器件110A-110B中的一个或两个可以类似于针对图1描述的半导体器件50。例如，第一半导体器件110A和/或第二半导体器件110B可以是集成电路管芯(分割或未分割)、晶圆、封装组件等。在一些实施例中，第一半导体器件110A可以是与第二半导体器件110B不同类型的器件。例如，在一些实施例中，半导体器件110A-110B中的一个可以是数字电路管芯，并且另一个可以是模拟电路管芯。在其他实施例中，第一半导体器件110A可以包括逻辑管芯，而第二半导体器件110B可以包括存储器管芯。这些是示例，并且器件类型的其他组合是可能的。半导体器件110A-110B中的一个或两个可以类似于半导体器件410A-410B(见图20)、半导体器件510(见图22)或衬底511(见图22)。将接合结构150的功能和电路划分为不同的半导体器件可以改进器件操作、提高制造效率或降低制造成本。
在一些实施例中，半导体器件110A-110B可以包括与图1所示的半导体器件50所描述的那些类似的部件。例如，在一些实施例中，第一半导体器件110A可以具有表面介电层64A和形成在前侧的导电焊盘62A，并且第二半导体器件110B可以具有表面介电层64B和形成在前侧的导电焊盘62B。表面介电层64A-64B和导电焊盘62A-62B可以类似于针对半导体器件50描述的表面介电层64和导电焊盘62。在一些实施例中，第一半导体器件110A可以具有半导体衬底52A，并且第二半导体器件110B可以具有半导体衬底52B。半导体衬底52A-52B可以类似于针对半导体器件50描述的半导体衬底50。在一些实施例中，第一半导体器件110A可以具有一个或多个前侧对准标记70A并且可以具有一个或多个背侧对准标记72A，并且第二半导体器件110B可以具有一个或多个前侧对准标记70B并且可以具有一个或多个背侧对准标记72B。在一些实施例中，前侧对准标记70A-70B和背侧对准标记72A-72B可以类似于半导体器件50的对准标记70/72。为清楚起见，对于其他图中的半导体器件110A-110B，可能未示出图1中所示的半导体器件50的一些部件。
在一些实施例中，半导体器件110A-110B可以放置在接合系统100中，使得第一半导体器件110A的背侧面向第一显微镜130A，并且第二半导体器件110B的背侧面向第二显微镜130B。以这种方式，第一半导体器件110A的前侧接合至第二半导体器件110B的前侧。在其他实施例中，第一半导体器件110A的前侧可以面向第一显微镜130A，和/或第二半导体器件110B的前侧可以面向第二显微镜130B。
图3A至图7示出了根据一些实施例的将第一半导体器件110A接合至第二半导体器件110B以形成接合结构150的中间步骤。图3A至图7中所示的一些步骤对应于下面图25中所示的工艺流程600的步骤。
在图3A中，第一显微镜130A检测第一半导体器件110A的背侧对准标记72A的位置，并且第二显微镜130B检测第一半导体器件110A的前侧对准标记70A的位置。这对应于图25中所示的工艺流程600的步骤602和604。在一些实施例中，第二半导体器件110B可以由第二保持器120B缩回以允许第二显微镜130B检测前侧对准标记70A，而不会由第二半导体器件110B阻挡，如图3A所示。对准标记70A/72A的位置可以对应于例如(x、y、z)坐标、保持器120A-120B的位置、显微镜130A-130B的位置(例如，在正在被检测或成像对准标记70A/72A时)等。对准标记70A/72A的位置可以是绝对位置或者可以是相对于另一位置的位置。在一些情况下，对准标记70A/72A的位置可以至少部分地根据第一保持器120A的位置、第一显微镜130A的位置和/或第二显微镜130B的位置来确定。在一些实施例中，控制器140基于从第一保持器120A、第一显微镜130A和/或第二显微镜130B接收的信号来确定对准标记70A/72A的位置。在一些实施例中，针对图8至图9更详细地描述的，检测第一半导体器件110A的前侧处或附近的器件部件的位置，而不是前侧对准标记70A的位置。
在一些实施例中，在第一半导体器件110A的前侧对准标记70A的位置和背侧对准标记72A的位置之间确定第一偏移80A。这对应于图25中所示的工艺流程600的步骤606。第一偏移80A可以对应于检测到的前侧对准标记70A的位置和检测到的背侧对准标记72A的位置之间的差异。例如，第一偏移80A可以指示前侧对准标记70A相对于背侧对准标记72A的位置，或指示背侧对准标记72A相对于前侧对准标记70A的位置。
图3B示出了根据一些实施例的第一半导体器件110A的放大部分，并且示出了前侧对准标记70A和背侧对准标记72A之间的第一偏移80A的示意表示。如图3B所示，第一偏移80A表示前侧对准标记70A和背侧对准标记72A之间的位置差异。第一偏移80A可以表示为向量、差分(x，y，z)坐标等。例如，第一偏移80A可以表示为(Δx，Δy，Δz)，其中Δx表示沿着x轴的差值，Δy表示沿着y轴的差值，并且Δz表示沿着z轴的差异。以这种方式，第一偏移80A可以包括横向偏移(Δx，Δy)和/或垂直偏移(Δz)。
因为第一偏移80A表示对准标记70A/72A的相对位置，所以可以从对准标记70A/72A和第一偏移80A中的一个确定对准标记70A/72A中的另一个的位置。作为示例，如果检测到背侧对准标记72A的位置在坐标(x，y，z)处，并且确定第一偏移80A为(Δx，Δy，Δz)，则前侧对准标记70A的位置可以确定在坐标(x+Δx，y+Δy，z+Δz)处。这是说明性示例，并且在其他实施例中，可以以不同方式表示第一偏移80A，或者可以以不同方式确定对准标记70A/72A的位置。因此，可以从检测到的背侧对准标记72A的位置和预定第一偏移80A来确定前侧对准标记70A的位置。类似地，可以从检测到的前侧对准标记70A的位置和预定第一偏移80A来确定背侧对准标记72A的位置。在一些实施例中，第一偏移80A或对准标记70A/72A的位置可以由控制器140确定。
在图4中，第一显微镜130A检测第二半导体器件110B的前侧对准标记70B的位置，并且第二显微镜130B检测第二半导体器件110B的背侧对准标记72B的位置。这对应于图25所示的工艺流程600的步骤608和610。在一些实施例中，如图4所示，第一半导体器件110A可以由第一保持器120A缩回以允许第一显微镜130A检测前侧对准标记70B，而不会由第一半导体器件110A阻挡。在一些实施例中，基于检测到的对准标记70B/72B的位置来确定前侧对准标记70B和背侧对准标记72B之间的第二偏移80B。这对应于图25中所示的工艺流程600的步骤612。第二偏移80B可以类似于先前描述的第一偏移80A，但用于第二半导体器件110B的对准标记70B/72B。在一些实施例中，可以在检测第一半导体器件110A的对准标记70A/72A的位置之前检测第二半导体器件110B的对准标记70B/72B的位置。在一些实施例中，针对图8至图9更详细地描述的，检测第二半导体器件110B的前侧处或附近的器件部件的位置，而不是前侧对准标记70B的位置。
在图5中，根据一些实施例，将第一半导体器件110A和第二半导体器件110B对准以用于随后的接合。这对应于图25中所示的工艺流程600的步骤614。在一些实施例中，通过对准前侧对准标记70A-70B来对准半导体器件110A-110B。例如，可以将半导体器件110A-110B对准，使得第一半导体器件110A的前侧对准标记70A与第二半导体器件110B的相应的前侧对准标记70B对准。在一些实施例中，将半导体器件110A-110B对准，使得第一半导体器件110A的导电焊盘62A与第二半导体器件110B的相应导电焊盘62B对准。在一些情况下，对准前侧对准标记70A-70B可以导致导电焊盘62A-62B的对准。下面更详细地描述的，前侧对准标记70A-70B可以使用第一偏移80A和第二偏移80B对准。
半导体器件110A-110B的对准包括控制保持器120A-120B以调整半导体器件110A-110B的位置。例如，控制器140可以向保持器120A-120B发送信号，该信号指示保持器120A-120B将半导体器件110A-110B移动到特定位置。在对准工艺期间可以重新定位半导体器件110A-110B中的一个或两个。在一些情况下，第一半导体器件110A可以保持大致静止(例如，在固定位置)，而第二半导体器件110B移动至对准，并且在其他情况下，第二半导体器件110B可以保持大致静止，而第一半导体器件110A移动至对准。在一些情况下，半导体器件110A-110B在对准工艺期间移动(例如，连续地或间歇地)。
在一些实施例中，通过基于背侧对准标记72A-72B的位置确定前侧对准标记70A-70B的位置来对准半导体器件110A-110B。例如，在对准期间，背侧对准标记72A-72B的位置可以由显微镜130A-130B检测(例如，一次、周期性或连续)，并且使用偏移80A-80B，可以如前所述地确定前侧对准标记70A-70B的位置。以这种方式，可以从检测到的背侧对准标记72A的位置确定前侧对准标记70A的位置，并且可以从检测到的背侧对准标记72B的位置确定前侧对准标记70B的位置。然后可以基于检测到的背侧对准标记72A-72B的位置重新定位半导体器件110A-110B，使得前侧对准标记70A-70B对准。换言之，前侧对准标记70A-70B可以通过重新定位半导体器件110A-110B来对准，使得背侧对准标记72A-72B位于与前侧对准标记70A-70B对准对应的位置。
通过使用如本文所述的检测到的背侧对准标记72的位置对准前侧对准标记70A-70B，可以在接合结构150的制造期间改进半导体器件110A-110B的对准(见图6至图7)。例如，可以减小半导体器件110A-110B之间的覆盖偏移。在一些情况下，本文描述的技术可允许约±100nm内的对准公差。其他公差(包括更小的公差)是可能的。以这种方式，由于改进的接合，本文描述的技术可以允许改进的良率和器件性能。
转向图6，根据一些实施例，执行接合工艺以将第二半导体器件110B接合至第一半导体器件110A。这对应于图25中所示的工艺流程600的步骤616。接合工艺可以是例如芯片至芯片接合、晶圆至晶圆接合、芯片至晶圆接合、衬底至衬底接合或其他类型的接合工艺。在一些实施例中，接合工艺可以包括金属至金属接合，诸如金属至金属直接接合、铜至铜接合等。例如，第一半导体器件110A的导电焊盘62A可以接合至第二半导体器件110B的相应导电焊盘62B。在一些实施例中，接合工艺可以包括直接表面接合，诸如熔合接合、电介质至电介质接合、氧化物至氧化物接合、衬底至衬底接合、非金属至非金属接合、聚合物至聚合物接合、柔性衬底至柔性衬底接合等。例如，第一半导体器件110A的表面介电层64A可以接合至第二半导体器件110B的表面介电层64B。在一些实施例中，接合工艺是包括至少两种接合类型的混合接合工艺，诸如金属至金属接合和非金属至非金属接合等。例如，表面介电层64A-64B可以接合在一起，并且导电焊盘62A-62B可以接合在一起。
在一些实施例中，在执行接合工艺之前，对第一半导体器件110A和/或第二半导体器件110B执行表面处理。在一些实施例中，表面处理包括对半导体器件110A-110B的接合表面(例如，表面介电层64A-64B和/或导电焊盘62A-62B)执行激活工艺，激活工艺可以包括例如干处理、湿处理、等离子体处理、暴露于惰性气体、暴露于H2、暴露于N2、暴露于O2等或它们的组合。然而，可以利用任何合适的激活工艺。在激活工艺之后，可以使用例如化学冲洗来清洁第一半导体器件110A和/或第二半导体器件110B。
一旦对准，使用第一保持器120A和/或第二保持器120B使第一半导体器件110A和第二半导体器件110B接触。在一些实施例中，随着半导体器件110A-110B接触，显微镜130A-130B连续或重复地检测背侧对准标记72A-72B的位置，并且可以基于检测到的背侧对准标记72A-72B的位置调整半导体器件110A-110B的位置。以这种方式，可以在接合工艺期间监测和调整半导体器件110A-110B的对准以减小覆盖偏移并且改进良率。例如，通过监测半导体器件110A-110B的对准，可以检测由于保持器120A-120B的移动而引起的偏移，并且可以重新定位半导体器件110A-110B以校正该移动。这可以在接合工艺期间改进半导体器件110A-110B的对准。
在一些实施例中，半导体器件110A-110B然后可以经受热处理和/或使半导体器件110A-110B相互压靠(例如，通过施加接触压力)。例如，半导体器件110A-110B可以经受约200kPa或更小的压力以及约200℃和约400℃之间的温度。半导体器件110A-110B然后可以经受等于或高于导电焊盘62A-62B的材料的共晶点的温度(例如，在约150℃和约650℃之间)以熔化导电焊盘62A。以这种方式，半导体器件110A-110B的电介质至电介质接合和/或金属至金属接合形成接合结构150。在一些实施例中，烘烤、退火、按压或以其他方式处理接合结构150以加强或完成接合。
在一些实施例中，在执行接合工艺之后，可以使用接合系统100测量接合结构150的半导体器件110A-110B的对准。这对应于图25所示的工艺流程600的可选步骤618。例如，可以检查接合结构150以测量半导体器件110A-110B的任何未对准或覆盖偏移。在一些实施例中，接合结构150上的背侧对准标记72A-72B的位置可以由显微镜130A-130B测量，并且可以从背侧对准标记72A-72B的相对位置确定未对准。例如，可以从测量的背侧对准标记72A-72B的位置确定接合结构150内的前侧对准标记70A-70B的位置，并且可以从前侧对准标记70A-70B的未对准确定半导体器件110A-110B的未对准。其他技术是可能的。在一些实施例中，通过在形成接合结构150之后测量对准，可以以更高的效率识别良好的器件。例如，在测量未对准之后，随后可以处理或测试在对准公差内的接合结构150或接合结构150的部分(例如，将被分割的区域)。这可以减少为识别已知良好管芯(KGD)、良好接合结构150等而执行的附加测试或检查的量。更有效地识别良好器件可以减少制造时间和制造成本。
图7示出了根据一些实施例的接合结构150的截面图。随后可以使用合适的技术处理接合结构150。例如，在一些实施例中，可以执行分割工艺以将形成在接合结构150中的多个器件分割成单独的器件。分割工艺可以包括锯切工艺、激光工艺等。
图8和图9示出了根据一些实施例的半导体器件210A-210B的接合以形成接合结构250的中间步骤。图8示出了根据一些实施例的接合系统100中的第一半导体器件210A和第二半导体器件210B。接合系统100可以类似于针对图2描述的接合系统100。半导体器件210A-210B类似于先前描述的半导体器件110A-110B，除了半导体器件210A-210B不包括在接合工艺期间用于对准的前侧对准标记。在其他实施例中，半导体器件210A-210B中的一个可以包括在接合工艺期间用于对准的前侧对准标记(例如，类似于前侧对准标记70A-70B)。在一些实施例中，半导体器件210A-210B包括背侧对准标记72A-72B，背侧对准标记72A-72B可以类似于先前描述的背侧对准标记72A-72B。
在一些实施例中，半导体器件210A-210B还包括器件部件270A-70B。器件部件270A-70B可以是半导体器件210A-210B的功能或伪部件，并且可以位于半导体器件210A-210B的前侧处或附近。例如，器件部件270A-70B可以包括导电部件(例如，线、通孔等)、导电焊盘、无源器件、有源器件、隔离结构、它们的组合等，它们可以包括先前针对图1所示的半导体器件50描述的部件或结构。
图8示出了根据一些实施例的接合工艺的中间步骤。图8所示的步骤可以类似于图3A所示的步骤。例如，图8示出了检测第一半导体器件210A的背侧对准标记72A的位置的第一显微镜130A。然而，如图8所示，第二显微镜130B检测第一半导体器件210A的器件部件270A的位置而不是第一半导体器件210A的前侧对准标记的位置。因此，在器件部件270A的位置和第一半导体器件210A的背侧对准标记72A的位置之间确定第一偏移280A。第一偏移280A可以对应于检测到的器件部件270A的位置和检测到的背侧对准标记72A的位置之间的差异。以这种方式，第一偏移280A可类似于针对图3A至图3B描述的第一偏移80A，但用于背侧对准标记72A与器件部件270A之间的偏移。例如，背侧对准标记72A的位置和第一偏移280A可以用于确定器件部件270A的位置。
在一些实施例中，可以使用第二显微镜130B检测第二半导体器件210B的背侧对准标记72B的位置，并且可以使用第一显微镜130A检测第二半导体器件210B的器件部件270B的位置。这可以类似于先前在图4中示出的步骤。另外，可以在器件部件270B的位置和第二半导体器件210B的背侧对准标记72B的位置之间确定第二偏移280B。
根据一些实施例，在确定背侧对准标记72A-72B的位置、器件部件270A-70B的位置和偏移280A-80B之后，可以使用接合工艺接合半导体器件210A-210B以形成接合结构250。接合结构250在图9中示出，并且可以类似于先前描述的接合结构150。接合工艺可以类似于针对图6描述的接合工艺，除了根据器件部件270A-70B的位置而不是根据前侧对准标记70A-70B的位置来对准半导体器件210A-210B。例如，可以基于测量的背侧对准标记72A-72B的位置和偏移280A-80B来确定器件部件270A-70B的位置，并且可以重新定位半导体器件210A-210B以实现器件部件270A-70B的适当对准。例如，在一些情况下，半导体器件210A-210B可以对准，使得器件部件270A-70B在接合工艺期间接合在一起。在其他情况下，器件部件270A-70B没有接合在一起，如图8至图9的实施例中所示。在一些情况下，使用用于对准的器件部件代替前侧对准标记可以增加可以用于形成器件部件的半导体器件的可用面积。以这种方式，可以增大形成在半导体器件中的部件的密度，并且半导体器件的设计可以具有更大的灵活性。
图10、图11和图12示出了根据一些实施例的半导体器件110A-110B的接合以形成接合结构150的中间步骤。图10至图12中所示的接合工艺类似于图3A至图7中所示的接合工艺，除了在执行接合工艺之前半导体器件110A-110B附接至载体衬底82A-82B。例如，第一半导体器件110A附接至载体衬底82A，并且第二半导体器件110B附接至载体衬底82B。在其他实施例中，仅半导体器件110A-110B中的一个附接至载体衬底。
在一些实施例中，载体衬底82A-82B由对可见光至少部分透明的材料形成。在一些实施例中，载体衬底82A-82B可以是对其他波长的光(诸如红外光或紫外光)至少部分透明的材料。载体衬底82A-82B可以包括例如玻璃材料、氧化硅、塑料、另一透明材料等或它们的组合。在一些实施例中，载体衬底82A-82B可以是面板结构，可以包括例如由合适的介电材料(诸如玻璃材料、塑料材料或有机材料)形成的支撑衬底。面板结构例如可以是矩形面板。在一些情况下，载体衬底82A-82B的使用可以为半导体器件110A-110B提供结构支撑，提高半导体器件110A-110B的平坦度，或减少半导体器件110A-110B的翘曲。
在一些实施例中，每个半导体器件110A-110B可以通过粘合剂等(图中未示出)附接至相应的载体衬底82A-82B。在一些实施例中，粘合剂可以是促进随后去除载体衬底82A-82B的释放层。释放层可以由基于聚合物的材料形成，它可以与载体衬底82A-82B一起被去除。在一些实施例中，释放层是基于环氧化物的热释放材料，它在加热时失去其粘合特性，诸如光热转换(LTHC)释放涂层。在其他实施例中，释放层可以是紫外线(UV)胶，当暴露于UV光时它失去粘合特性。释放层可以作为液体分配并固化，可以是层压到每个载体衬底82A-82B上的层压膜等。
图10示出了根据一些实施例的第一显微镜130A和第二显微镜130B，第一显微镜130A检测第一半导体器件110A的背侧对准标记72A的位置，第二显微镜130B检测第一半导体器件110A的前侧对准标记70A的位置。由于载体衬底82A是透明的，即使载体衬底82A位于第一显微镜130A和背侧对准标记72A之间，第一显微镜130A也能够检测背侧对准标记72A的位置。可以使用与先前针对图3A至图3B描述的技术类似的技术来确定前侧对准标记70A和背侧对准标记72A之间的第一偏移80A。
以类似的方式，可以通过第二显微镜130B穿过载体衬底82B来检测第二半导体器件110B的背侧对准标记72B的位置，并且可以通过第一显微镜130A检测第二半导体器件110B的前侧对准标记70B的位置。可以使用与先前针对图4描述的那些技术类似的技术来确定第二偏移80B。
转向图11，根据一些实施例，在确定前侧对准标记70A-70B的位置、背侧对准标记72A-72B的位置和偏移80A-80B之后，半导体器件110A-110B可以使用接合工艺接合以形成接合结构250。接合工艺可以类似于针对图6描述的接合工艺。例如，可以通过检测背侧对准标记72A-72B的位置，使用偏移80A-80B确定前侧对准标记70A-70B的位置，然后根据需要重新定位半导体器件110A-110B以对准前侧对准标记70A-70B来对准半导体器件110A-110B。一旦对准，就可以使半导体器件110A-110B物理接触以接合半导体器件110A-110B，如前所述。接合结构150在图11中示出，并且可以类似于先前描述的接合结构150。
在图12中，载体衬底82A-82B从接合结构150分离(例如，“脱粘”)。根据一些实施例，脱粘包括将光(诸如激光或紫外光)投射在释放层上，使得释放层在光的热下分解，并且可以去除载体衬底82A-82B。用于去除载体衬底82A-82B的其他技术是可能的。这对应于图25所示的工艺流程600的可选步骤620。
图13至图19示出了根据一些实施例的接合半导体器件310A-310B以形成接合结构350的中间步骤。图13示出了根据一些实施例的接合系统300中的第一半导体器件310A和第二半导体器件310B。接合系统300可以类似于针对图2描述的接合系统100，除了接合系统300包括下面更详细地描述的第一标记工具330A和第二标记工具330B。半导体器件310A-310B可以类似于先前描述的半导体器件110A-110B，除了半导体器件310A-310B不包括在接合工艺之前已经形成的用于接合工艺期间的对准的背侧对准标记。在其他实施例中，半导体器件310A-310B中的一个可以包括背侧对准标记(例如，类似于背侧对准标记72A-72B)，背侧对准标记用于在接合工艺期间的对准。图13至图19中所示的一些步骤对应于下面图26中所示的工艺流程700的步骤。
如上所述，除了包括标记工具330A-330B之外，接合系统300可以类似于针对图2描述的接合系统100。标记工具330A-330B可以是配置为在半导体器件上制作对准标记的器件。例如，第一标记工具330A可以配置为在第一半导体器件310A的背侧(例如，在半导体衬底52A上)制作对准标记(例如，图15中的第一对准标记372A)。类似地，第二标记工具330B可以配置为在第二半导体器件310B的背侧(例如，在半导体衬底52B上)制作对准标记(例如，图17中的第二对准标记372B)。标记工具330A-330B可以使用例如激光、电子束、另一种技术等来制作对准标记。接合系统300的标记工具330A-330B示出为与显微镜130A-130B分隔开的器件，但在其他实施例中，标记工具330A-330B可以结合到显微镜130A-130B内。标记工具330A-330B可以连接至控制器140，并且可以配置为向控制器140发送信号或从控制器140接收信号。
在图14中，根据一些实施例，第二显微镜130B检测第一半导体器件310A的前侧对准标记70A的位置。这对应于图26中所示的工艺流程700的步骤702。在图15中，根据一些实施例，第一标记工具330A在第一半导体器件310A的背侧上制作第一对准标记372A。这对应于图26中所示的工艺流程700的步骤704。例如，第一对准标记372A可以在半导体衬底52A的背侧表面处或附近制作。在一些实施例中，可以在前侧对准标记70A和第一对准标记372A之间确定第一偏移380A。在一些实施例中，在形成第一对准标记372A之前确定第一偏移380A，并且在其他实施例中，在形成第一对准标记372A之后确定第一偏移380A。在一些实施例中，可以使用与先前针对第一偏移80A描述的技术类似的技术来确定第一偏移380A。
在一些实施例中，在基于测量的前侧对准标记70A的位置的位置处制作第一对准标记372A。在一些实施例中，可以在与前侧对准标记70A近似直接相对的位置处制作第一对准标记372A。例如，第一偏移380A的横向偏移可以近似为零。在其他实施例中，第一对准标记372A的位置可以具有与前侧对准标记70A的非零横向偏移。在一些实施例中，第一偏移380A可以是预定的，并且在与测量的前侧对准标记70A的位置近似为第一偏移380A的位置处制作第一对准标记372A。在一些实施例中，在形成第一对准标记372A之后检测(例如，使用第一显微镜130A)第一对准标记372A的位置，并且从检测到的第一对准标记372A的位置确定第一偏移380A。在一些情况下，如本文所述基于前侧对准标记70A的位置形成第一对准标记372A可以允许更精确地确定第一偏移380A，并且因此可以允许改进接合工艺期间的半导体器件310A-310B的对准。例如，如所述在接合系统300内形成对准标记372A可以减少由于在接合工艺之前或期间机械移动第一半导体器件310A而增加的未对准的机会。
在图16中，根据一些实施例，第一显微镜130A检测第二半导体器件310B的前侧对准标记70B的位置。这对应于图26所示的工艺流程700的步骤706。在其他实施例中，可以在检测前侧对准标记70A的位置之前(见图14)或在形成第一对准标记372A之前(见图15)检测前侧对准标记70B的位置。在图17中，根据一些实施例，第二标记工具330B在第二半导体器件310B的背侧上制作第二对准标记372B。这对应于图26中所示的工艺流程700的步骤708。第二对准标记372B可以类似于第一对准标记372A并且可以使用类似技术形成。例如，可以在半导体衬底52B的背侧表面处或附近制作第二对准标记372B。在一些实施例中，可以在前侧对准标记70B和第二对准标记372B之间确定第二偏移380B。在一些实施例中，在形成第二对准标记372B之前确定第二偏移380B，并且在其他实施例中，在形成第二对准标记372B之后确定第二偏移380B。可以使用与针对第一偏移380A描述的技术类似的技术来确定第二偏移380B。在一些实施例中，可以在基于测量的前侧对准标记70B的位置的位置处制作第二对准标记372B。在一些实施例中，可以在形成之后检测(例如，通过第二显微镜130B)第二对准标记372B的位置，并且可以从检测到的位置确定第二偏移380B。在其他实施例中，可以在检测前侧对准标记70A的位置之前(见图14)或在形成第一对准标记372A之前(见图15)形成第二对准标记372B。
转向图18，根据一些实施例，在确定前侧对准标记70A-70B的位置、形成对准标记372A-72B和确定任何偏移380A-80B之后，可以使用接合工艺接合半导体器件310A-310B以形成接合结构350。这对应于图26所示的工艺流程700的步骤710和712。接合工艺可以类似于针对图6描述的接合工艺。例如，可以通过检测对准标记372A-72B的位置，使用偏移380A-80B确定前侧对准标记70A-70B的位置，然后根据需要重新定位半导体器件310A-310B以对准前侧对准标记70A-70B来对准半导体器件310A-310B。一旦对准，就可以使半导体器件310A-310B物理接触以接合半导体器件310A-310B，如前所述。接合结构350在图19中示出，并且可以类似于先前描述的接合结构350。
图20和图21示出了根据一些实施例的接合以形成接合结构450的第一半导体器件410A和第二半导体器件410B。根据一些实施例，图20示出了接合之前的半导体器件410A-410B，并且图21示出了接合半导体器件410A-410B之后的接合结构450。可以使用诸如本文描述的接合系统100或300的接合系统并且使用本文先前描述的接合技术来接合半导体器件410A-410B。半导体器件410A-410B可以类似于先前描述的半导体器件50、110A-110B、210A-210B或310A-310B。例如，半导体器件410A-410B可以包括前侧对准标记70A-70B、背侧对准标记72A-72B、器件54A-54B(例如，有源器件和/或无源器件)、互连结构60、导电焊盘62A-62B和/或表面介电层64A-64B。在其他实施例中，半导体器件410A-410B可以包括除这些之外的其它部件或除这些之外的部件的另一组合。
半导体器件410A-410B可以是例如芯片、晶圆、管芯、封装件等。半导体器件410A-410B中的一个或两个可以为逻辑器件，诸如中央处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)、微控制器等。半导体器件410A-410B中的一个或两个可以是存储器器件，诸如动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯、混合存储器立方体(HMC)模块、高带宽存储器(HBM)模块等。半导体器件410A-410B可以在相同技术节点的工艺中形成，或者可以在不同技术节点的工艺中形成。例如，第一半导体器件410A可以具有比第二半导体器件410B更先进的工艺节点。
半导体器件410A-410B可以是相似类型的器件或不同类型的器件。例如，在一些实施例中，半导体器件410A-410B两者都包括集成电路管芯，诸如CMOS管芯等。在一些实施例中，半导体器件410A-410B中的一个可以包括一种类型的晶体管(例如，n型或p型)的区域，并且半导体器件410A-410B中的另一个可以包括另一种类型的晶体管的区域。例如。第一半导体器件410A可以包括耦接至导电焊盘62A的n型FET(例如，NFET)，并且第二半导体器件410B可以包括耦接至导电焊盘62B的p型FET(例如，PFET)。导电焊盘62A-62B可以在接合工艺期间接合，使得n型FET耦接至接合结构450中的p型FET。在一些实施例中，第二半导体器件410B可以包括存储器阵列(例如半导体器件410A(例如，SRAM阵列等)，并且第一半导体器件410A可以包括逻辑器件(例如，外围逻辑电路)。上述半导体器件410A-410B和接合结构450旨在作为可以使用本文描述的技术接合以形成接合结构的器件的说明性示例，并且器件、组件或接合结构的其他类型或组合是可能的。
图22至图24示出了根据一些实施例的形成接合结构550(见图24)的中间步骤。转到图22，根据一些实施例，示出了半导体器件510和衬底511。随后接合半导体器件510和衬底511(参见图23)，作为接合结构550的形成的部分。半导体器件510可以类似于半导体器件50、110A-110B、210A-210B、310A-310B或先前描述的410A-410B。例如，半导体器件510可以包括背侧对准标记72、器件54(例如，有源器件和/或无源器件)、导电焊盘62和/或表面介电层64。在一些实施例中，半导体器件510包括可选的前侧对准标记70。在其他实施例中，半导体器件510可以包括除这些之外的其它部件或除这些之外的部件的另一组合。在一些实施例中，可以在前侧对准标记70和背侧对准标记72之间确定偏移。该偏移可以类似于先前描述的偏移80。
根据一些实施例，衬底511可以包括半导体衬底552、半导体层555和/或表面介电层564。半导体衬底552可以类似于半导体衬底52。例如，半导体衬底552可以是硅晶圆、绝缘体上半导体(SOI)衬底等。
半导体层555可以是一层或多层半导体材料，诸如掺杂或未掺杂的硅、SOI衬底的有源层、蓝宝石上半导体衬底的有源层等。半导体层555可以包括其他半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。在一些实施例中，半导体层555可以是半导体衬底552的部分或者可以是与半导体衬底552相同的材料。在一些实施例中，半导体层555可以不同于半导体衬底552。例如，半导体衬底552可以是硅，并且半导体层555可以是SiGe，但是除这些之外的其他材料,是可能的。在一些实施例中，表面介电层564形成在半导体层555上，表面介电层564可以类似于先前描述的表面介电层64。
在图23中，根据一些实施例，衬底511接合至半导体器件510，形成接合结构550。例如，表面介电层564可以使用电介质至电介质接合、氧化物至氧化物接合或其他类型的接合而接合至表面介电层64。可以使用与先前描述的那些类似的接合工艺来执行接合。
在图24中，根据一些实施例，进一步处理接合结构550以形成器件554。该处理可以包括各种合适的半导体处理步骤，诸如光刻步骤或用于形成半导体器件50的那些。在一些实施例中，前侧对准标记70的位置可以用于在各种光刻步骤期间对准光掩模。在一些实施例中，前侧对准标记70的位置可以从先前确定的偏移和背侧对准标记72的位置确定。可以使用显微镜等检测背侧对准标记72的位置，类似于图3A至图3B中描述的工艺。以这种方式，可以改进光掩模的对准，这可以改进器件性能和良率。
在一些实施例中，可以使用例如研磨、CMP、蚀刻等或它们的组合来去除或部分去除半导体衬底552。在一些实施例中，器件554(由图24中的晶体管表示)可以形成在半导体层555的表面处。器件554可以类似于器件54并且可以是例如包括有源器件和/或无源器件的集成电路器件等。接合结构550的器件554可以与接合结构550的器件54类似或不同。例如，在一些实施例中，器件54可以包括n型FET，并且器件554可以包括p型FET。其他器件或器件的组合是可能的。
在一些实施例中，形成围绕并且可以覆盖器件554的ILD 556。ILD 556可以类似于先前描述的ILD 56。在一些实施例中，互连结构560可以形成在ILD 56上方以互连器件554。互连结构560可以类似于先前描述的互连结构60。例如，互连结构560可以包括位于ILD 566上的一个或多个介电层中的一个或多个金属化图案。在一些实施例中，导电部件570可以形成在互连结构560上方或延伸穿过互连结构560。导电部件570可以包括导电焊盘、通孔等。例如，导电部件570可以包括延伸穿过互连结构560以物理和电接触互连结构60的贯通孔。例如，在一些实施例中，可以蚀刻沟槽，沟槽暴露互连结构60的导电区域，并且然后在沟槽中沉积导电材料以形成贯通孔。用于形成贯通孔或其他导电部件570的其他技术是可能的。以这种方式，可以形成接合结构550。图24中所示的接合结构550是示例，并且其他接合结构550可以形成为具有不同的部件或者可以使用不同的技术形成。
在本文中描述的实施例中也可以包括其他部件和工艺。例如，可以包括测试结构以辅助3D封装或3DIC器件的验证测试。测试结构可以包括例如形成在再分布层中或在衬底上的测试焊盘，测试焊盘允许使用探针和/或探针卡等测试3D封装或3DIC。可以对中间结构以及最终结构执行验证测试。此外，本文公开的结构和方法可以与结合已知良好管芯的中间验证的测试方法结合使用以增大良率并且降低成本。
本文中描述的实施例可以实现优点。通过使用前侧对准标记和背侧对准标记来对准半导体器件，可以在接合工艺期间改进半导体器件的对准。例如，可以在前侧对准标记和背侧对准标记之间确定偏移，这允许通过检测背侧对准标记的位置来对准前侧对准标记。这允许改进前侧对准标记的对准，而不需要在对准期间检测前侧对准标记(例如，穿过器件或衬底)。以这种方式，在一些情况下，不透明的衬底或材料可以用于制造接合结构。这可以允许在半导体器件内使用更多种类的材料并且可以允许半导体器件内的不透明部件(例如，金属部件)的设计灵活性。此外，可以通过测量背侧对准标记的相对位置，更准确地测量接合之后的接合结构的任何未对准。这可以允许更有效地识别良好器件或工艺指标。本文所述的接合技术可以应用于多种接合工艺(例如，晶圆至晶圆、芯片至芯片、晶圆至芯片等)和材料以形成多种接合结构等。此外，在一些情况下，可以在不需要附加设备或专用设备的情况下执行本文描述的技术。
在实施例中，一种方法包括：确定第一晶圆的第一侧上的第一对准标记和第一晶圆的第二侧上的第二对准标记之间的第一偏移；将第一晶圆的第一对准标记与第二晶圆的第一侧上的第三对准标记对准，包括检测第一晶圆的第二对准标记的位置；基于第一偏移和第一晶圆的第二对准标记的位置，确定第一晶圆的第一对准标记的位置；并且，基于确定的第一对准标记的位置，重新定位第一晶圆，以将第一对准标记与第三对准标记对准；以及将第一晶圆的第一侧接合至第二晶圆的第一侧以形成接合结构。在实施例中，该方法包括确定第二晶圆的第一侧上的第三对准标记和第二晶圆的第二侧上的第四对准标记之间的第二偏移。在实施例中，重新定位第一晶圆以将第一对准标记与第三对准标记对准包括检测第二晶圆的第四对准标记的位置；基于第二偏移和第二晶圆的第四对准标记的位置，确定第二晶圆的第三对准标记的位置。在实施例中，该方法包括检测接合结构上的第二对准标记的位置；检测接合结构上的第四对准标记的位置；以及确定第一对准标记与第三对准标记的未对准，其中确定是基于第一偏移、第二偏移、第二对准标记的位置和第四对准标记的位置。在实施例中，将第一晶圆的第一对准标记与第二晶圆的第一侧上的第三对准标记对准包括重新定位第二晶圆以将第三对准标记与第一对准标记对准。在实施例中，将第一晶圆的第一侧接合至第二晶圆的第一侧包括混合接合工艺。在实施例中，将第一晶圆的第一侧接合至第二晶圆的第一侧将第一晶圆电连接至第二晶圆。在实施例中，该方法包括使载体衬底从接合结构脱粘。在实施例中，确定第一偏移包括使用第一显微镜检测第一对准标记和使用第二显微镜检测第二对准标记。
在实施例中，一种方法包括将第一半导体器件定位在第二半导体器件上方，其中第一半导体器件的前侧面向第二半导体器件的前侧，其中第一半导体器件的前侧包括第一对准部件，并且第二半导体器件的前侧包括第二对准部件；使用第一显微镜检测第二对准部件的位置，其中第一显微镜面向第二半导体器件的前侧；在使用第一显微镜检测第二对准部件的位置之后，使用第一标记工具在第二半导体器件的背侧上形成第三对准部件，其中第三对准部件的位置基于第二对准部件的位置；使用第二显微镜检测第一对准部件的位置，其中第二显微镜面向第一半导体器件的前侧；在使用第二显微镜检测第一对准部件的位置之后，使用第二标记工具在第一半导体器件的背侧上形成第四对准部件，其中第四对准部件的位置基于第一对准部件的位置；重新定位第一半导体器件和第二半导体器件以将第一对准部件与第二对准部件对准，其中重新定位基于第三对准部件的位置和第四对准部件的位置；以及将第一半导体器件接合至第二半导体器件。在实施例中，第一对准部件是第一半导体器件的导电部件。在实施例中，第一标记工具使用电子束形成第三对准部件。在实施例中，第一显微镜包括第二标记工具。在实施例中，第一半导体器件包括第一半导体管芯，并且第二半导体器件包括第二半导体管芯。在实施例中，将第一半导体器件接合至第二半导体器件包括将第一半导体器件的第一导电焊盘接合至第二半导体器件的第二导电焊盘。在实施例中，该方法包括确定第一对准部件和第四对准部件之间的横向偏移，其中重新定位还基于横向偏移。
在实施例中，一种方法包括将第一器件晶圆放置在上部保持器上，其中第一器件晶圆包括第一前侧对准标记；第一背侧对准标记；第一互连结构；第一表面介电层，位于第一互连结构上方；和第一接触焊盘，位于第一表面介电层中，其中第一接触焊盘连接至第一互连结构；将第二器件晶圆放置在下部保持器上，其中第二器件晶圆包括第二前侧对准标记；第二背侧对准标记；第二互连结构；第二表面介电层，位于第二互连结构上方；和第二接触焊盘，位于第二表面介电层中，其中第二接触焊盘连接至第二互连结构；使用下部显微镜检测第一前侧对准标记的位置和第二背侧对准标记的位置；使用上部显微镜检测第二前侧对准标记的位置和第一背侧对准标记的位置；基于第一背侧对准标记的位置和第二背侧对准标记的位置，确定第一前侧对准标记与第二前侧对准标记的第一对准偏移；基于第一对准偏移，将第一前侧对准标记与第二前侧对准标记对准；以及将第一接触焊盘接合至第二接触焊盘。在实施例中，该方法包括，在将第一接触焊盘接合至第二接触焊盘之后，确定第一前侧对准标记与第二前侧对准标记的第二对准偏移，其中第二对准偏移的确定基于第一背侧对准标记的位置与第二背侧对准标记的位置。在实施例中，将第一前侧对准标记与第二前侧对准标记对准包括确定第一背侧对准标记与第二背侧对准标记的第三对准偏移。在实施例中，该方法包括将第一表面介电层接合至第二表面介电层。
前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种用于接合半导体器件的方法，包括：
确定第一晶圆的第一侧上的第一对准标记和所述第一晶圆的第二侧上的第二对准标记之间的第一偏移；
将所述第一晶圆的所述第一对准标记与第二晶圆的第一侧上的第三对准标记对准，包括：
检测所述第一晶圆的所述第二对准标记的位置；
基于所述第一偏移和所述第一晶圆的所述第二对准标记的位置，确定所述第一晶圆的所述第一对准标记的位置；和
基于确定的所述第一对准标记的位置，重新定位所述第一晶圆，以将所述第一对准标记与所述第三对准标记对准；以及
将所述第一晶圆的所述第一侧接合至所述第二晶圆的所述第一侧以形成接合结构。
2.根据权利要求1所述的方法，还包括确定所述第二晶圆的所述第一侧上的所述第三对准标记和所述第二晶圆的第二侧上的第四对准标记之间的第二偏移。
3.根据权利要求2所述的方法，其中，重新定位所述第一晶圆以将所述第一对准标记与所述第三对准标记对准包括：
检测所述第二晶圆的所述第四对准标记的位置；以及
基于所述第二偏移和所述第二晶圆的所述第四对准标记的位置，确定所述第二晶圆的所述第三对准标记的位置。
4.根据权利要求2所述的方法，还包括：
检测所述接合结构上的所述第二对准标记的位置；
检测所述接合结构上的所述第四对准标记的位置；以及
确定所述第一对准标记与所述第三对准标记的未对准，其中，所述确定基于所述第一偏移、所述第二偏移、所述第二对准标记的位置和所述第四对准标记的位置。
5.根据权利要求1所述的方法，其中，将所述第一晶圆的所述第一对准标记与所述第二晶圆的所述第一侧上的所述第三对准标记对准还包括重新定位所述第二晶圆以将所述第三对准标记与所述第一对准标记对准。
6.根据权利要求1所述的方法，其中，将所述第一晶圆的所述第一侧接合至所述第二晶圆的所述第一侧包括混合接合工艺。
7.根据权利要求1所述的方法，其中，将所述第一晶圆的所述第一侧接合至所述第二晶圆的所述第一侧将所述第一晶圆电连接至所述第二晶圆。
8.根据权利要求1所述的方法，还包括使载体衬底从所述接合结构脱粘。
9.一种用于接合半导体器件的方法，包括：
将第一半导体器件定位在第二半导体器件上方，其中，所述第一半导体器件的前侧面向所述第二半导体器件的前侧，其中，所述第一半导体器件的所述前侧包括第一对准部件，并且所述第二半导体器件的所述前侧包括第二对准部件；
使用第一显微镜检测所述第二对准部件的位置，其中，所述第一显微镜面向所述第二半导体器件的所述前侧；
在使用所述第一显微镜检测所述第二对准部件的位置之后，使用第一标记工具在所述第二半导体器件的背侧上形成第三对准部件，其中，所述第三对准部件的位置基于所述第二对准部件的位置；
使用第二显微镜检测所述第一对准部件的位置，其中，所述第二显微镜面向所述第一半导体器件的所述前侧；
在使用所述第二显微镜检测所述第一对准部件的位置之后，使用第二标记工具在所述第一半导体器件的背侧上形成第四对准部件，其中，所述第四对准部件的位置基于所述第一对准部件的位置；
重新定位所述第一半导体器件和所述第二半导体器件以将所述第一对准部件与所述第二对准部件对准，其中，所述重新定位基于所述第三对准部件的位置和所述第四对准部件的位置；以及
将所述第一半导体器件接合至所述第二半导体器件。
10.一种用于接合半导体器件的方法，包括：
将第一器件晶圆放置在上部保持器上，其中，所述第一器件晶圆包括：
第一前侧对准标记；
第一背侧对准标记；
第一互连结构；
第一表面介电层，位于所述第一互连结构上方；和
第一接触焊盘，位于所述第一表面介电层中，其中,所述第一接触焊盘连接至所述第一互连结构；
将第二器件晶圆放置在下部保持器上，其中，所述第二器件晶圆包括：
第二前侧对准标记；
第二背侧对准标记；
第二互连结构；
第二表面介电层，位于所述第二互连结构上方；和
第二接触焊盘，位于所述第二表面介电层中，其中，所述第二接触焊盘连接至所述第二互连结构；
使用下部显微镜检测所述第一前侧对准标记的位置和所述第二背侧对准标记的位置；
使用上部显微镜检测所述第二前侧对准标记的位置和所述第一背侧对准标记的位置；
基于所述第一背侧对准标记的位置和所述第二背侧对准标记的位置，确定所述第一前侧对准标记与所述第二前侧对准标记的第一对准偏移；
基于所述第一对准偏移，将所述第一前侧对准标记与所述第二前侧对准标记对准；以及
将所述第一接触焊盘接合至所述第二接触焊盘。
CN202210069582.3A 2021-03-18 2022-01-21 用于接合半导体器件的方法 Pending CN115116918A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163162664P 2021-03-18 2021-03-18
US63/162,664 2021-03-18
US17/369,146 2021-07-07
US17/369,146 US11756921B2 (en) 2021-03-18 2021-07-07 System and method for bonding semiconductor devices

Publications (1)

Publication Number Publication Date
CN115116918A true CN115116918A (zh) 2022-09-27

Family

ID=83115191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210069582.3A Pending CN115116918A (zh) 2021-03-18 2022-01-21 用于接合半导体器件的方法

Country Status (5)

Country Link
US (2) US11756921B2 (zh)
KR (1) KR20220130616A (zh)
CN (1) CN115116918A (zh)
DE (1) DE102021118332B4 (zh)
TW (1) TWI791283B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115939107A (zh) * 2023-02-20 2023-04-07 青岛物元技术有限公司 晶圆到晶圆封装位移检测结构及位移补偿方法
CN117253806A (zh) * 2023-11-20 2023-12-19 迈为技术(珠海)有限公司 一种镜头同心度校准芯片及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4172517B1 (de) * 2020-06-30 2024-07-24 EV Group E. Thallner GmbH Vorrichtung und verfahren zum ausrichten von substraten
US11862599B2 (en) * 2021-03-26 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding to alignment marks with dummy alignment marks
CN113394121B (zh) * 2021-06-11 2023-03-24 武汉新芯集成电路制造有限公司 大尺寸芯片及其制作方法、大尺寸芯片晶圆

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060023214A1 (en) * 2004-07-28 2006-02-02 Asml Netherlands B.V. Alignment method, method of measuring front to backside alignment error, method of detecting non-orthogonality, method of calibration, and lithographic apparatus
US20060141743A1 (en) * 2004-12-27 2006-06-29 Asml Netherlands B.V. Method and system for 3D alignment in wafer scale integration
US20100291749A1 (en) * 2009-04-14 2010-11-18 NuPGA Corporation Method for fabrication of a semiconductor device and structure
CN104078372A (zh) * 2013-03-25 2014-10-01 株式会社东芝 半导体装置的制造方法
CN104701229A (zh) * 2013-12-03 2015-06-10 库利克和索夫工业公司 用于结合半导体元件的系统和方法
CN106549004A (zh) * 2015-09-18 2017-03-29 台湾积体电路制造股份有限公司 具有对准标记的集成电路管芯及其形成方法
CN109643700A (zh) * 2018-11-21 2019-04-16 长江存储科技有限责任公司 接合界面处的接合对准标记
US20210036179A1 (en) * 2019-07-31 2021-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. BSI Chip with Backside Alignment Mark

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US7371663B2 (en) 2005-07-06 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional IC device and alignment methods of IC device substrates
US9646860B2 (en) 2013-08-09 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
JP6801085B2 (ja) 2016-08-29 2020-12-16 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を位置合わせする方法および装置
US10636688B2 (en) 2018-06-22 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for alignment, process tool and method for wafer-level alignment

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060023214A1 (en) * 2004-07-28 2006-02-02 Asml Netherlands B.V. Alignment method, method of measuring front to backside alignment error, method of detecting non-orthogonality, method of calibration, and lithographic apparatus
US20060141743A1 (en) * 2004-12-27 2006-06-29 Asml Netherlands B.V. Method and system for 3D alignment in wafer scale integration
US20100291749A1 (en) * 2009-04-14 2010-11-18 NuPGA Corporation Method for fabrication of a semiconductor device and structure
CN104078372A (zh) * 2013-03-25 2014-10-01 株式会社东芝 半导体装置的制造方法
CN104701229A (zh) * 2013-12-03 2015-06-10 库利克和索夫工业公司 用于结合半导体元件的系统和方法
CN106549004A (zh) * 2015-09-18 2017-03-29 台湾积体电路制造股份有限公司 具有对准标记的集成电路管芯及其形成方法
CN109643700A (zh) * 2018-11-21 2019-04-16 长江存储科技有限责任公司 接合界面处的接合对准标记
US20210036179A1 (en) * 2019-07-31 2021-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. BSI Chip with Backside Alignment Mark

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115939107A (zh) * 2023-02-20 2023-04-07 青岛物元技术有限公司 晶圆到晶圆封装位移检测结构及位移补偿方法
CN115939107B (zh) * 2023-02-20 2023-06-09 青岛物元技术有限公司 晶圆到晶圆封装位移检测结构及位移补偿方法
CN117253806A (zh) * 2023-11-20 2023-12-19 迈为技术(珠海)有限公司 一种镜头同心度校准芯片及其制备方法
CN117253806B (zh) * 2023-11-20 2024-01-23 迈为技术(珠海)有限公司 一种镜头同心度校准芯片及其制备方法

Also Published As

Publication number Publication date
DE102021118332B4 (de) 2023-02-09
US20230387071A1 (en) 2023-11-30
KR20220130616A (ko) 2022-09-27
DE102021118332A1 (de) 2022-09-22
US20220302078A1 (en) 2022-09-22
TWI791283B (zh) 2023-02-01
TW202238678A (zh) 2022-10-01
US11756921B2 (en) 2023-09-12

Similar Documents

Publication Publication Date Title
US11756921B2 (en) System and method for bonding semiconductor devices
US11443995B2 (en) Integrated circuit package and method
KR101853537B1 (ko) 3차원 칩 스택킹의 방법 및 구조체
US11854921B2 (en) Integrated circuit package and method
Tezcan et al. Sloped through wafer vias for 3D wafer level packaging
US9293418B2 (en) Backside through vias in a bonded structure
TW202002229A (zh) 三維積體電路結構
Kim et al. Ultra-fine pitch 3D integration using face-to-face hybrid wafer bonding combined with a via-middle through-silicon-via process
TW201813009A (zh) 半導體結構及其製造方法
CN113380635B (zh) 形成半导体结构的方法和处理系统
US12074131B2 (en) Package structure and manufacturing method thereof
TW202243150A (zh) 半導體封裝及製造半導體封裝的方法
KR102392419B1 (ko) 집적 회로 패키지 및 방법
Iker et al. 3D embedding and interconnection of ultra thin (≪ 20 μm) silicon dies
CN117238774A (zh) 半导体封装及其制作方法
KR102557597B1 (ko) 반도체 패키징 및 그 형성 방법
US20230351577A1 (en) Automatic optical inspection system and method
CN220873580U (zh) 封装件
KR102720771B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
US20240071952A1 (en) Integrated circuit device and method of forming the same
Gutmann et al. Wafer-level via-first 3D integration with hybrid-bonding of Cu/BCB redistribution layers
Abdilla et al. Die-to-Wafer Hybrid Bonding for Direct Copper Interconnections
Kada et al. Dream Chip Project at ASET
Windrich et al. Front to backside alignment for TSV based 3D integration
Tyrrell et al. James Burns, Brian Aull, Robert Berger, Nisha Checka, Chang-Lee Chen, Chenson Chen, Pascale Gouker, Craig Keast, Jeffrey Knecht, Antonio Soares, Vyshnavi Suntharalingam

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination