CN108511419A - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN108511419A CN108511419A CN201810203963.XA CN201810203963A CN108511419A CN 108511419 A CN108511419 A CN 108511419A CN 201810203963 A CN201810203963 A CN 201810203963A CN 108511419 A CN108511419 A CN 108511419A
- Authority
- CN
- China
- Prior art keywords
- wafer
- test cell
- contact
- along
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Abstract
本发明公开了一种半导体器件，包括：键合的第一晶圆和第二晶圆；晶圆键合工艺中未对准指标的测试结构，包括：位于所述第一晶圆的第一测试单元，包括电连接的至少两个第一触点；位于所述第二晶圆的第二测试单元，包括电连接的至少两个第二触点；在平行于所述第一晶圆或第二晶圆的正表面的方向上，所述第一测试单元与所述第二测试单元间隔设置并形成测试电容。本发明提供的半导体器件可有效地检测未对准指标，在进行晶圆键合时，可实时监测晶圆之间的对准程度，从而提高了晶圆键合的准确度，提高了产品质量。
Description
技术领域
本发明涉及一种半导体器件，尤其涉及晶圆键合工艺领域。
背景技术
晶圆键合(wafer bonding)工艺可以将不同材料的晶圆结合在一起，目前广泛应用于电子制造的各个环节。在晶圆键合工艺过程中，需要实时监测晶圆之间的对准程度，尤其是每一个触点之间的对准程度，才能够完成准确的晶圆键合。
但是，在进行晶圆键合时，由于很难通过肉眼或摄像设备来观察键合的两个面，导致无法较好地实时监测晶圆之间的对准程度。而且，现有技术中还没有可以专门测试未对准指标(misalignment指标)的设备。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
本发明要解决的技术问题是为了克服现有技术中进行晶圆键合时无法较好地实时监测晶圆之间的对准程度的缺陷，提供一种半导体器件。
本发明是通过下述技术方案来解决上述技术问题：
一种半导体器件，其包括：
键合的第一晶圆和第二晶圆；
晶圆键合工艺中未对准指标的测试结构，包括：
位于所述第一晶圆的第一测试单元，包括电连接的至少两个第一触点；
位于所述第二晶圆的第二测试单元，包括电连接的至少两个第二触点；
在平行于所述第一晶圆或第二晶圆的正表面的方向上，所述第一测试单元与所述第二测试单元间隔设置并形成测试电容。
在本方案中，所述测试结构可应用于两层及两层以上的晶圆混合键合(hybridbonding)工艺。
可选地，所述第一测试单元包括沿X轴方向设置的第一X轴方向测试单元和沿Y轴方向设置的第一Y轴方向测试单元；
所述第二测试单元包括沿X轴方向设置的第二X轴方向测试单元和沿Y轴方向设置的第二Y轴方向测试单元；
所述第一X轴方向测试单元与所述第二X轴方向测试单元沿Y轴方向间隔设置并形成Y轴方向测试电容；
所述第一Y轴方向测试单元与所述第二Y轴方向测试单元沿X轴方向间隔设置并形成X轴方向测试电容。
可选地，所述第一X轴方向测试单元、第一Y轴方向测试单元的数量为两个以上，且所述第一测试单元中的第一X轴方向测试单元沿Y轴间隔设置、第一Y轴方向测试单元沿X轴间隔设置；
所述第二X轴方向测试单元、所述第二Y轴方向测试单元的数量为两个以上，且所述第二测试单元中的第二X轴方向测试单元沿Y轴间隔设置、第二Y轴方向测试单元沿X轴间隔设置；
所述第一X轴方向测试单元、所述第二X轴方向测试单元沿Z轴方向的投影在Y轴方向上交替排列；
所述第一Y轴方向测试单元、所述第二Y轴方向测试单元沿Z轴方向的投影在X轴方向上交替排列。
可选地，所述半导体器件还包括：
位于所述第一晶圆的若干间隔设置的第三触点；
位于所述第二晶圆的若干间隔设置的第四触点；
所述第三触点、所述第二触点沿Z轴方向的投影至少部分重合，所述第四触点、所述第一触点沿Z轴方向的投影至少部分重合；
所述第一晶圆与所述第二晶圆完全对准时，所述第三触点、所述第二触点沿Z轴方向的投影完全重合，所述第四触点、所述第一触点沿Z轴的投影完全重合。
可选地，所述半导体器件还包括：
测量单元，用于与所述第一测试单元、所述第二测试单元电连接，所述测量单元用于通过测试所述测试电容的参数来生成未对准指标信息，所述未对准指标信息用于表征所述第一晶圆与所述第二晶圆之间的对准程度。
可选地，所述测试电容的参数包括漏电流值，所述测量单元还用于判断测量到的漏电流值是否超出预设漏电流值范围，若是，输出超标信息，所述超标信息用于表征所述第一晶圆与所述第二晶圆之间的未对准程度已超标。
可选地，所述测试电容的参数包括击穿电压值，所述测量单元还用于判断测量到的击穿电压值是否超出预设击穿电压值范围，若是，输出超标信息，所述超标信息用于表征所述第一晶圆与所述第二晶圆之间的未对准程度已超标。
可选地，所述测试电容的参数包括所述测试电容的电容值，所述测量单元还用于判断测量到的所述测试电容的电容值是否超出预设电容值范围，若是，输出超标信息，所述超标信息用于表征所述第一晶圆与所述第二晶圆之间的未对准程度已超标。
可选地，所述第一晶圆的每一个相邻触点之间的间距(pitch)至少为10nm；和/或，
所述第二晶圆的每一个相邻触点之间的间距至少为10nm。
可选地，所述第一晶圆的每一个触点的长度至少为10nm，且宽度至少为10nm；和/或，
所述第二晶圆的每一个触点的长度至少为10nm，且宽度至少为10nm。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实施例。
本发明的积极进步效果在于：
本发明提供的半导体器件可有效地检测未对准指标，在进行晶圆键合时，可实时监测晶圆之间的对准程度，从而提高了晶圆键合的准确度，提高了产品质量。
附图说明
在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。
图1为本发明较佳实施例的半导体器件晶圆键合时第一晶圆与第二晶圆的部分结构示意图。
图2为图1的半导体器件中第一晶圆与第二晶圆对准时的部分剖面示意图。
图3为图1的半导体器件中第一晶圆与第二晶圆未对准时的部分剖面示意图。
附图标记说明：
第一晶圆1
第一触点11
第一X轴方向测试单元12
第一Y轴方向测试单元13
第三触点14
第二晶圆2
第二触点21
第二X轴方向测试单元22
第二Y轴方向测试单元23
第四触点24
具体实施方式
以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如图1至图3所示，本实施例提供一种半导体器件，其包括晶圆键合工艺中未对准指标的测试结构、键合的第一晶圆1和第二晶圆2。
在本实施例中，所述测试结构应用于两层及两层以上的晶圆混合键合工艺(图2及图3中示出两层的工艺)，但并不具体限定所述测试结构的应用领域，可根据实际情况来进行选择。
所述测试结构包括：
位于第一晶圆1的第一测试单元，包括电连接的至少两个第一触点11；
位于第二晶圆2的第二测试单元，包括电连接的至少两个第二触点21；
位于第一晶圆1的若干间隔设置的第三触点14；
位于第二晶圆2的若干间隔设置的第四触点24；
测量单元(图中未示出)，用于与所述第一测试单元、所述第二测试单元电连接。
具体地，如图1所示，所述第一测试单元包括沿X轴方向(参考图1中示出的方向)设置的第一X轴方向测试单元12和沿Y轴方向(参考图1中示出的方向)设置的第一Y轴方向测试单元13，第一X轴方向测试单元12、第一Y轴方向测试单元13的数量为两个以上(图1中虽然示出4个第一X轴方向测试单元12及4个第一Y轴方向测试单元13，但这仅是部分示意图，并不具体限定第一X轴方向测试单元12及第一Y轴方向测试单元13的数量)，且所述第一测试单元中的第一X轴方向测试单元12沿Y轴方向间隔设置、第一Y轴方向测试单元13沿X轴方向间隔设置。
所述第二测试单元包括沿X轴方向设置的第二X轴方向测试单元22和沿Y轴方向设置的第二Y轴方向测试单元23，第二X轴方向测试单元22、第二Y轴方向测试单元23的数量为两个以上(图1中虽然示出4个第二X轴方向测试单元22及4个第二Y轴方向测试单元23，但这仅是部分示意图，并不具体限定第二X轴方向测试单元22及第二Y轴方向测试单元23的数量)，且所述第二测试单元中的第二X轴方向测试单元22沿Y轴方向间隔设置、第二Y轴方向测试单元23沿X轴方向间隔设置。
在图1中，虽然每一个测试单元通过电连接7个触点来形成，但并不具体限定电连接的触点的数量，均可根据实际情况来进行相应的调整。
在平行于第一晶圆1或第二晶圆2的正表面的方向上，第一X轴方向测试单元12与第二X轴方向测试单元22沿Y轴方向间隔设置并形成Y轴方向测试电容(图中未示出)，第一Y轴方向测试单元13与第二Y轴方向测试单元23沿X轴方向间隔设置并形成X轴方向测试电容(图中未示出)。
具体地，第一X轴方向测试单元12、第二X轴方向测试单元22沿Z轴方向(参考图2或图3中示出的方向)的投影在Y轴方向上交替排列，形成类似于“comb-to-comb”结构(对位梳子齿状结构)，当然并不具体限定其设置方式，均可根据实际情况来进行相应的调整。由于是交替排列，每一个相邻的第一X轴方向测试单元12与第二X轴方向测试单元22之间可任意形成Y轴方向测试电容。
第一Y轴方向测试单元13、第二Y轴方向测试单元23沿Z轴方向的投影在X轴方向上交替排列，同样形成类似于“comb-to-comb”结构，当然并不具体限定其设置方式，均可根据实际情况来进行相应的调整。由于是交替排列，每一个相邻的第一Y轴方向测试单元13与第二Y轴方向测试单元23之间可任意形成Y轴方向测试电容。
在本实施例中，第一晶圆1与第二晶圆2完全对准时(图1及图2中示出完全对准的情况，虽然图2中示出第一触点11与第四触点24的位置关系，但此时，图2也同样适用于示出第三触点14与第二触点21的位置关系)，第三触点14、第二触点21沿Z轴方向的投影完全重合，第四触点24、第一触点11沿Z轴方向的投影完全重合，虽然图1中仅示出多个第一触点11及多个第二触点21，但实际上每一个第二触点21与一个第三触点完全重合，每一个第一触点11与一个第四触点完全重合。即使在第一晶圆1与第二晶圆2未对准时(图3中示出未对准的情况，虽然图3中示出第三触点14与第二触点21的位置关系，但此时，图3也同样适用于示出第一触点11与第四触点24的位置关系)，第三触点14、第二触点21沿Z轴方向的投影至少部分重合，第四触点24、第一触点11沿Z轴的投影至少部分重合。
在本实施例中，第一晶圆1的每一个相邻的触点之间的间距至少为10nm，第一晶圆1的触点的尺寸为：长度(沿着X轴方向的尺寸)至少为10nm，宽度(沿着Y轴方向的尺寸)至少为10nm。第二晶圆2的每一个相邻的触点之间的间距至少为10nm，第二晶圆2的触点的尺寸为：长度(沿着X轴方向的尺寸)至少为10nm，宽度(沿着Y轴方向的尺寸)至少为10nm。当然并不具体限定触点的结构及尺寸，均可根据实际情况进行相应的调整。
以下具体说明晶圆键合工艺中未对准指标的测试原理。
所述测量单元用于通过测量所述X轴方向测试电容的参数来生成Y轴方向未对准指标信息，所述Y轴方向未对准指标信息用于表征第一晶圆1与第二晶圆2之间沿着Y轴方向的对准程度。
由电容性质可知，当第一晶圆1与第二晶圆2之间沿着Y轴方向产生偏差(即在键合时未对准)时，X轴方向测试电容的参数就会产生变化，该变化可用于表征沿着Y轴方向的对准程度。
所述测量单元用于通过测量所述Y轴方向测试电容的参数来生成X轴方向未对准指标信息，所述X轴方向未对准指标信息用于表征第一晶圆1与第二晶圆2之间沿着X轴方向的对准程度。
由电容性质可知，当第一晶圆1与第二晶圆2之间沿着X轴方向产生偏差(即在键合时未对准)时，Y轴方向测试电容的参数就会产生变化，该变化可用于表征沿着X轴方向的对准程度。
在本实施例中，所述测试结构可以同时监测X轴及Y轴两个方向的对准程度，从而全面考虑了各个方向上的偏差，提高了测试准确度。
在本实施例中，测试电容的参数包括漏电流值、击穿电压值及所述测试电容的电容值。以下具体说明3种检测未对准程度超标的方式。
所述测量单元还用于判断测量到的漏电流值是否超出预设漏电流值范围，若是，输出超标信息，所述超标信息用于表征第一晶圆1与第二晶圆2之间的未对准程度已超标(参考图3所示，触点之间的明显未对准)，若否，输出未超标信息，所述未超标信息用于表征第一晶圆1与第二晶圆2之间的未对准程度尚未超标(参考图2所示，触点之间的对准程度处于标准状态)。
所述测量单元还用于判断测量到的击穿电压值是否超出预设击穿电压值范围，若是，输出超标信息，若否，输出未超标信息。
所述测量单元还用于判断测量到的所述测试电容的电容值是否超出预设电容值范围，若是，输出超标信息，若否，输出未超标信息。
在本实施例中，所述预设漏电流值范围、所述预设击穿电压值范围及所述预设电容值范围等预设值可通过正态分布及物理形貌分析等统计分析方法来计算得出，并进行相应的预设。
本实施例提供的半导体器件可有效地检测未对准指标，在进行晶圆键合时，可实时监测晶圆之间的对准程度，从而提高了晶圆键合的准确度，提高了产品质量。
利用本实施例提供的晶圆键合工艺中未对准指标的测试结构可以有效地检测未对准指标，在进行晶圆键合时，可以实时监测晶圆之间的对准程度，从而提高了晶圆键合的准确度，提高了产品质量。
尽管为使解释简单化将上述方法图示并描述为一系列动作，但是应理解并领会，这些方法不受动作的次序所限，因为根据一个或多个实施例，一些动作可按不同次序发生和/或与来自本文中图示和描述或本文中未图示和描述但本领域技术人员可以理解的其他动作并发地发生。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变体而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。
Claims (10)
1.一种半导体器件，其特征在于，包括：
键合的第一晶圆和第二晶圆；
晶圆键合工艺中未对准指标的测试结构，包括：
位于所述第一晶圆的第一测试单元，包括电连接的至少两个第一触点；
位于所述第二晶圆的第二测试单元，包括电连接的至少两个第二触点；
在平行于所述第一晶圆或第二晶圆的正表面的方向上，所述第一测试单元与所述第二测试单元间隔设置并形成测试电容。
2.如权利要求1所述的半导体器件，其特征在于，所述第一测试单元包括沿X轴方向设置的第一X轴方向测试单元和沿Y轴方向设置的第一Y轴方向测试单元；
所述第二测试单元包括沿X轴方向设置的第二X轴方向测试单元和沿Y轴方向设置的第二Y轴方向测试单元；
所述第一X轴方向测试单元与所述第二X轴方向测试单元沿Y轴方向间隔设置并形成Y轴方向测试电容；
所述第一Y轴方向测试单元与所述第二Y轴方向测试单元沿X轴方向间隔设置并形成X轴方向测试电容。
3.如权利要求2所述的半导体器件，其特征在于，所述第一X轴方向测试单元、第一Y轴方向测试单元的数量为两个以上，且所述第一测试单元中的第一X轴方向测试单元沿Y轴间隔设置、第一Y轴方向测试单元沿X轴间隔设置；
所述第二X轴方向测试单元、所述第二Y轴方向测试单元的数量为两个以上，且所述第二测试单元中的第二X轴方向测试单元沿Y轴间隔设置、第二Y轴方向测试单元沿X轴间隔设置；
所述第一X轴方向测试单元、所述第二X轴方向测试单元沿Z轴方向的投影在Y轴方向上交替排列；
所述第一Y轴方向测试单元、所述第二Y轴方向测试单元沿Z轴方向的投影在X轴方向上交替排列。
4.如权利要求3所述的半导体器件，其特征在于，还包括：
位于所述第一晶圆的若干间隔设置的第三触点；
位于所述第二晶圆的若干间隔设置的第四触点；
所述第三触点、所述第二触点沿Z轴方向的投影至少部分重合，所述第四触点、所述第一触点沿Z轴的投影至少部分重合；
所述第一晶圆与所述第二晶圆完全对准时，所述第三触点、所述第二触点沿Z轴方向的投影完全重合，所述第四触点、所述第一触点沿Z轴方向的投影完全重合。
5.如权利要求1～4中任意一项所述的半导体器件，其特征在于，还包括：
测量单元，用于与所述第一测试单元、所述第二测试单元电连接，所述测量单元用于通过测试所述测试电容的参数来生成未对准指标信息，所述未对准指标信息用于表征所述第一晶圆与所述第二晶圆之间的对准程度。
6.如权利要求5所述的半导体器件，其特征在于，所述测试电容的参数包括漏电流值，所述测量单元还用于判断测量到的漏电流值是否超出预设漏电流值范围，若是，输出超标信息，所述超标信息用于表征所述第一晶圆与所述第二晶圆之间的未对准程度已超标。
7.如权利要求5所述的半导体器件，其特征在于，所述测试电容的参数包括击穿电压值，所述测量单元还用于判断测量到的击穿电压值是否超出预设击穿电压值范围，若是，输出超标信息，所述超标信息用于表征所述第一晶圆与所述第二晶圆之间的未对准程度已超标。
8.如权利要求5所述的半导体器件，其特征在于，所述测试电容的参数包括所述测试电容的电容值，所述测量单元还用于判断测量到的所述测试电容的电容值是否超出预设电容值范围，若是，输出超标信息，所述超标信息用于表征所述第一晶圆与所述第二晶圆之间的未对准程度已超标。
9.如权利要求1所述的半导体器件，其特征在于，所述第一晶圆的每一个相邻触点之间的间距至少为10nm；和/或，
所述第二晶圆的每一个相邻触点之间的间距至少为10nm。
10.如权利要求1所述的半导体器件，其特征在于，所述第一晶圆的每一个触点的长度至少为10nm，且宽度至少为10nm；和/或，
所述第二晶圆的每一个触点的长度至少为10nm，且宽度至少为10nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810203963.XA CN108511419B (zh) | 2018-03-13 | 2018-03-13 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810203963.XA CN108511419B (zh) | 2018-03-13 | 2018-03-13 | 半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108511419A true CN108511419A (zh) | 2018-09-07 |
| CN108511419B CN108511419B (zh) | 2019-05-28 |
Family
ID=63377581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810203963.XA Active CN108511419B (zh) | 2018-03-13 | 2018-03-13 | 半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108511419B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863648A (zh) * | 2020-06-04 | 2020-10-30 | 中国电子科技集团公司第五十五研究所 | 一种集成后偏移量的测量方法 |
| CN112768367A (zh) * | 2021-02-04 | 2021-05-07 | 微龛(广州)半导体有限公司 | Soi晶圆键合质量检测方法及系统 |
| US11227815B2 (en) | 2019-08-30 | 2022-01-18 | Samsung Electronics Co., Ltd. | Semiconductor die, semiconductor wafer, semiconductor device including the semiconductor die and method of manufacturing the semiconductor device |
| US11348848B2 (en) | 2019-08-30 | 2022-05-31 | Samsung Electronics Co., Ltd. | Semiconductor die, semiconductor wafer, semiconductor device including the semiconductor die and method of manufacturing the semiconductor device |
| US11569139B2 (en) | 2021-03-02 | 2023-01-31 | Western Digital Technologies, Inc. | Electrical overlay measurement methods and structures for wafer-to-wafer bonding |
| US11621202B2 (en) | 2021-03-02 | 2023-04-04 | Western Digital Technologies, Inc. | Electrical overlay measurement methods and structures for wafer-to-wafer bonding |
| CN115939107A (zh) * | 2023-02-20 | 2023-04-07 | 青岛物元技术有限公司 | 晶圆到晶圆封装位移检测结构及位移补偿方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040069989A1 (en) * | 2002-10-09 | 2004-04-15 | Nanya Technology Corporation | Device and method for detecting alignment of deep trench capacitors and word lines in DRAM devices |
| CN101118899A (zh) * | 2006-07-31 | 2008-02-06 | 温泰克工业有限公司 | 将预定元件置于目标平台的装置和方法 |
| CN100530634C (zh) * | 2005-12-12 | 2009-08-19 | 国际商业机器公司 | 晶片间对准的方法和结构 |
| CN105241367A (zh) * | 2015-10-26 | 2016-01-13 | 上海华力微电子有限公司 | 一种缝合工艺对准精度的检测方法及结构 |
-
2018
- 2018-03-13 CN CN201810203963.XA patent/CN108511419B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040069989A1 (en) * | 2002-10-09 | 2004-04-15 | Nanya Technology Corporation | Device and method for detecting alignment of deep trench capacitors and word lines in DRAM devices |
| CN100530634C (zh) * | 2005-12-12 | 2009-08-19 | 国际商业机器公司 | 晶片间对准的方法和结构 |
| CN101118899A (zh) * | 2006-07-31 | 2008-02-06 | 温泰克工业有限公司 | 将预定元件置于目标平台的装置和方法 |
| CN105241367A (zh) * | 2015-10-26 | 2016-01-13 | 上海华力微电子有限公司 | 一种缝合工艺对准精度的检测方法及结构 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11227815B2 (en) | 2019-08-30 | 2022-01-18 | Samsung Electronics Co., Ltd. | Semiconductor die, semiconductor wafer, semiconductor device including the semiconductor die and method of manufacturing the semiconductor device |
| US11348848B2 (en) | 2019-08-30 | 2022-05-31 | Samsung Electronics Co., Ltd. | Semiconductor die, semiconductor wafer, semiconductor device including the semiconductor die and method of manufacturing the semiconductor device |
| CN111863648A (zh) * | 2020-06-04 | 2020-10-30 | 中国电子科技集团公司第五十五研究所 | 一种集成后偏移量的测量方法 |
| CN112768367A (zh) * | 2021-02-04 | 2021-05-07 | 微龛(广州)半导体有限公司 | Soi晶圆键合质量检测方法及系统 |
| US11569139B2 (en) | 2021-03-02 | 2023-01-31 | Western Digital Technologies, Inc. | Electrical overlay measurement methods and structures for wafer-to-wafer bonding |
| US11621202B2 (en) | 2021-03-02 | 2023-04-04 | Western Digital Technologies, Inc. | Electrical overlay measurement methods and structures for wafer-to-wafer bonding |
| CN115939107A (zh) * | 2023-02-20 | 2023-04-07 | 青岛物元技术有限公司 | 晶圆到晶圆封装位移检测结构及位移补偿方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108511419B (zh) | 2019-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108511419B (zh) | 半导体器件 | |
| CN103969538B (zh) | 内嵌式触摸屏的电测试方法 | |
| CN107783024A (zh) | 垂直式探针卡之探针装置 | |
| CN103293503B (zh) | 探针卡的检测方法 | |
| CN107037345B (zh) | 晶圆测试时自我检测的方法及其晶圆测试制具 | |
| JPH02203380A (ja) | 液晶表示素子の製造方法 | |
| JP2008026321A (ja) | 接触式シングルサイドプローブ及び、これを用いた導線の断線・短絡検査装置及びその方法 | |
| CN106054474B (zh) | 液晶显示面板及液晶显示面板线路监测方法 | |
| CN104237823A (zh) | 一种有效验证探针卡异常的方法 | |
| CN106910443A (zh) | 一种显示面板及显示面板的检测方法 | |
| CN104749478B (zh) | 压接测试电路和测试方法及其应用 | |
| CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
| CN109697437A (zh) | 一种基于电激励的绕组模态分析方法及其应用和验证方法 | |
| CN109068988B (zh) | 纤维质量传感器 | |
| CN205720446U (zh) | 接触电阻的测试结构及器件电阻的测试结构 | |
| TW494232B (en) | Method and apparatus for inspecting simple-matrix type liquid crystal panel, and method and apparatus for inspecting plasma display panel | |
| CN110146733A (zh) | 非接触电压测量装置及非接触电压测量方法 | |
| Weber et al. | Correlation limits between capacitively coupled transmission line pulsing (CC-TLP) and CDM for a large chip-on-flex assembly | |
| CN205723527U (zh) | 可靠性测试结构 | |
| CN209327384U (zh) | 一种场效应管测试适配器 | |
| CN207198278U (zh) | 一种高路数小pitch的电测板结构 | |
| CN104090393A (zh) | 一种液晶盒晶体管电性测试方法 | |
| CN104157584B (zh) | 深通孔电阻的测试结构及测试方法 | |
| CN109073695A (zh) | 基板的配线路径的检查方法及检查系统 | |
| CN207367924U (zh) | 晶圆及其晶圆允收测试结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |