JP2008244069A - 表示装置、cofの製造方法 - Google Patents

表示装置、cofの製造方法 Download PDF

Info

Publication number
JP2008244069A
JP2008244069A JP2007081276A JP2007081276A JP2008244069A JP 2008244069 A JP2008244069 A JP 2008244069A JP 2007081276 A JP2007081276 A JP 2007081276A JP 2007081276 A JP2007081276 A JP 2007081276A JP 2008244069 A JP2008244069 A JP 2008244069A
Authority
JP
Japan
Prior art keywords
base film
test pad
display panel
cof
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007081276A
Other languages
English (en)
Inventor
Yuji Imada
祐二 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP2007081276A priority Critical patent/JP2008244069A/ja
Publication of JP2008244069A publication Critical patent/JP2008244069A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ドライバICの電気的特性を容易に調べることができる表示装置を提供する。
【解決手段】
COF2は、ベースフィルム21の上に、インナーリード22、23が接着剤で固定され、その上から、絶縁性のレジスト24が塗られている。また、インナーリード22、23の上に、ドライバIC20が金パンプ261、262を介して固定されている。液状樹脂251、252を介して、インナーリード22、23と導通している。また、表示パネル10の端子と接続する出力側の接点221と導通しているテストパッド41,42が引き出し線311,312を介して接続されている。テストパッド41,42のパターンが表示装置の外側へ露出するよう、ベースフィルム21には、テストパッド41,42の部分にテストパッド41,42のパターンより小さい孔が第2の面29側に空いている。
【選択図】図2

Description

本発明は、マトリクス状に画素が並んだ表示パネルの外周から電圧を供給して映像、画像を表示する表示パネルに関し、特に、表示パネルに出力する電圧を駆動するドライバ回路の電気的特性をテストするテストパッドに関する。
従来より、液晶を用いて映像を出力する表示装置やテレビ受像機が実用化されている。液晶表示装置は、2枚の透明板と、その中に入れられた液晶と、2枚の透明板それぞれに張られた偏向板と、各画素の位置で液晶に電圧を印加するための透明電極を有する液晶パネルと、ドライバ回路と、表示面の裏側から光を液晶に照射するバックライト等を備えている。ドライバ回路により所定の画素に電圧を印加すると、印加した電圧に応じて液晶分子が移動し、これによりバックライトで照らされた光の透過率が変わる。
このドライバ回路として、ドライバICを搭載したフレキシブルプリント基板であるCOF(Chip On Film)が採用される傾向にある。COFは、液晶パネルの電極と信号線駆動回路または走査線駆動回路の出力端とを接続する。COFの構成は、ベースフィルムに接着剤で結合したインナーリードを並べ、伝導材料を分散したフィルムでインナーリードとドライバICとが接続されている。また、インナーリードには、緑または黄色の絶縁体の保護膜(レジスト)が形成されている。COFによれば、フィルムを自由に折り曲げ可能であるから、表示装置の表示パネルの外側を小さく形成できるメリットがある。
また、COFの電気的特性を調べるため、テストパッドの配線パターンをベースフィルム上に設けることが行われている。特許文献1,2には、テストパッドを設けたCOFが開示されている。
特開2002−313847公報 特開2005−175492公報
しかしながら、液晶パネルにドライバICを実装すると、テストパッドの伝導面が外側のベースフィルムの裏側に来てしまう。したがって、COFの電気的特性を調べるため波形観測をするには、一度セルを分解してテストポイントにワイヤーをつけなければならない問題があった。
以下これを説明する。まず、インナーリード、およびインナーリードに接続される入力側、出力側の接点は、ベースフィルムの上に接着剤を介して固定されている。したがって、ベースフィルムがなければ、インナーリードを並べることができない。したがって、COFの入力側、出力側のインナーリード、テストポイントは、ベースフィルムの両面に関して物理的に同一面を向くことになる。
ここで、前述のとおり、COFは、液晶パネルの電極と信号線駆動回路または走査線駆動回路の出力端とを接続する。液晶パネルに並んだ電極と、COFの出力側の接点を接続すると、接点は、液晶パネル側に並んだ電極と対向することになる。また、COFの入力側も同様になる。そうすると、この接続部分では、液晶パネルの電極、インナーリード、ベースフィルムの順に積層されていることなる。したがって、ベースフィルムの両面のうち、インナーリードが内面が表示装置の外側を向く。よって、テストパッドは、外側のベースフィルムの裏側に形成されていることになる。
そこで、ドライバICの電気的特性を容易に調べることができる表示装置、COFの製造方法を提供することを目的とする。
本発明は、上述の課題を解決するための手段を以下のように構成している。
(1) 映像を表示する表示パネルと、
前記表示パネルの電極に接続され、前記表示パネルを駆動するドライバICチップとそのインナーリードをベースフィルムの第1の面に搭載したCOF(Chip On Film)を備えた表示装置において、
前記ベースフィルム上にパターンが形成されたテストパッドであって、前記インナーリードのうち、前記表示パネルの電極と接続される電極のいずれかと導通するテストパッドを備え、
前記ベースフィルムは、前記テストパッドを前記第1の面の裏側の第2の面に露出させる孔が開設されている。
液晶パネルにドライバICを実装すると、液晶パネルの外側から見える面は、テストパッドのパターンが形成された第1の面の裏側の第2の面になる。液晶パネルに入力する端子や、信号コントローラのための基板の端子と対向するのが、インナーリード、テストパッドのパターンと形成された第1の面になるからである。
この構成では、孔によって、前記ベースフィルムの第2の面に露出している。したがって、液晶パネルの外側から見える第2の面に、テストパッドの伝導面が露出する。したがって、表示パネルの外側からテストパッドにワイヤーが届くから、表示パネルのセルを分解しなくても、COFの電気的特性を調べることができる。
(2) 前記ベースフィルムに開設された孔は、前記テストパットのパターンの外周より内側に形成されている。
この構成では、テストパッドのパターンの外周より内側に形成されているから、予め穴を開けたベースフィルム上にテストパッドのパターンを形成できるので製造しやすい。また、ベースフィルム上にテストパッドのパターンを形成してから、削るかエッチング等して製造したとしても、テストパッドのパターンの外周より内側にベースフィルムの孔を形成すれば、はがれることがなく、テストパッドの支持が安定する。
(3) 映像を表示する表示パネルと、
前記表示パネルの電極に接続され、前記表示パネルを駆動するドライバICチップとそのインナーリードをフィルム上に搭載したCOF(Chip On Film)を備えた表示装置において、
前記ベースフィルム上にパターンが形成されたテストパッドであって、前記インナーリードのうち、前記表示パネルの電極と接続される電極のいずれかと導通するテストパッドを備え、
前記ベースフィルムは、前記テストパッドを前記ベースフィルム側に露出するよう、前記ベースフィルムのうち前記テストパッドの全部または一部分と当接する部分をめくりとることができる切れ込みが設けられている。
この構成では、ベースフィルムに切れ込みが入っているだけなので、接着剤を介して前記テストパッドのパターンを形成したときに、ベースフィルムがなくてテストパッドを形成できないといった問題が生じない。ベースフィルムを切れ込みに沿って、めくりとると、第2の面にテストパッドの伝導面が露出する。したがって、(1)の構成と同様に、表示パネルの外側からテストパッドにワイヤーが届くから、表示パネルのセルを分解しなくても、COFの電気的特性を調べることができる。
(4) 前記ベースフィルムの切れ込みは、前記ベースフィルムの端辺から前記テストポイントの位置まで2本設けられ、この2本の切れ込みの間の切片をめくることで、前記テストパッドがベースフィルム側に露出可能に形成されている。
この構成では、切片をめくることで、テストパッドがベースフィルム側に露出するので、(1)の構成と同様に、表示パネルの外側からテストパッドにワイヤーが届くから、表示パネルのセルを分解しなくても、COFの電気的特性を調べることができる。また、単に2本の切れ込みを入れるだけなので、製造容易であるし、ベースフィルムに切れ込みが入っているだけなので、接着剤を介して前記テストパッドのパターンを形成したときに、ベースフィルムがなくてテストパッドを形成できないといった問題が生じない。
(5) 前記ベースフィルム上に、チップ部品と、そのインナーリードと前記インナーリードのいずれかと導通するテストパッドとのパターンと、を形成する工程と、
位置センサにより深さを測定しつつ、前記ベースフィルム側から、前記テストバッドの深さまで穴を開設する工程と、を行うCOF(Chip On Film)の製造方法。
この製造方法では、パターンを形成してから、COFに孔を空ける。位置センサにより深さを測定しているので、テストパッドまで貫通しないですむ。前記テストバッドの深さまで穴を開設しているので、この製造方法により製造したCOFは、表示パネルの外側にテストパッドが露出することになる。表示パネルの外側からテストパッドにワイヤーが届くから、表示パネルのセルを分解しなくても、COFの電気的特性を調べることができる。
本発明の表示装置によれば、表示パネルの外側からテストパッドにワイヤーが届くから、表示パネルのセルを分解しなくても、COFの電気的特性を調べることができる。
図1を用いて、本実施形態の表示装置1について説明する。図1は、表示装置1の表示パネル10周辺の構成を表している。図1(A)は、表示面から見た図を表している。図1(B)は、図1(A)のA−A断面図である。以下の図に記載していない構成については、従来技術を使うことができる。表示装置1は、表示パネル10、ドライバIC20を搭載するCOF(Chip On Film)2A〜2L、基板32〜34、表示面の裏側から光を液晶に照射するバックライト(不図示)等を備えている。
表示パネル10は、2枚の透明板と、その中に入れられた液晶と、2枚の透明板それぞれに張られた偏向板と、各画素の位置で液晶に電圧を印加するための透明電極を有する。表示パネル10には、マトリクス状に画素が並んでいる。また、多くの信号線と走査線が縦横に形成されており、走査線に出力される走査パルスにより、電圧を印加する画素が選択され、信号線から供給される電圧が各画素に印加される。
COF2A〜2Kは、フレキシブルプリント基板上に、D/A変換する回路等を備えたドライバICを搭載している。COF2A〜2Kは、基板32〜34と表示パネル10との間に架橋されている。COF2A〜2Jは、信号線駆動回路を構成するCOFである。COF2K〜2Mは、走査線駆動回路を構成するCOFである。COF2A〜2J(信号線駆動回路)からは、各画素に印加するためにD/A変換した電圧が表示パネル10に出力される。COF2K〜M(走査線駆動回路)からは走査パルスが表示パネル10に出力される。
基板32〜34は、各種の電圧を出力する電源回路、外部から入力した映像信号に基づいて信号処理を行う液晶コントローラを搭載する。液晶コントローラは、COF2A〜Kに指示を送る。
このようにして基板32〜34に搭載する液晶コントローラの指示に基づいて、COF2A〜2Lが所定の画素に電圧を印加する。印加した電圧に応じて液晶分子が移動し、これによりバックライトで照らされた光の透過率が変わる。これにより画像、映像を表示できる。
次に図1(B)を用いて、COF2A〜2Lの構成について説明する。図1(B)は、A−A断面のCOF2Kを示しているが、COF2K以外の断面も同様の形状になる。図1(B)に示すように、COF2Kは、ドライバIC20、ベースフィルム21、インナーリード22、23、レジスト24を備えている。また、表示パネル10には、走査パルスを入力する端子である電極11を備える。また、基板32には、COF2Kと接続する電極321を備えている。
ドライバIC20は、前述したようにD/A変換回路等を搭載したICである。インナーリード23から信号を入力して、インナーリード22、電極11を介して表示パネル10に出力する。ベースフィルム21は、ポリイミドフィルムなどで構成する。インナーリード22、23は、ドライバIC20の引き出し電極であり、所定間隔ごとにベースフィルム21の上に接着剤を介して固定されている。レジスト24は、絶縁体の保護膜である。インナーリード23の先端には、電極230が形成されており、基板32の電極321と接続されている。インナーリード22の先端には、電極220が形成されており、表示パネル10の電極11と接続されている。
図1(B)に示すように、ドライバIC20、インナーリード22、23は、ベースフィルム21上の第1の面(図1(B)に示す第2の面29の裏側であって、図2の第1の面28に対応し、本発明の第1の面に対応する。)に形成されている。また、インナーリード22、23の電極は、電極11.321と対向するから、表示装置1の外側から見ると、第1の面は外側から隠れ、第2の面29が見える。図1(A)には、この第2の面29が見えている。
図2を用いて、さらに詳しくCOF2A〜2Mの形状について説明する。なお、COF2A〜2Kは、インナーリード22、インナーリード23の数やドライバIC20の機能が異なるものの、本発明の表示装置1のテストパッド41、42の部分を構成する上では同様の形状なので、以下ではこれらをまとめてCOF2と称する。
図2(A)は、ドライバIC20が形成された第1の面28から見たCOF2の平面図である。ベースフィルム21の第1の面28の上に、インナーリード22、23が接着剤で固定され、その上にレジスト24が塗布されている。レジスト24は、半透明なので、内部の電極が透けて見えている。インナーリード23は、電極231とドライバIC20とを接続している。また、テストパッド41,42は、ベースフィルム21上に設けられた配線パターンであり、出力側のインナーリード22のいずれかから引き出し線311、312を介して接続されている。テストパッド41,42は、COF2、ドライバIC20の電気的特性を調べるために形成する。
図2(B)は、図2(A)のS部拡大図である。端子220の一部である220A〜Cを示している。前述のとおり、端子220は、表示パネル10の電極11と接続されている。インナーリード22に接続された端子220は、220A、Cに対し、220Bの位置を変えているので、狭い幅に高密度に端子220を並べることができる。
図2(C)は、B−B断面図のうち、ドライバIC20付近を拡大した図である。ドライバIC20は、インナーリード22、23のそれぞれの上に、金パンプ26,27を介して、固定されている。インナーリード22,23との電気的な接続は、液状樹脂251,252により行う。液状樹脂251,252は、伝導材料を分散したフィルムである。
次に、図3、図5を用いて、テストパッド41,42周辺のCOF2の構成について説明する。図3の構成は、COF2の電気的特性を容易に調べるようにするため、テストパッド41,42への到達を容易にする構成である。図3(A)、(B)のそれぞれの上の図は、図2(A)のC−C断面図を表しており、それぞれの下の図は、ベースフィルム21の側から見た図を表している。図5は、従来形態の表示装置のCOFを示している。図5(A)は、図2(A)と同じ方向から見た図である。図5(B)は、従来形態におけるCOFを図2(A)のC−C断面に対応する断面で表している。
なお、図5のテストパッド410は、テストパッド41に対応する。ドライバIC200は、ドライバIC20に対応し、引き出し線3110は、引き出し線311に対応する。ベースフィルム210は、ベースフィルム21に対応する。また、図5中、網掛けで示した部分は、テストパッド410、引き出し線311のパターンが半透明のレジスト24に隠れている部分を表している。図3も同様である。
前述したとおり、インナーリード22,23、テストパッド41,42は、ベースフィルム21の上に、接着剤を介して固定されているため、これらのパターンが形成されるためには、ベースフィルム21があることが前提になる。図1(B)を用いて説明したように、外部から見えるベースフィルム21の裏側に、インナーリード22,23が形成されている。また、テストパッド41,42のパターンも同様に、外部から見えるベースフィルム21の第2の面29の裏側の第1の面28に、インナーリード22,23が形成されている。
図5に示すように、従来形態のCOFでは、レジスト240は、テストパッド410の上には形成されておらず、レジスト240の孔2401が形成されることにより、テストパッド41の伝導面4101が露出していた。したがって、テストパッド410の伝導面4101は、ベースフィルム210の第2の面29の裏側になって、COF2の電気的特性を調査するときに、外側からワイヤーが届かなかった。
図3(A)は、本実施形態の表示装置1のCOF2の実施例1を示している。ベースフィルム21には、孔211が形成されている。また、テストパッド41,42のパターンの外周より小さく形成されているから、ベースフィルム21が、テストパッド41,42を支持できる。したがって、ベースフィルム21に孔211を形成しても、図3(A)に示す形状を形成することは可能である。
なお、孔211を形成する方法としては、以下の方法(X)、(Y)、(Z)等がある。
(X)ベースフィルム21に予め孔211を開けて、その上にインナーリード22、23、テストパッド41を形成する。テストパッド41よりも孔211が小さく形成すれば、COF2の製造時に、ベースフィルム21に接着剤でテストパッド41を付けたときに、テストパッド41が外れることなく、テストパッド41をベースフィルム21に固定できる。
(Y)位置センサをつけて深さを計測しつつ、精密ドリルでCOF2に孔を空ける。センサとしては、光の干渉や、光路長などを利用して測定することができる。また、機械的、電気的なマイクロメータ、インジケータを用いることも可能である。さらに、精密ドリルの送り量の予め設定された設定値で、削り取ることもできる。
(Z)ベースフィルム21以外のところをマスクしつつ、ベースフィルム21を化学的に溶解するエッチングを行う。
図3(B)は、本実施形態の表示装置1のCOF2の実施例2を示している。ベースフィルム21には、予め切り込み213を設けている。COF2の測定時には、切片214をめくると、伝導面412が露出する。COF2の製造時には、切り込み213の内側にも、接着剤を塗布することができるから、テストパッド41を接着剤でベースフィルム21に付けることが可能になる。COF2の測定時には、切り込み213に平らな金具を当てて切片214を削り取ることができる。
以上、図3(A)、(B)の実施例によれば、表示装置1の外側となる第2の面29側に伝導面411が露出する。これにより、COFの電気的特性を調べる場合に、表示装置1の外側からワイヤーをテストパッド410につけることができる。したがって、表示パネル10のセルを分解する必要がない。
なお、以上図3で示した実施例1〜2の説明は、図2(A)に示すテストパッド42にも適用できる。
次に、図4を用いて、本実施形態の表示装置1のCOF2の実施例3について説明する。図4(A)は、図3(A)のCOFを上下に裏返した第2の面29側から見た図を示している。図4(A)では、図3(A)のCOFを裏返していることを示すため、ドライバIC20、接点221,231、レジスト24を破線で示している。この例では、COF2の接点221が並んでいる方向の両端からそれぞれ2本ずつの切り込み215,216を入れている。
以下、テストパッド42を例にとり、説明する。テストパッド41もテストパッド42と対称に形成する。
切り込み215,216の間には、切片217が形成されている。切片217の幅は、切片217にテストパッド41の一部または全部が含まれるように形成する。
図4(B)は、テストパッド41,42付近の拡大図である。第2の面29側に切片217をめくると、レジスト24、テストパッド41,42が、第2の面29側に露出する。これにより、COFの電気的特性を調べる場合に、表示装置1の外側からワイヤーをテストパッド410につけることができる。したがって、表示パネル10のセルを分解する必要がない。
なお、以上の説明では2つしかテストパッド(41、42)を設けていないが、3つ以上設けることも可能である。
第1実施形態の表示装置の構成図を示す。 本実施形態の表示装置のCOFの構成図を示す。 本実施形態の表示装置のCOFにおけるテストパッドの位置での断面図で示す。 本実施形態の表示装置のCOFにおけるテストパッドの位置での断面図で示す。 従来形態の表示装置のCOFを示す。
符号の説明
1−表示装置、 10−表示パネル、 11−電極、
2−COF、 2A〜2L−COF、 20−ドライバIC、
21−ベースフィルム、 211−孔、 213−切り込み、 214−切片、
215,216−切り込み、 217−切片、
22−インナーリード、 23−インナーリード、
220,220A〜220C−電極、 221−接点、 231−接点、
24−レジスト、 25−液状樹脂、
261、262−金パンプ、
28−第1の面、 29−第2の面、
311,312−引き出し線、 32〜34−基板、 321−電極、
41,42−テストパッド、 411,412−伝導面、
210−ベースフィルム、 2401−孔、
3110−引き出し線、 410−テストパッド、 4101−伝導面、

Claims (6)

  1. 映像を表示する表示パネルと、
    前記表示パネルの電極に接続され、前記表示パネルを駆動するドライバICチップとそのインナーリードをベースフィルムの第1の面に搭載したCOF(Chip On Film)を備えた表示装置において、
    前記ベースフィルム上にパターンが形成されたテストパッドであって、前記インナーリードのうち、前記表示パネルの電極と接続される電極のいずれかと導通するテストパッドを備え、
    前記ベースフィルムは、前記テストパッドを前記第1の面の裏側の第2の面に露出させる孔が、前記テストパットのパターンの外周より内側に開設されている表示装置。
  2. 映像を表示する表示パネルと、
    前記表示パネルの電極に接続され、前記表示パネルを駆動するドライバICチップとそのインナーリードをベースフィルムの第1の面に搭載したCOF(Chip On Film)を備えた表示装置において、
    前記ベースフィルム上にパターンが形成されたテストパッドであって、前記インナーリードのうち、前記表示パネルの電極と接続される電極のいずれかと導通するテストパッドを備え、
    前記ベースフィルムは、前記テストパッドを前記第1の面の裏側の第2の面に露出させる孔が開設されている表示装置。
  3. 前記ベースフィルムに開設された孔は、前記テストパットの外周より内側に形成されている請求項2に記載の表示装置。
  4. 映像を表示する表示パネルと、
    前記表示パネルの電極に接続され、前記表示パネルを駆動するドライバICチップとそのインナーリードをフィルム上に搭載したCOF(Chip On Film)を備えた表示装置において、
    前記ベースフィルム上にパターンが形成されたテストパッドであって、前記インナーリードのうち、前記表示パネルの電極と接続される電極のいずれかと導通するテストパッドを備え、
    前記ベースフィルムは、前記テストパッドを前記ベースフィルム側に露出するよう、前記ベースフィルムのうち前記テストパッドの全部または一部分と当接する部分をめくりとることができる切れ込みが設けられている表示装置。
  5. 前記ベースフィルムの切れ込みは、前記ベースフィルムの端辺から前記テストポイントの位置まで2本設けられ、この2本の切れ込みの間の切片をめくることで、前記テストパッドがベースフィルム側に露出可能に形成されている請求項4に記載の表示装置。
  6. 前記ベースフィルム上に、チップ部品と、そのインナーリードと前記インナーリードのいずれかと導通するテストパッドとのパターンと、を形成する工程と、
    位置センサにより深さを測定しつつ、前記ベースフィルム側から、前記テストバッドの深さまで穴を開設する工程と、を行うCOF(Chip On Film)の製造方法。
JP2007081276A 2007-03-27 2007-03-27 表示装置、cofの製造方法 Pending JP2008244069A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007081276A JP2008244069A (ja) 2007-03-27 2007-03-27 表示装置、cofの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007081276A JP2008244069A (ja) 2007-03-27 2007-03-27 表示装置、cofの製造方法

Publications (1)

Publication Number Publication Date
JP2008244069A true JP2008244069A (ja) 2008-10-09

Family

ID=39915065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007081276A Pending JP2008244069A (ja) 2007-03-27 2007-03-27 表示装置、cofの製造方法

Country Status (1)

Country Link
JP (1) JP2008244069A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130271174A1 (en) * 2008-11-11 2013-10-17 Advanced Inquiry Systems, Inc. Methods and apparatus for thinning, testing and singulating a semiconductor wafer
TWI474458B (zh) * 2012-03-23 2015-02-21 Chipmos Technologies Inc 半導體封裝基板
US9437526B2 (en) 2013-05-06 2016-09-06 Samsung Electronics Co., Ltd. Chip on film package including distributed via plugs
US9576865B2 (en) 2015-01-02 2017-02-21 Samsung Electronics Co., Ltd. Film for semiconductor package, semiconductor package using film and display device including the same
CN106558570A (zh) * 2015-09-24 2017-04-05 联咏科技股份有限公司 覆晶薄膜封装
US11069586B2 (en) 2015-09-24 2021-07-20 Novatek Microelectronics Corp. Chip-on-film package

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130271174A1 (en) * 2008-11-11 2013-10-17 Advanced Inquiry Systems, Inc. Methods and apparatus for thinning, testing and singulating a semiconductor wafer
US8889526B2 (en) * 2008-11-11 2014-11-18 Advanced Inquiry Systems, Inc. Apparatus for thinning, testing and singulating a semiconductor wafer
TWI474458B (zh) * 2012-03-23 2015-02-21 Chipmos Technologies Inc 半導體封裝基板
US9437526B2 (en) 2013-05-06 2016-09-06 Samsung Electronics Co., Ltd. Chip on film package including distributed via plugs
US9576865B2 (en) 2015-01-02 2017-02-21 Samsung Electronics Co., Ltd. Film for semiconductor package, semiconductor package using film and display device including the same
US9922891B2 (en) 2015-01-02 2018-03-20 Samsung Electronics Co., Ltd. Film for semiconductor package, semiconductor package using film and display device including the same
CN106558570A (zh) * 2015-09-24 2017-04-05 联咏科技股份有限公司 覆晶薄膜封装
CN106558570B (zh) * 2015-09-24 2019-05-17 联咏科技股份有限公司 覆晶薄膜封装
US11069586B2 (en) 2015-09-24 2021-07-20 Novatek Microelectronics Corp. Chip-on-film package

Similar Documents

Publication Publication Date Title
WO2010004875A1 (ja) フレキシブル基板および電気回路構造体
CN111129090B (zh) 显示面板及其测试方法
JP2008244069A (ja) 表示装置、cofの製造方法
US20070064192A1 (en) Liquid crystal display apparatus
JP5053479B2 (ja) マトリクスアレイ基板及びその製造方法
TWI405989B (zh) 液晶顯示裝置之自動驗證設備及方法
US20160103349A1 (en) Display with Low Reflectivity Alignment Structures
JP4661300B2 (ja) 液晶モジュール
JP2000056285A (ja) 液晶表示パネルの検査用プローブ、液晶表示パネルの検査装置および検査方法
KR100991367B1 (ko) 표시장치용 검사 모듈
US20070235888A1 (en) Film type package and display apparatus having the same
KR20120009241A (ko) 필름타입의 프로브 장치 및 프로브 제조방법
KR101416882B1 (ko) 프로브 검사장치의 프로브 핀 컨텍 체크 시스템
KR100968589B1 (ko) 표시장치의 인쇄회로기판
US8373838B2 (en) Display apparatus
JPS59155769A (ja) 電子デイバイスの検査装置
US20110141426A1 (en) Liquid crystal panel unit and method for inspecting same
JP3293502B2 (ja) 検査装置及び液晶表示装置の検査方法
JP2004259750A (ja) 配線基板、接続配線基板及びその検査方法、電子装置及びその製造方法、電子モジュール並びに電子機器
KR100751237B1 (ko) 디스플레이 패널 검사용 프로브 블록
JP2007086110A (ja) 電気光学装置及び電子機器
JP2005115129A (ja) 液晶表示装置及びその検査方法
KR101350154B1 (ko) 표시 패널 검사용 소켓 및 표시 패널 검사용 소켓 제조방법
KR101490891B1 (ko) 풀컨택검사와 쇼팅바검사가 가능한 패널 검사용 프로브블럭
JP7478257B2 (ja) 表示装置