CN113933683B - 芯片测试系统及方法 - Google Patents

芯片测试系统及方法 Download PDF

Info

Publication number
CN113933683B
CN113933683B CN202111112199.3A CN202111112199A CN113933683B CN 113933683 B CN113933683 B CN 113933683B CN 202111112199 A CN202111112199 A CN 202111112199A CN 113933683 B CN113933683 B CN 113933683B
Authority
CN
China
Prior art keywords
test
path
electrically connected
sub
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111112199.3A
Other languages
English (en)
Other versions
CN113933683A (zh
Inventor
陈建盛
陈建维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Luojing Semiconductor Shanghai Co ltd
Original Assignee
Luojing Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Luojing Semiconductor Shanghai Co ltd filed Critical Luojing Semiconductor Shanghai Co ltd
Priority to CN202111112199.3A priority Critical patent/CN113933683B/zh
Publication of CN113933683A publication Critical patent/CN113933683A/zh
Application granted granted Critical
Publication of CN113933683B publication Critical patent/CN113933683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供本发明的至少一个实施例提供了一种芯片测试系统及方法，芯片测试系统，包括多信道天线芯片，多信道天线芯片包括：多个天线切换开关、多个连接垫、多个第一内部测试路径、多个第二内部测试路径和多个外部测试路径，在第一测试模式中，第一个连接垫接收第一测试信号，经过连接垫、第一内部测试路径以及外部测试路径后，由最后一个连接垫产生第一测试结果信号；在第二测试模式中，最后一个连接垫接收第二测试信号，经过连接垫、第二内部测试路径以及外部测试路径后，由第一个连接垫产生第二测试结果信号。本发明通过内部及外部测试路径的设置，大幅降低测试设备所需要的管脚设置成本。

Description

芯片测试系统及方法
技术领域
本发明涉及芯片技术领域，特别涉及一种芯片测试系统及方法。
背景技术
芯片是信息社会的核心基石，也是各国竞相发展的重要新兴技术和产业。作为通信产业发展的基石，通信芯片近年来发展迅猛。
无线通信是现在网络技术的发展重心。具有无线通信功能的电子装置，必须配置天线来进行无线信号的传送与接收，并由能够与天线电连接的信号处理芯片对天线所传送与接收的信号进行处理。
随着芯片支持天线的信道数目增加，芯片必须在封装结构上设置更多的连接垫，来与天线进行电连接。为了确保连接垫能够以正常地工作，需要通过例如，但不限于测试设备对每个连接垫进行测试。然而，由于连接垫的数目增加，需要更多的时间成本与硬件成本来对这些连接垫进行测试。如果无法提供更有效率及可靠度的测试系统或方法，将无法降低时间成本与硬件成本。
发明内容
为了解决现有技术存在的问题，本发明的至少一个实施例提供了一种芯片测试系统及方法，通过内部及外部测试路径的设置，大幅降低测试设备所需要的管脚设置成本，解决上述现有技术的问题。
第一方面，本发明实施例提出一种芯片测试系统，其特征在于，包括：
多信道天线芯片，所述多信道天线芯片包括：多个天线切换开关、多个连接垫、多个第一内部测试路径、多个第二内部测试路径和多个外部测试路径，其中，
所述连接垫一端，通过一对应天线切换连接一信号处理端，另一段连接外部天线；所述多个第一内部测试路径，其一端通过一对应天线切换开关电连接第2N-1个连接垫，另一端与第2N个连接垫直接电连接，其中N为正整数；所述多个第二内部测试路径，其一端通过一对应的天线切换开关电连接第2N个连接垫，另一端与第2N-1个连接垫直接电连接，其中N为正整数；所述多个外部测试路径，其一端与第2N个连接垫电连接，另一端与第2N+1个连接垫电连接；
其中，在第一测试模式中，第一个连接垫接收第一测试信号，以经过连接垫、第一内部测试路径以及外部测试路径后，由最后一个连接垫产生第一测试结果信号；
在第二测试模式中，最后一个连接垫接收第二测试信号，以经过连接垫、第二内部测试路径以及外部测试路径后，由第一个连接垫产生第二测试结果信号。
在一些实施例中，各第一内部测试路径上包含第一测试缓存器，各第二内部测试路径上包含第二测试缓存器。
在一些实施例中，所述各第一内部测试路径上包含：
多任务器，包含两个选择输入端以及一输出端；
第一子路径，电连接于其对应的天线切换开关以及其中所述两个选择输入端中的一个；
第二子路径，包含第一测试缓存器，该第一测试缓存器电连接于其对应的天线切换开关以及所述两个选择输入端中的另一个；以及
第三子路径，电连接于该输出端以及第2N个连接垫；
其中于该第一测试模式中，各第一内部测试路径的该多任务器均选择通过该第一子路径进行测试或是均选择通过该第二子路径进行测试。
在一些实施例中，所述第二内部测试路径上包含：
多任务器，包含两个选择输入端以及一输出端；
第一子路径，电连接于其对应的天线切换开关以及其中所述两个选择输入端中的一个；
第二子路径，包含第二测试缓存器，该第二测试缓存器电连接于其对应的天线切换开关以及所述两个选择输入端中的另一个；以及
第三子路径，电连接于该输出端以及第2N-1个连接垫；
其中于该第二测试模式中，各第二内部测试路径的该多任务器均选择通过该第一子路径进行测试或是均选择通过该第二子路径进行测试。
在一些实施例中，所述外部测试路径设置在测试设备。
在一些实施例中，所述信号处理端包含放大器、模拟与数字转换器、总线以及处理器。
在一些实施例中，所述第一测试信号以及该第二测试信号是由一测试设备产生，所述第一测试结果信号以及该第二测试结果信号是由该测试设备接收。
第二方面，本发明实施例还提供一种多信道天线芯片测试方法，包含：
包含多个天线切换开关、多个连接垫、多个第一内部测试路径以及多个第二内部测试路径的一多信道天线芯片，其中各连接垫之一第一接口通过对应的天线切换开关电连接在信号处理端，一第二接口用以电连接在外部天线；
在第一测试模式中，使第一个连接垫接收第一测试信号，以经过连接垫、第一内部测试路径以及多个外部测试路径后，由最后一个连接垫产生第一测试结果信号，其中各第一内部测试路径之一第一接口通过其对应的天线切换开关电连接第2N-1个连接垫，一第二接口直接电连接于第2N个连接垫，各外部测试路径之一第一接口电连接第2N个连接垫，一第二接口电连接第2N+1个连接垫；以及
在第二测试模式中，使最后一个连接垫接收第二测试信号，以经过连接垫、第二内部测试路径以及外部测试路径后，由第一个连接垫产生第二测试结果信号，其中各第二内部测试路径之一第一接口通过其对应的天线切换开关电连接第2N个连接垫，一第二接口直接电连接于第2N-1个连接垫。
在一些实施例中，其中各第一内部测试路径上包含第一测试缓存器，各第二内部测试路径上包含第二测试缓存器。
在一些实施例中，其中各第一内部测试路径上包含：
一多任务器，包含两个选择输入端以及一输出端；
一第一子路径，电连接于其对应的天线切换开关以及其中之一该两个选择输入端；
一第二子路径，包含第一测试缓存器，该第一测试缓存器电连接于其对应的天线切换开关以及另一该两个选择输入端；以及
一第三子路径，电连接于该输出端以及第2N个连接垫；
该多信道天线芯片测试方法更包含：
于该第一测试模式中，使各第一内部测试路径的该多任务器均选择通过该第一子路径进行测试或是均选择通过该第二子路径进行测试。
在一些实施例中，其中各第二内部测试路径上包含：
一多任务器，包含两个选择输入端以及一输出端；
一第一子路径，电连接于其对应的天线切换开关以及其中之一该两个选择输入端；
一第二子路径，包含第二测试缓存器，该第二测试缓存器电连接于其对应的天线切换开关以及另一该两个选择输入端；以及
一第三子路径，电连接于该输出端以及第2N-1个连接垫；
该多信道天线芯片测试方法更包含：
于该第二测试模式中，使各第二内部测试路径的该多任务器均选择通过该第一子路径进行测试或是均选择通过该第二子路径进行测试。
在一些实施例中，外部测试路径设置在测试设备上。
在一些实施例中，所述信号处理端包含放大器、一模拟与数字转换器、一总线以及一处理器。
在一些实施例中，所述方法还包含：
由一测试设备产生该第一测试信号以及该第二测试信号；以及
由该测试设备接收该第一测试结果信号以及该第二测试结果信号。
可见，本发明实施例的芯片测试系统及方法能够在第一测试模式中，通过第一个连接垫PAD1接收第一测试信号IS1后，观察由最后一个连接垫PADN产生的第一测试结果信号OS1是否与第一测试信号IS1的数值相同，并且在第二测试模式中，通过最后一个连接垫PADN接收第二测试信号IS2后，观察由第一个连接垫PAD1产生的第二测试结果信号OS2是否与第一测试信号IS1的数值相同，来快速地判断由连接垫PAD1-PADN以及天线切换开关SW1-SWN形成的多个通道是否能够正常的工作。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1A及图1B分别为本发明一实施例一种多信道天线芯片测试系统电路结构图；
图2A及图2B分别为本发明一实施例一种多信道天线芯片测试系统电路结构图；
图3A及图3B分别为本发明一实施例一种多信道天线芯片测试系统电路结构图；
图4为本发明一实施例一种多信道天线芯片测试方法流程图。
其中，附图标记如下：
100:多信道天线芯片测试系统
110:多信道天线芯片
120:信号处理端
130:放大器
140:模拟与数字转换器
150:总线
160:处理器
ANT1-ANTN:外部天线
EP1-EPN/2-1:外部测试路径
IPA1-IPAN/2:第一内部测试路径
IPB1-IPBN/2:第二内部测试路径
IS1:第一测试信号
IS2:第二测试信号
OS2:第二测试结果信号
PAA1-PAAN/2、PAB1-PABN/2:第一子路径
PBA1-PBAN/2、PBB1-PBBN/2:第二子路径
PCA1-PCAN/2、PCB1-PCBN/2:第三子路径
RA1-RAN/2:第一测试缓存器
RB1-RBN/2:第二测试缓存器
MUA1-MUAN/2、MUB1-MUBN/2:多任务器
OS1:第一测试结果信号
PAD1-PADN:连接垫
SW1-SWN:天线切换开关
具体实施方案
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
本发明第一个目的是提供一种多信道天线芯片测试系统，以通过内部及外部测试路径的设置，大幅降低测试设备所需要的管脚设置成本。
请同时参照图1A及图1B。图1A及图1B分别为本发明之一实施例中，一种多信道天线芯片测试系统100的电路结构图。其中，图1A及图1B所绘示的实际上是同一个多信道天线芯片测试系统100。然而，为了易于观看，部分多信道天线芯片测试系统100包含的组件在图1A示出，而另一部分多信道天线芯片测试系统100包含的组件在图1B示出。
多信道天线芯片测试系统100配置以测试多信道天线芯片110。其中，多信道天线芯片110在工作时电连接多个外部天线ANT1-ANTN，其中N为正整数。多信道天线芯片110能够在内部进行数据的处理后，通过外部天线ANT1-ANTN将数据以无线信号的方式传送出去。另一方面，天线芯片110也能够通过外部天线ANT1-ANTN将数据以无线信号的方式接收进来后，再于内部进行资料的处理。
多信道天线芯片测试系统100包含：多信道天线芯片110以及多个外部测试路径EP1-EPN/2-1。
多信道天线芯片110包含：多个天线切换开关SW1-SWN、多个连接垫PAD1-PADN、多个第一内部测试路径IPA1-IPAN/2以及多个第二内部测试路径信号连接路径IPB1-IPBN/2。
连接垫PAD1-PADN各包含第一接口以及第二接口。其中，第一接口通过其对应的天线切换开关SW1-SWN电连接于信号处理端120，第二接口用以电连接于外部天线ANT1-ANTN。
以连接垫PAD1为例，其第一接口通过天线切换开关SW1电连接于信号处理端120，第二接口用以电连接于外部天线ANT1。而以连接垫PAD2为例，其第一接口通过天线切换开关SW2电连接于信号处理端120，第二接口用以电连接于外部天线ANT2。以此类推，就连接垫PADN来说，其第一接口通过天线切换开关SWN电连接于信号处理端120，第二接口用以电连接于外部天线ANTN。
需注意的是，在测试的过程中，连接垫PAD1-PADN的第二接口不必须和外部天线ANT1-ANTN电连接。更详细地说，连接垫PAD1-PADN的第二接口能够在没有与外部天线ANT1-ANTN电连接的情形下进行测试。
在一实施例中，信号处理端120可选择地包含例如，但不限于放大器130、模拟与数字转换器140(图1中标示为D/A)、总线150以及处理器160。
通过上述的机制，处理器160能够将所处理的数据经由总线150传送至模拟与数字转换器140以及放大器130进行数字至模拟的转换以及放大，再通过天线切换开关SW1-SWN选择适当的路径，将数据自外部天线ANT1-ANTN至少其中之一以无线信号的形式传送出去。另一方面，数据也能够自外部天线ANT1-ANTN至少其中之一以无线信号的形式接收进来，经过放大器130以及模拟与数字转换器140进行放大以及模拟至数字的转换，再经由总线150传送至处理器160。
因此，信号处理端120能够通过上述的机制，通过天线切换开关SW1-SWN选择适当的外部天线ANT1-ANTN进行数据的传送与接收。
如图1A所示，第一内部测试路径IPA1-IPAN/2各包含第一接口以及第二接口，第一接口通过其对应的天线切换开关电连接第2N-1个连接垫，第二接口不通过天线切换开关，而是直接连接第2N个连接垫(可以理解的是，此处的2N-1和2N不是为表示具体的数值,而是为体现奇偶交替)。
举例而言，第一内部测试路径IPA1的第一接口通过天线切换开关SW1电连接连接垫PAD1，第二接口则直接电连接于连接垫PAD2。第一内部测试路径IPA2的第一接口通过天线切换开关SW3电连接连接垫PAD3，第二接口则直接电连接于连接垫PAD4。以此类推，第一内部测试路径IPAN/2的第一接口通过天线切换开关SW1电连接连接垫PADN-1，第二接口则直接电连接于连接垫PADN。
如图1B所示，第二内部测试路径IPB1-IPBN/2各包含第一接口以及第二接口，第一接口通过其对应的天线切换开关电连接第2N个连接垫，第二接口不通过天线切换开关，而是直接连接第2N-1个连接垫。
举例而言，第二内部测试路径IPB1的第一接口通过天线切换开关SW2电连接连接垫PAD2，第二接口则直接电连接于连接垫PAD1。第二内部测试路径IPB2的第一接口通过天线切换开关SW4电连接连接垫PAD4，第二接口则直接电连接于连接垫PAD3。以此类推，第二内部测试路径IPBN/2的第一接口通过天线切换开关SWN电连接连接垫PADN，第二接口则直接电连接于连接垫PADN-1。
外部测试路径EP1-EPN/2-1各包含第一接口以及第二接口，第一接口电连接第2N个连接垫，第二接口电连接第2N+1个连接垫。
举例而言，外部测试路径EP1的第一接口电连接连接垫PAD2，第二接口则电连接连接垫PAD3。外部测试路径EP2的第一接口电连接连接垫PAD4，第二接口电连接连接垫PAD5。以此类推，外部测试路径EPN/2-1的第一接口电连接连接垫PADN-1，第二接口电连接连接垫PADN。
在一实施例中，上述的连接垫PAD1-PADN是设置以露出在多信道天线芯片110的封装结构外，而是在外部测试路径EP1-EPN/2-1的外部通过上述的方式电连接连接垫。在一实施例中，外部测试路径EP1-EPN/2-1是设置在测试设备(未绘示)上，以在多信道天线芯片110与测试设备进行电连接后，对连接垫进行上述方式的电连接。
如图1A所示，在第一测试模式中，第一个连接垫PAD1配置以接收第一测试信号IS1。在一实施例中，第一测试信号IS1是由测试设备(未绘示)产生。更详细地说，第一个连接垫PAD1能够但不限于通过前述的测试设备与测试设备电连接，以接收来自测试设备的第一测试信号IS1。
进一步地，第一测试信号IS1能够经由包含例如，但不限于连接垫PAD1、天线切换开关SW1、第一内部测试路径IPA1、连接垫PAD2、外部测试路径EP1、连接垫PAD3、天线切换开关SW3、第一内部测试路径IPA2、连接垫PAD4、外部测试路径EP2、连接垫PAD5、…天线切换开关SWN-1、第一内部测试路径IPAN/2、连接垫PADN的路径，传送至连接垫PADN。其中，上述路径中包含的连接垫、天线切换开关、第一内部测试路径以及外部测试路径，在图1A中是以粗框绘示。
最后一个连接垫PADN将产生第一测试结果信号OS1。在一实施例中，第一测试结果信号OS1是由测试设备接收。更详细地说，最后一个连接垫PADN能够但不限于通过前述的测试设备与测试设备电连接，以使测试设备接收第一测试结果信号OS1。
如图1B所示，在第二测试模式中，最后一个连接垫PADN配置以接收第二测试信号IS2。在实施例中，第二测试信号IS2是由测试设备(未绘示)产生。更详细地说，最后一个连接垫PADN能够但不限于通过前述的测试设备与测试设备电连接，以接收来自测试设备的第二测试信号IS2。
进一步地，第二测试信号IS2能够经由包含例如，但不限于连接垫PADN、天线切换开关SWN、第二内部测试路径IPBN/2、连接垫PADN-1、外部测试路径EPN/2-1、连接垫PADN-2、天线切换开关SWN-2、第二内部测试路径IPBN/2-1、连接垫PADN-3、外部测试路径EPN/2-2、连接垫PADN-4、…天线切换开关SW2、第一内部测试路径IPB1、连接垫PAD1的路径，传送至连接垫PAD1。其中，上述路径中包含的连接垫、天线切换开关、第二内部测试路径以及外部测试路径，在图1B中是以粗框绘示。
第一个连接垫PAD1将产生第二测试结果信号OS2。在一实施例中，第二测试结果信号OS2是由测试设备接收。更详细地说，第一个连接垫PAD1能够但不限于通过前述的测试设备与测试设备电连接，以使测试设备接收第二测试结果信号OS2。
因此，通过上述的方式，多信道天线芯片测试系统100能够在第一测试模式中，通过第一个连接垫PAD1接收第一测试信号IS1后，观察由最后一个连接垫PADN产生的第一测试结果信号OS1是否与第一测试信号IS1的数值相同，并且在第二测试模式中，通过最后一个连接垫PADN接收第二测试信号IS2后，观察由第一个连接垫PAD1产生的第二测试结果信号OS2是否与第一测试信号IS1的数值相同，来快速地判断由连接垫PAD1-PADN以及天线切换开关SW1-SWN形成的多个通道是否能够正常的工作。
其中，第一测试模式中第一内部测试路径IPA1-IPAN/2与一半的天线切换开关SW1-SWN电连接，而第二测试模式中第二内部测试路径IPB1-IPBN/2与另一半的天线切换开关SW1-SWN电连接，因此第一及第二测试模式将各测试一半的通道。
请同时参照图2A及图2B。图2A及图2B为本发明的一实施例中，多信道天线芯片测试系统200的电路结构图。其中，图2A及图2B所绘示的实际上是同一个多信道天线芯片测试系统200。然而，为了易于观看，部分多信道天线芯片测试系统200包含的组件在图2A示出，而另一部分多信道天线芯片测试系统200包含的组件在图2B示出。
图2A及图2B所绘示的多信道天线芯片测试系统200，与图1A及图1B所绘示的多信道天线芯片测试系统100大同小异，也包含：多信道天线芯片110以及多个外部测试路径EP1-EPN/2-1。在图2A及图2B中，是将信号处理端120以及能够与多信道天线芯片110对应电连接的外部天线ANT1-ANTN省略而未示出。
如图2A所示，本实施例中的多信道天线芯片测试系统200中的多信道天线芯片110具有第一测试缓存器RA1-RAN/2，分别对应包含于第一内部测试路径IPA1-IPAN/2上。如图2B所示，多信道天线芯片110更具有第二测试缓存器RB1-RBN/2，分别对应包含于第二内部测试路径IPB1-IPBN/2上。
由于第一内部测试路径IPA1-IPAN/2以及第二内部测试路径IPB1-IPBN/2分别包含能够暂存测试数据的第一测试缓存器RA1-RAN/2以及第二测试缓存器RB1-RBN/2，因此多信道天线芯片测试系统100能够通过第一测试信号IS1以及第二测试信号IS2在经过缓存器位移后产生的第一测试结果信号OS1及第二测试结果信号OS2，观察每个时序对应的通道是否正常的工作。因此，相对图1的实施例中迅速判断整体连接垫PAD1-PADN是否工作正常，图2的实施例将能够个别判断每个连接垫PAD1-PADN是否工作正常。
请参照图3A及图3B。图3A及图3B为本发明之一实施例中，一种多信道天线芯片测试系统300的电路结构图。其中，图3A及图3B所绘示的实际上是同一个多信道天线芯片测试系统300。然而，为了易于观看，部分多信道天线芯片测试系统300包含的组件在图3A示出，而另一部分多信道天线芯片测试系统300包含的组件在图3B示出。
图3A及图3B所绘示的多信道天线芯片测试系统300，与图1A、图1B、图2A及图2B所绘示的多信道天线芯片测试系统100及200大同小异，也包含：多信道天线芯片110以及多个外部测试路径EP1-EPN/2-1。在图3A及图3B中，是将信号处理端120以及能够与多信道天线芯片110对应电连接的外部天线ANT1-ANTN省略而未示出。
如图3A所示，本实施例中的多信道天线芯片测试系统300中的多信道天线芯片110具有多任务器MUA1-MUAN/2、第一子路径PAA1-PAAN/2、第二子路径PBA1-PBAN/2以及第三子路径PCA1-PCAN/2。
各组多任务器、第一子路径、第二子路径以及第三子路径对应包含在第一内部测试路径中，且对在第一内部测试路径来说，其多任务器包含两个选择输入端以及输出端，其第一子路径电连接于其对应的天线切换开关以及两个选择输入端其中之一，其第二子路径包含第一测试缓存器，第一测试缓存器电连接于其对应的天线切换开关以及两个选择输入端另一者。第三子路径电连接于多任务器的输出端以及第2N个连接垫。
举例而言，多任务器MUA1、第一子路径PAA1、第二子路径PBA1以及第三子路径PCA1对应包含于第一内部测试路径IPA1中。第一子路径PAA1电连接于天线切换开关SW1以及多任务器MUA1的两个选择输入端其中之一。第二子路径PBA1包含第一测试缓存器RA1，第一测试缓存器RA1电连接于对应的天线切换开关SW1以及多任务器MUA1的两个选择输入端另一者。第三子路径电连接于多任务器MUA1的输出端以及连接垫PAD2。
以此类推，多任务器MUAN/2、第一子路径PAAN/2、第二子路径PBAN/2以及第三子路径PCA1对应包含于第一内部测试路径IPAN/2中。第一子路径PAAN/2电连接于天线切换开关SWN-1以及多任务器MUAN/2的两个选择输入端其中之一。第二子路径PBAN/2包含第一测试缓存器RAN/2，第一测试缓存器RAN/2电连接于对应的天线切换开关SWN-1以及多任务器MUAN/2的两个选择输入端另一者。第三子路径电连接于多任务器MUAN/2的输出端以及连接垫PADN。
类似地，如图3B所示，多信道天线芯片110具有多任务器MUB1-MUBN/2、第一子路径PAB1-PABN/2、第二子路径PBB1-PBBN/2以及第三子路径PCB1-PCBN/2。
各组多任务器、第一子路径、第二子路径以及第三子路径对应包含在个第一内部测试路径中，且对在个第一内部测试路径来说，其多任务器包含两个选择输入端以及输出端，其第一子路径电连接于其对应的天线切换开关以及两个选择输入端其中之一，其第二子路径包含第一测试缓存器，第一测试缓存器电连接于其对应的天线切换开关以及两个选择输入端另一者。第三子路径电连接于多任务器的输出端以及第2N-1个连接垫。
举例而言，多任务器MUB1、第一子路径PAB1、第二子路径PBB1以及第三子路径PCB1对应包含于第二内部测试路径IPB1中。第一子路径PAB1电连接于天线切换开关SW2以及多任务器MUB1的两个选择输入端其中之一。第二子路径PBB1包含第一测试缓存器RB1，第一测试缓存器RB1电连接于对应的天线切换开关SW2以及多任务器MUB1的两个选择输入端另一者。第三子路径电连接于多任务器MUB1的输出端以及连接垫PAD1。
以此类推，多任务器MUBN/2、第一子路径PABN/2、第二子路径PBBN/2以及第三子路径PCB1对应包含于第二内部测试路径IPBN/2中。第一子路径PABN/2电连接于天线切换开关SWN以及多任务器MUAN/2的两个选择输入端其中之一。第二子路径PBAN/2包含第一测试缓存器RBN/2，第一测试缓存器RBN/2电连接于对应的天线切换开关SWN以及多任务器MUBN/2的两个选择输入端另一者。第三子路径电连接于多任务器MUBN/2的输出端以及连接垫PADN-1。
因此，在第一测试模式中，各第一内部测试路径IPA1-IPAN/2的多任务器MUA1-MUAN/2都能够选择通过该第一子路径PAA1-PAAN/2进行测试，并且于第二测试模式中，各第二内部测试路径IPB1-IPBN/2的多任务器MUB1-MUBN/2都能够选择通过该第一子路径PAB1-PABN/2进行测试。这样的方式，能够达成图1的快速测试机制。
而另一方面，在第一测试模式中，各第一内部测试路径IPA1-IPAN/2的多任务器MUA1-MUAN/2都能够选择通过该第二子路径PBA1-PBAN/2进行测试，并且在第二测试模式中，各第二内部测试路径IPB1-IPBN/2的多任务器MUB1-MUBN/2都能够选择通过该第二子路径PBB1-PBBN/2进行测试。这样的方式，能够达成图2的个别测试机制。
综合上述，上述实施例中的多信道天线芯片测试系统能够通过内部测试路径以及外部测试路径的设置，使测试设备仅需要通过第一个连接垫以及最后一个连接垫进行测试信号的传送与接收，大幅降低所需要的管脚设置成本。进一步地，通过不包含缓存器与包含缓存器的路径的设置，多信道天线芯片测试系统能够进行快速的整体连接垫测试或是进行个别的连接垫测试。
请参照图4。图4为本发明一实施例中，一种多信道天线芯片测试方法400的流程图。
除前述装置外，本发明另揭露一种多信道天线芯片测试方法400，应用于例如，但不限于图1、图2及图3的多信道天线芯片测试系统100、200及300中。多信道天线芯片测试方法400之一实施例如图4所示，包含下列步骤：
S410：提供包含天线切换开关SW1-SWN、连接垫PAD1-PADN、第一内部测试路径IPA1-IPAN/2以及第二内部测试路径IPB1-IPBN/2的多信道天线芯片110。
S420：在第一测试模式中，使第一个连接垫PAD1接收第一测试信号IS1，以经过连接垫PAD1-PADN、第一内部测试路径IPA1-IPAN/2以及外部测试路径EP1-EPN/2-1后，由最后一个连接垫PADN产生第一测试结果信号OS1。
S430：在第二测试模式中，使最后一个连接垫PADN接收第二测试信号IS2，以经过连接垫PAD1-PADN、第二内部测试路径IPB1-IPBN/2以及外部测试路径EP1-EPN/2-1后，由第一个连接垫PAD1产生第二测试结果信号OS2。
需注意的是，上述的实施方式仅为一范例。于其他实施例中，本领域的通常知识者当能够在不违背本发明的精神下进行更动。
综合上述，本发明中的多信道天线芯片测试系统及方法，能够通过内部测试路径及外部测试路径的设置，大幅降低测试设备所需要的管脚设置成本。
本领域技术人员可以明白的是，结合本文中所公开的实施例描述的各示例的单元及算法步骤能够以电子硬件、或者软件和电子硬件的结合来实现。这些功能是以硬件还是软件方式来实现，取决于技术方案的特定应用和设计约束条件。本领域技术人员可以针对每个特定的应用，使用不同的方式来实现所描述的功能，但是这种实现并不应认为超出本申请的范围。
在本申请实施例中，所公开的系统和方法可以通过其它方式来实现。例如，单元的划分仅仅为一种逻辑功能划分，在实际实现时还可以有另外的划分方式。例如，多个单元或组件可以进行组合或者可以集成到另一个系统中。另外，各个单元之间的耦合可以是直接耦合或间接耦合。另外，在本申请实施例中的各功能单元可以集成在一个处理单元中，也可以是单独的物理存在等等。
应理解，在本申请的各种实施例中，各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请的实施例的实施过程构成任何限定。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在机器可读存储介质中。因此，本申请的技术方案可以以软件产品的形式来体现，该软件产品可以存储在机器可读存储介质中，其可以包括若干指令用以使得电子设备执行本申请实施例所描述的技术方案的全部或部分过程。上述存储介质可以包括ROM、RAM、可移动盘、硬盘、磁盘或者光盘等各种可以存储程序代码的介质。
以上内容仅为本申请的具体实施方式，本申请的保护范围并不局限于此。本领域技术人员在本申请所公开的技术范围内可以进行变化或替换，这些变化或替换都应当在本申请的保护范围之内。

Claims (8)

1.一种芯片测试系统，其特征在于，包括：多信道天线芯片，所述多信道天线芯片包括：多个天线切换开关、多个连接垫、多个第一内部测试路径、多个第二内部测试路径和多个外部测试路径，其中，
所述连接垫一端，通过一对应天线切换开关电连接一信号处理端，另一端连接外部天线；所述多个第一内部测试路径，其一端通过对应天线切换开关电连接第2N-1个连接垫，另一端与第2N个连接垫直接电连接，其中N为正整数；所述多个第二内部测试路径，其一端通过对应的天线切换开关电连接第2N个连接垫，另一端与第2N-1个连接垫直接电连接，其中N为正整数；所述多个外部测试路径，其一端与第2N个连接垫电连接，另一端与第2N+1个连接垫电连接；
其中，在第一测试模式中，第一个连接垫接收第一测试信号，以经过连接垫、第一内部测试路径以及外部测试路径后，由最后一个连接垫产生第一测试结果信号；
在第二测试模式中，最后一个连接垫接收第二测试信号，以经过连接垫、第二内部测试路径以及外部测试路径后，由第一个连接垫产生第二测试结果信号；
各第一内部测试路径上包含：
多任务器，包含两个选择输入端以及一个输出端；
第一子路径，电连接于其对应的天线切换开关以及其中所述两个选择输入端中的一个；
第二子路径，包含第一测试缓存器，该第一测试缓存器电连接于其对应的天线切换开关以及所述两个选择输入端中的另一个；以及
第三子路径，电连接于该输出端以及第2N个连接垫；
其中于该第一测试模式中，各第一内部测试路径的该多任务器均选择通过该第一子路径进行测试或是均选择通过该第二子路径进行测试；
各第二内部测试路径上包含：
多任务器，包含两个选择输入端以及一输出端；
第一子路径，电连接于其对应的天线切换开关以及其中所述两个选择输入端中的一个；
第二子路径，包含第二测试缓存器，该第二测试缓存器电连接于其对应的天线切换开关以及所述两个选择输入端中的另一个；以及
第三子路径，电连接于该输出端以及第2N-1个连接垫；
其中于该第二测试模式中，各第二内部测试路径的该多任务器均选择通过该第一子路径进行测试或是均选择通过该第二子路径进行测试。
2.根据权利要求1所述的系统，其特征在于，所述外部测试路径设置在测试设备。
3.根据权利要求1所述的系统，其特征在于，所述信号处理端包含放大器、模拟与数字转换器、总线以及处理器。
4.根据权利要求1所述的系统，其特征在于，所述第一测试信号以及该第二测试信号是由一测试设备产生，所述第一测试结果信号以及该第二测试结果信号是由该测试设备接收。
5.一种多信道天线芯片测试方法，其特征在于，包含：
包含多个天线切换开关、多个连接垫、多个第一内部测试路径以及多个第二内部测试路径的一多信道天线芯片，其中各连接垫之一第一接口通过对应的天线切换开关电连接在信号处理端，第二接口用以电连接在外部天线；
在第一测试模式中，使第一个连接垫接收第一测试信号，以经过连接垫、第一内部测试路径以及多个外部测试路径后，由最后一个连接垫产生第一测试结果信号，其中各第一内部测试路径之第一接口通过其对应的天线切换开关电连接第2N-1个连接垫，第二接口直接电连接于第2N个连接垫，各外部测试路径之第一接口电连接第2N个连接垫，一第二接口电连接第2N+1个连接垫，其中N为正整数；以及
在第二测试模式中，使最后一个连接垫接收第二测试信号，以经过连接垫、第二内部测试路径以及外部测试路径后，由第一个连接垫产生第二测试结果信号，其中各第二内部测试路径之一第一接口通过其对应的天线切换开关电连接第2N个连接垫，一第二接口直接电连接于第2N-1个连接垫；
其中各第一内部测试路径上包含：
一多任务器，包含两个选择输入端以及一输出端；
一第一子路径，电连接于其对应的天线切换开关以及其中之一该两个选择输入端；
一第二子路径，包含第一测试缓存器，该第一测试缓存器电连接于其对应的天线切换开关以及另一该两个选择输入端；以及
一第三子路径，电连接于该输出端以及第2N个连接垫；
该多信道天线芯片测试方法更包含：
于该第一测试模式中，使各第一内部测试路径的该多任务器均选择通过该第一子路径进行测试或是均选择通过该第二子路径进行测试；
其中各第二内部测试路径上包含：
一多任务器，包含两个选择输入端以及一输出端；
一第一子路径，电连接于其对应的天线切换开关以及其中之一该两个选择输入端；
一第二子路径，包含第二测试缓存器，该第二测试缓存器电连接于其对应的天线切换开关以及另一该两个选择输入端；以及
一第三子路径，电连接于该输出端以及第2N-1个连接垫；
该多信道天线芯片测试方法更包含：
于该第二测试模式中，使各第二内部测试路径的该多任务器均选择通过该第一子路径进行测试或是均选择通过该第二子路径进行测试。
6.根据权利要求5所述的方法，其特征在于，外部测试路径设置在测试设备上。
7.根据权利要求5所述的方法，其特征在于，所述信号处理端包含放大器、一模拟与数字转换器、一总线以及一处理器。
8.根据权利要求5所述的方法，其特征在于，还包含：
由一测试设备产生该第一测试信号以及该第二测试信号；以及
由该测试设备接收该第一测试结果信号以及该第二测试结果信号。
CN202111112199.3A 2021-09-23 2021-09-23 芯片测试系统及方法 Active CN113933683B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111112199.3A CN113933683B (zh) 2021-09-23 2021-09-23 芯片测试系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111112199.3A CN113933683B (zh) 2021-09-23 2021-09-23 芯片测试系统及方法

Publications (2)

Publication Number Publication Date
CN113933683A CN113933683A (zh) 2022-01-14
CN113933683B true CN113933683B (zh) 2024-04-23

Family

ID=79276309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111112199.3A Active CN113933683B (zh) 2021-09-23 2021-09-23 芯片测试系统及方法

Country Status (1)

Country Link
CN (1) CN113933683B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100898A (ja) * 2009-11-06 2011-05-19 Sony Corp 半導体デバイス
CN103116123A (zh) * 2011-11-17 2013-05-22 华邦电子股份有限公司 集成电路及其测试方法
CN106531653A (zh) * 2015-09-10 2017-03-22 新特系统股份有限公司 使用单一探针测试芯片的多个连接垫的测试装置及方法
CN106526449A (zh) * 2016-10-26 2017-03-22 华为技术有限公司 一种芯片测试板及芯片测试的方法
CN106990346A (zh) * 2016-01-20 2017-07-28 新特系统股份有限公司 用开关切换单一信号信道与多个连接垫的链接的测试电路
CN110208680A (zh) * 2019-06-26 2019-09-06 长电科技（滁州）有限公司 一种芯片测试系统及方法
CN112290932A (zh) * 2020-09-30 2021-01-29 上海兆芯集成电路有限公司 电路及其测试电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140256376A1 (en) * 2013-03-11 2014-09-11 Qualcomm Incorporated Wireless device with built-in self test (bist) capability for transmit and receive circuits

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100898A (ja) * 2009-11-06 2011-05-19 Sony Corp 半導体デバイス
CN103116123A (zh) * 2011-11-17 2013-05-22 华邦电子股份有限公司 集成电路及其测试方法
CN106531653A (zh) * 2015-09-10 2017-03-22 新特系统股份有限公司 使用单一探针测试芯片的多个连接垫的测试装置及方法
CN106990346A (zh) * 2016-01-20 2017-07-28 新特系统股份有限公司 用开关切换单一信号信道与多个连接垫的链接的测试电路
CN106526449A (zh) * 2016-10-26 2017-03-22 华为技术有限公司 一种芯片测试板及芯片测试的方法
CN110208680A (zh) * 2019-06-26 2019-09-06 长电科技（滁州）有限公司 一种芯片测试系统及方法
CN112290932A (zh) * 2020-09-30 2021-01-29 上海兆芯集成电路有限公司 电路及其测试电路

Also Published As

Publication number Publication date
CN113933683A (zh) 2022-01-14

Similar Documents

Publication Publication Date Title
KR0138257B1 (ko) 집적 회로의 테스팅 장치 및 테스팅 방법
EP3765966B1 (en) Extended gpio (egpio)
US6864699B2 (en) Apparatus for testing integrated circuits having an integrated unit for testing digital and analog signals
CN113933683B (zh) 芯片测试系统及方法
US6813579B1 (en) Apparatus and method for test mode control
TWI749580B (zh) 多通道天線晶片測試系統及方法
US20090161891A1 (en) Audio signal hybrid controlling device
US20040064763A1 (en) Apparatus and method for a trace system on a chip having multiple processing units
US6573703B1 (en) Semiconductor device
JP2000022072A (ja) マルチチップモジュール
JPH11150880A (ja) 組み電池の電圧検出装置
US7644329B2 (en) Integrated circuit testing method and related circuit thereof
US8456346B2 (en) Data converter for converting waveform signal to digital data
CN111323689B (zh) 测试键检测电路
US6134505A (en) Testing analog circuits using sigma-delta modulators
US20060125661A1 (en) Circuits and methods for implementing mode selection in multiple-mode integrated circuits
US11340294B2 (en) Boundary test circuit, memory and boundary test method
JP3164316B2 (ja) Ｉｃ試験装置
KR20000007224A (ko) 디지털/아날로그 변환기 테스트 장치
US7574643B2 (en) Test apparatus and method for testing a circuit unit
JP2885278B2 (ja) 半導体論理装置及び半導体論理回路の検査方法
CN116773999A (zh) 一种芯片接口测试电路及系统
KR20090020061A (ko) 반도체 테스트 장치 및 그 테스트 방법
JP2000040787A (ja) 半導体集積回路装置とその試験方法
JPH09292447A (ja) 故障検出回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant