KR20090020061A - 반도체 테스트 장치 및 그 테스트 방법 - Google Patents

반도체 테스트 장치 및 그 테스트 방법 Download PDF

Info

Publication number
KR20090020061A
KR20090020061A KR1020070084475A KR20070084475A KR20090020061A KR 20090020061 A KR20090020061 A KR 20090020061A KR 1020070084475 A KR1020070084475 A KR 1020070084475A KR 20070084475 A KR20070084475 A KR 20070084475A KR 20090020061 A KR20090020061 A KR 20090020061A
Authority
KR
South Korea
Prior art keywords
semiconductor
test
signal
vector
semiconductor chip
Prior art date
Application number
KR1020070084475A
Other languages
English (en)
Inventor
오형근
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070084475A priority Critical patent/KR20090020061A/ko
Publication of KR20090020061A publication Critical patent/KR20090020061A/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 테스트 장치 및 그 테스트 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 한정된 개수의 채널로 다수의 반도체 칩을 테스트하는데 있다.
이를 위해 본 발명은 반도체 테스트용 제어 프로그램을 갖는 제어부와, 제어부의 제어에 의해 반도체를 테스트하는 테스터로 이루어진 반도체 테스트 장치에 있어서, 제어부는 반도체의 테스트에 이용되는 병렬 벡터 신호를 직렬 벡터 신호로 변환하여 출력하고, 테스터는 직렬 벡터 신호를 입력핀 개수만큼 분할하여 원래의 병렬 벡터 신호가 반도체칩에 입력되도록 하는 반도체 테스트 장치 및 그 테스트 방법을 개시한다.
웨이퍼, 반도체칩, 테스트, 채널, 디코더, 쉬프트레지스터

Description

반도체 테스트 장치 및 그 테스트 방법{SEMICONDUCTOR TEST DEVICE AND TEST METHOD}
본 발명은 반도체 테스트 장치 및 그 테스트 방법에 관한 것으로서, 보다 상세히는 한정된 개수의 채널로 다수의 반도체칩을 테스트할 수 있는 반도체 테스트 장치 및 그 테스트 방법에 관한 것이다.
일반적으로 반도체 장치는 웨이퍼 프로세스(wafer process), 웨이퍼 테스트(wafer test) 및 패키징(packaging) 등을 거쳐서 완성된다. 여기서, 웨이퍼 테스트의 목적은 개별 반도체칩의 양품, 불량품을 미리 선별하기 위한 것이다. 이러한 테스트를 통하여 웨이퍼 제조 공정의 문제점을 발견하여 피드백(feedback)할 수도 있으며, 불량 반도체칩 중에서 수리 가능한 것을 선별하여 수리를 할 수도 있다. 또한, 불량으로 판정된 반도체칩을 조기에 선별하여 제거함으로써 이후 공정인 패키지 조립 공정의 생산성을 높일 수 있다.
도 1을 참조하면, 일반적인 반도체 테스트 장치의 구성이 도시되어 있다.
도시된 바와 같이 반도체 테스트 장치(100')는 크게 제어부(110)와 테스터(120)로 이루어진다.
또한 상기 제어부(110)는 컴퓨터(111)와 메인 프레임(112)으로 이루어지며, 상기 메인 프레임(112)은 다시 드라이버(113) 및 비교기(114)를 포함한다.
상기 컴퓨터(111)는 통상의 중앙처리장치, 키보드, 모니터 등을 갖는 통상의 개인용 PC이며, 응용 프로그램으로서 상기 메인 프레임(112)을 제어하는 테스트 프로그램이 설치되어 있다. 상기 메인 프레임(112)은 상기 컴퓨터(111)의 제어를 받으며, 상기 드라이버(113)는 테스터(120)에 소정 테스트 신호를 출력하고, 상기 비교기(114)는 상기 테스터(120)로부터 감지된 반도체칩의 테스트 결과 신호를 입력받는다. 물론, 상기 비교기(114)는 테스트되는 반도체칩이 양품인지 불량품인지 또는 수리가 필요한지 등을 판단하게 된다.
또한, 상기 테스터(120)는 테스트 헤드(121), 로드 보드(125), 프로브 카드(126) 및 스테이션(128)을 포함한다. 상기 테스트 헤드(121)는 아래에서 설명하겠지만 드라이버 채널(122)과 비교기 채널(123)을 포함한다. 상기 로드 보드(125)는 상기 테스터(120)와 웨이퍼(129)를 전기적으로 연결하는 역할을 하고, 상기 프로브 카드(126)에는 다수의 입력핀(127)이 마련되어 웨이퍼(129)(즉, 반도체칩)의 본드패드(bond pad)에 직접 물리적으로 접촉될 수 있도록 되어 있다. 상기 스테이션(128)은 웨이퍼(129)를 소정 위치로 이동시키고 입력핀(127)과 웨이퍼(129)의 본드패드가 자동 정렬되도록 한다.
도 2를 참조하면, 도 1에 도시된 테스트 헤드의 구성이 도시되어 있다.
도시된 바와 같이 테스트 헤드(121)는 드라이버 채널(122)과 비교기 채널(123)로 이루어져 있다. 물론, 상기 드라이버 채널(122)은 메인 프레임(112)의 드라이버(113)에 전기적으로 연결되고, 비교기 채널(123)은 상기 메인 프레임(112)의 비교기(114)에 전기적으로 연결되어 있다.
더불어, 상기 드라이버 채널(122)은 반도체칩(130)에 구비된 본드패드에 접촉하는 입력핀(127)의 개수만큼 구비되며, 이는 상기 메인 프레임(112)의 드라이버(113)로부터 송신받은 테스트 신호를 상기 입력핀(127)을 통하여 반도체칩(130)에 입력하는 역할을 한다. 더불어, 상기 비교기 채널(123)은 상기와 같이 반도체칩(130)에 입력된 신호에 대응하여 출력되는 신호를 감지하는 역할을 한다. 즉, 반도체칩(130)에 구비된 다른 본드 패드를 통하여 출력되는 신호를 다른 입력핀을 통하여 감지한다. 물론, 상기 비교기 채널(123)에서 감지한 신호는 상기 메인 프레임(112)의 비교기(114)에 입력됨으로써, 상기 비교기(114)에 의해 반도체칩(130)이 양품인지 불량품인지 판단되도록 한다.
여기서, 상기 드라이버 채널의 갯수는 항상 반도체칩에 접촉되는 입력핀의 개수만큼 구비되어야 한다. 즉, 반도체칩의 본드패드 개수가 증가하면 입력핀 개수도 증가하고, 그에 따라 드라이버 채널의 개수도 증가하여야 한다. 따라서, 만약 반도체칩의 본드패드에 전기적으로 접촉되는 입력핀의 개수보다 상기 드라이버 채널의 개수가 부족하게 되면 상기 반도체칩의 테스트를 수행할 수 없게 된다. 또한, 경우에 따라서는 드라이버 채널의 개수 부족으로 인하여 다수의 반도체칩을 한꺼번에 테스트하는 멀티 사이트 테스트(multi site test)도 불가능해진다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 한정된 개수의 채널 자원으로 다수의 반도체칩을 테스트할 수 있는 반도체 테스트 장치 및 그 테스트 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명은 반도체 테스트용 제어 프로그램을 갖는 제어부와, 상기 제어부의 제어에 의해 반도체를 테스트하는 테스터로 이루어진 반도체 테스트 장치에 있어서, 상기 제어부는 반도체의 테스트에 이용되는 병렬 벡터 신호를 직렬 벡터 신호로 변환하여 출력하고, 상기 테스터는 상기 직렬 벡터 신호를 반도체칩에 접촉되는 입력핀의 개수만큼 분할하여 원래의 병렬 벡터 신호가 상기 반도체칩에 입력되도록 한다.
여기서, 상기 제어부는 컴퓨터를 더 포함하며, 상기 컴퓨터에는 상기 병렬 벡터 신호를 직렬 벡터 신호로 변환하는 소프트웨어 프로그램이 설치될 수 있다. 또한, 상기 테스터는 테스트 헤드를 더 포함하며, 상기 테스트 헤드는 상기 제어부로부터 입력되는 직렬 벡터 신호를 입력핀 개수만큼 분할하는 디코더와, 상기 디코더로부터 분할된 신호들을 임시로 저장한 후 출력하는 다수의 쉬프트 레지스터로 이루어진 신호 변환부를 포함한다. 더욱이, 상기 테스트 헤드는 상기 반도체칩으로부터 테스트 결과 신호를 입력받는 비교기 채널이 더 구비된다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 테스트 방법은 반도체 테스트를 위한 병렬 벡터 신호를 직렬 벡터 신호로 변환하는 단계와, 상기 직렬 벡터 신호를 반도체칩에 접촉되는 입력핀 개수만큼 디코딩하는 단계와, 상기 디코딩된 병렬 벡터 신호를 임시 저장한 후 입력핀에 출력하는 단계와, 상기 반도체칩으로부터 테스트 결과 신호를 수신받는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 반도체 테스트 장치 및 그 테스트 방법은 테스트에 이용할 병렬 벡터를 직렬 벡터로 변환한 후, 이를 테스트 헤드에 구비된 신호 변환부에서 입력핀의 개수에 해당하는 병렬 벡터로 변환하여 출력함으로써, 테스트 장치의 채널을 절약할 수 있다. 즉, 본 발명에 의한 테스트 장치 및 그 테스트 방법은 한정된 채널 자원으로부터도 많은 입력핀을 수용할 수 있어 반도체칩을 용이하게 테스트할 수 있고, 더불어 멀티 사이트 테스트도 충분히 가능하다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 여기서, 종래와 동일한 구성에 대해서는 동일한 도면 부호를 이용하고, 또한 동일한 구성 및 작용에 대해서는 설명을 최소화한다.
도 3을 참조하면, 본 발명에 따른 반도체 테스트 장치의 구성 및 컴퓨터의 소프트웨어에 의해 병렬 벡터가 직렬 벡터로 변환되는 상태가 도시되어 있다.
도시된 바와 같이 본 발명에 따른 반도체 테스트 장치(100)는 제어부(110)중 컴퓨터(111a)에 의해 반도체칩(130)의 테스트에 사용할 병렬 벡터 신호(이하 병렬 벡터)가 직렬 벡터 신호(이하 직렬 벡터)로 변환된다. 물론, 이러한 변환은 컴퓨 터(111a)에 설치된 소프트웨어 프로그램에 의해 간단히 수행될 수 있다. 이러한 변환은 통상의 소프트웨어 프로그램 개발자라면 시행착오를 거치지 않고 구현할 수 있는 정도의 기술이므로, 소프트웨어 프로그램의 구조 및 알고리즘에 대한 설명은 생략한다.
여기서, 상기 병렬 벡터의 개수는 드라이버 채널의 개수와 대응된다. 즉, 종래에는 병렬 벡터의 개수가 10개였다면 10개의 드라이버 채널이 필요했다. 그러나, 본 발명에서는 다수의 드라이버 채널을 이용하는 것이 아니라 하나의 드라이버 채널을 이용할 수도 있으므로, 병렬 벡터 대신 직렬 벡터가 필요하다. 따라서, 본 발명은 종래와 같이 반도체칩(130)에 접촉되는 입력핀(127)의 개수와 대응되는 개수의 드라이버 채널이 필요하지 않다. 즉, 본 발명은 적어도 하나의 드라이버 채널만 확보되면 된다.
더불어, 본 발명에 따른 반도체 테스트 장치(100)는 테스터(120)중 테스트 헤드(121a)의 구성 및 작용이 종래와 다르다. 따라서, 상기 테스트 헤드(121a)의 구성에 대해 설명하기로 한다.
도 4를 참조하면, 본 발명에 따른 반도체 테스트 장치중 테스트 헤드의 구성이 도시되어 있다.
도시된 바와 같이 테스트 헤드(121a)는 직렬 벡터를 원하는 개수의 병렬 벡터로 변환하는 신호 변환부(122a)와, 반도체칩(130)으로부터 테스트 결과 신호를 입력받는 비교기 채널(123)로 이루어져 있다.
상기 신호 변환부(122a)는 상기 직렬 벡터를 소정 하드웨어 또는 소프트웨어에 의해 입력핀(127)의 개수에 대응하는 병렬 벡터로 변환한다. 물론, 이와 같이 변환된 병렬 벡터로 변환된 테스트 신호는 입력핀(127)을 통하여 반도체칩(130)에 입력된다.
더불어, 상기 반도체칩(130)으로부터의 테스트 결과 신호는 비교기 채널(123)에 입력된다. 그러면, 상기 비교기 채널(123)은 종래와 같이 비교기(114)에 상기 신호를 전송함으로써, 비교기(114)가 반도체칩(130)의 양품, 불량품 여부를 판단하도록 한다.
도 5를 참조하면, 도 4에 도시된 신호 변환부의 구성이 도시되어 있다.
도시된 바와 같이 신호 변환부(122a)는 크게 디코더(122b)와 다수의 쉬프트 레지스터(122c)로 이루어져 있다.
상기 디코더(122b)는 드라이버(113)의 한 채널을 통하여 입력되는 직렬 벡터를 입력핀(127)의 개수만큼 병렬 벡터로 분리한다. 예를 들어, 입력핀(127)의 개수가 6개라면 6개의 병력 벡터로 분리한다.
이어서 상기 쉬프트 레지스터(122c)는 분리된 값을 쉬프트하면서 일정 시간 저장한 후, 병렬 벡터로 동시에 입력핀(127)을 통해 출력한다. 즉, 상기 쉬프트 레지스터(122c)는 병렬 벡터를 소정 시간 저장한 후 출력하는 버퍼 역할을 한다.
물론, 상기 쉬프트 레지스터(122c)를 통한 병렬 벡터는 입력핀(127)을 통하여 반도체칩(130)에 입력된다. 그러면, 상기 반도체칩(130)은 일정한 전기적 동작 을 수행한 후 소정 테스트 결과 신호를 출력하고, 이러한 테스트 결과 신호는 상술한 바와 같이 비교기 채널(123)을 통하여 비교기(114)에 전달된다.
한편, 상기와 같이 디코더(122b) 및 쉬프트 레지스터(122c)로 이루어진 신호 변환부(122a)는 예를 들면 수신되는 직렬 데이터를 소정 비트의 병렬 데이터로 변환시켜주는 UART(Universal Asynchronous Reciever/Transmitter) 등으로 구현할 수도 있으나, 본 발명에서 상기 신호 변환부(122a)의 모델을 한정하는 것은 아니다.
또한, 도면에서는 비록 6열의 쉬프트 레지스터(122c)가 도시되고, 각 열마다 5개의 쉬프트 레지스터(122c)가 구비된 것으로 도시되어 있으나, 이러한 구성으로 본 발명을 한정하는 것은 아니다.
도 6을 참조하면, 본 발명에 따른 반도체 테스트 방법이 플로우 챠트로서 도시되어 있다.
도시된 바와 같이 본 발명에 따른 반도체 테스트 방법은 반도체 테스트를 위한 병렬 벡터를 직렬 벡터로 변환하는 단계(S1)와, 상기 직렬 벡터를 반도체칩(130)에 접촉되는 입력핀(127)의 개수만큼 디코딩하는 단계(S2)와, 상기 디코딩된 병렬 벡터를 임시 저장한 후 입력핀(127)에 출력하는 단계(S3)와, 상기 반도체칩(130)으로부터 테스트 결과 신호를 수신받는 단계(S4)를 포함한다.
먼저, 상기 반도체 테스트를 위한 병렬 벡터를 직렬 벡터로 변환하는 단계(S1)에서는, 제어부(110)의 컴퓨터(111a)에 설치된 소프트웨어 프로그램을 이용하여 반도체칩(130)의 테스트에 사용되는 병렬 벡터를 직렬 벡터로 변환한다.
이어서, 상기 직렬 벡터를 반도체칩(130)에 접촉되는 입력핀(127) 개수만큼 디코딩하는 단계(S2)에서는, 테스터(120)의 테스트 헤드(121a)에 설치된 신호 변환부(122a)중 디코더(122b)를 이용하여 상기 직렬 벡터를 입력핀(127)의 갯수에 해당하는 개수로 분리한다. 즉, 직렬 벡터를 반도체칩(130)의 테스트를 위한 입력핀(127)의 개수에 대응하는 병렬 벡터로 분리한다.
이어서, 상기 디코딩된 병렬 벡터를 임시 저장한 후 반도체칩(130)의 입력핀(127)에 출력하는 단계(S3)에서는, 테스터(120)의 테스트 헤드(121a)에 설치된 신호 변환부(122a)중 다수의 쉬프트 레지스터(122c)를 이용하여 상기 병렬 벡터를 임시로 일정 시간 저장하였다가 입력핀(127)을 통하여 상기 반도체칩(130)에 입력한다.
이어서, 상기 반도체칩(130)으로부터 테스트 결과 신호를 수신받는 단계(S4)에서는, 테스터(120)의 테스트 헤드(121a)에 설치된 비교기 채널(123)을 이용하여 상기 테스트 결과 신호를 수신받는다. 더불어, 이러한 테스트 결과 신호는 제어부(110)의 메인 프레임(112)중 비교기(114)에 입력됨으로써, 반도체칩(130)의 양품 및 불량 여부를 판단하게 된다.
이상에서 설명한 것은 본 발명에 따른 반도체 테스트 장치 및 그 테스트 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 일반적인 반도체 테스트 장치의 구성을 도시한 블록도이다.
도 2는 도 1에 도시된 테스트 헤드를 도시한 블록도이다.
도 3은 본 발명에 따른 반도체 테스트 장치의 구성 및 컴퓨터의 소프트웨어에 의해 병렬 벡터가 직렬 벡터로 변환되는 상태를 도시한 개념도이다.
도 4는 본 발명에 따른 반도체 테스트 장치중 테스트 헤드의 구성을 도시한 블록도이다.
도 5는 도 4에 도시된 신호 변환부의 구성을 도시한 블록도이다.
도 6은 본 발명에 따른 반도체 테스트 방법을 도시한 플로우 챠트이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100; 본 발명에 따른 반도체 테스트 장치
110; 제어부
111a; 컴퓨터
120; 테스터
121a; 테스트 헤드
122a; 신호 변환부
122b; 디코더
122c; 쉬프트 레지스터

Claims (5)

  1. 반도체 테스트용 제어 프로그램을 갖는 제어부와, 상기 제어부의 제어에 의해 반도체를 테스트하는 테스터로 이루어진 반도체 테스트 장치에 있어서,
    상기 제어부는 반도체의 테스트에 이용되는 병렬 벡터 신호를 직렬 벡터 신호로 변환하여 출력하고,
    상기 테스터는 상기 직렬 벡터 신호를 반도체칩에 접촉되는 입력핀의 개수만큼 분할하여 원래의 병렬 벡터 신호가 상기 반도체칩에 입력되도록 함을 특징으로 하는 반도체 테스트 장치.
  2. 제 1 항에 있어서, 상기 제어부는 컴퓨터를 더 포함하며, 상기 컴퓨터에는 상기 병렬 벡터 신호를 직렬 벡터 신호로 변환하는 소프트웨어 프로그램이 설치된 것을 특징으로 하는 반도체 테스트 장치.
  3. 제 1 항에 있어서, 상기 테스터는 테스트 헤드를 더 포함하며, 상기 테스트 헤드는 상기 제어부로부터 입력되는 직렬 벡터 신호를 입력핀 개수만큼 분할하는 디코더와, 상기 디코더로부터 분할된 신호들을 임시로 저장한 후 출력하는 다수의 쉬프트 레지스터로 이루어진 신호 변환부를 포함하는 것을 특징으로 하는 반도체 테스트 장치.
  4. 제 3 항에 있어서, 상기 테스트 헤드는 상기 반도체칩으로부터 테스트 결과 신호를 입력받는 비교기 채널이 더 구비된 것을 특징으로 하는 반도체 테스트 장치.
  5. 반도체 테스트를 위한 병렬 벡터를 직렬 벡터로 변환하는 단계와,
    상기 직렬 벡터를 반도체칩에 접촉되는 입력핀 개수만큼 디코딩하는 단계와,
    상기 디코딩된 병렬 벡터를 임시 저장한 후 입력핀에 출력하는 단계와,
    상기 반도체칩으로부터 테스트 결과 신호를 수신받는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체의 테스트 방법.
KR1020070084475A 2007-08-22 2007-08-22 반도체 테스트 장치 및 그 테스트 방법 KR20090020061A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070084475A KR20090020061A (ko) 2007-08-22 2007-08-22 반도체 테스트 장치 및 그 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070084475A KR20090020061A (ko) 2007-08-22 2007-08-22 반도체 테스트 장치 및 그 테스트 방법

Publications (1)

Publication Number Publication Date
KR20090020061A true KR20090020061A (ko) 2009-02-26

Family

ID=40687584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070084475A KR20090020061A (ko) 2007-08-22 2007-08-22 반도체 테스트 장치 및 그 테스트 방법

Country Status (1)

Country Link
KR (1) KR20090020061A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101379265B1 (ko) * 2012-09-04 2014-03-28 삼성중공업 주식회사 칩 정보 획득 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101379265B1 (ko) * 2012-09-04 2014-03-28 삼성중공업 주식회사 칩 정보 획득 장치 및 방법

Similar Documents

Publication Publication Date Title
US8127187B2 (en) Method and apparatus of ATE IC scan test using FPGA-based system
KR100858651B1 (ko) 순차적 반도체 테스트 장치
US6311300B1 (en) Semiconductor testing apparatus for testing semiconductor device including built in self test circuit
US6753693B2 (en) Test apparatuses for semiconductor integrated circuits
US20080175080A1 (en) Semiconductor memory device and test method thereof
US20030210069A1 (en) Semiconductor device, and the method of testing or making of the semiconductor device
KR20170038050A (ko) 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치
US20080141089A1 (en) Semiconductor Integrated Circuit and System Lsi
KR20100067487A (ko) 테스트 인터페이스 장치, 테스트 시스템 및 광 인터페이스 메모리 장치
US20090103443A1 (en) Loopback configuration for bi-directional interfaces
US7408362B2 (en) Electronic package and method for testing the same
CN103065689A (zh) 集成电路芯片和半导体存储器件
US20120150478A1 (en) Method of testing an object and apparatus for performing the same
US10684930B2 (en) Functional testing of high-speed serial links
US7940588B2 (en) Chip testing circuit
JP2006250940A (ja) 圧縮データにおける誤り検出
JP4842876B2 (ja) 故障診断装置及び故障診断方法
US5379308A (en) Apparatus for a bus-based integrated circuit test architecture
KR20090020061A (ko) 반도체 테스트 장치 및 그 테스트 방법
KR102409926B1 (ko) 테스트 장치 및 이를 포함하는 테스트 시스템
KR20100103212A (ko) 복수개의 테스트 모듈을 구비하는 테스트 보드 및 이를 구비하는 테스트 시스템
US20120137185A1 (en) Method and apparatus for performing a memory built-in self-test on a plurality of memory element arrays
KR20120102975A (ko) 메모리 장치 및 메모리 장치의 테스트 방법
KR20160005536A (ko) 반도체 장치의 데이터 입력 회로
US7500165B2 (en) Systems and methods for controlling clock signals during scan testing integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application