KR101379265B1 - 칩 정보 획득 장치 및 방법 - Google Patents

칩 정보 획득 장치 및 방법 Download PDF

Info

Publication number
KR101379265B1
KR101379265B1 KR1020120097422A KR20120097422A KR101379265B1 KR 101379265 B1 KR101379265 B1 KR 101379265B1 KR 1020120097422 A KR1020120097422 A KR 1020120097422A KR 20120097422 A KR20120097422 A KR 20120097422A KR 101379265 B1 KR101379265 B1 KR 101379265B1
Authority
KR
South Korea
Prior art keywords
chip
test
signal
information
result
Prior art date
Application number
KR1020120097422A
Other languages
English (en)
Other versions
KR20140030803A (ko
Inventor
문성웅
나영준
이현호
Original Assignee
삼성중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성중공업 주식회사 filed Critical 삼성중공업 주식회사
Priority to KR1020120097422A priority Critical patent/KR101379265B1/ko
Publication of KR20140030803A publication Critical patent/KR20140030803A/ko
Application granted granted Critical
Publication of KR101379265B1 publication Critical patent/KR101379265B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

칩 정보 획득 장치 및 방법이 개시된다. 칩 정보 획득 장치는, 하나 이상의 핀을 이용하여 테스트용 칩과 전기적으로 연결되어, 설정된 테스트 신호를 상기 테스트용 칩으로 출력하고, 상기 테스트용 칩으로부터 상기 테스트 신호에 상응하는 결과 신호를 입력받는 입출력 핀부; 상기 테스트 신호의 특성 정보 및 상기 결과 신호에 상응하는 응답 정보를 이용하여 전자적 데이터 형태의 결과 파일을 생성하는 결과 파일 생성부를 포함한다.

Description

칩 정보 획득 장치 및 방법{Device and method for acquiring chip information}
본 발명은 칩 정보 획득 장치 및 방법에 관한 것이다.
일반적으로 특정의 제품을 개발하는 과정에서, 개발하고자 하는 신규한 기능이나 성능 구현이 가능한 상용품이 존재하지 않으면 예를 들어 PCB 기판과 같은 하드웨어를 구현하는 경우가 있다.
이 경우, 하드웨어를 직접적으로 구현하여 테스트하는 것이 용이하지 않으므로 컴퓨터 시뮬레이션 과정을 통해 가상으로 소프트웨어적 설계된 하드웨어가 정상적으로 동작하는지 테스트하는 과정을 선행한 후, 정상적으로 동작함이 실험적으로 입증되면 실제의 하드웨어 제품을 조립함이 일반적이다.
그러나. 컴퓨터 시뮬레이션을 수행하기 위해서는 설계된 하드웨어의 조립에 필요한 각 칩(chip)에 대한 정보가 필요하지만, 해당 정보를 확보할 수 없는 경우가 존재할 수 있다. 예를 들어, 칩 제조사에서 제공한 데이터 시트(data sheet)가 컴퓨터 시뮬레이션을 위해 필요한 범위의 값을 포함하지 않거나, 문서나 이미지 형태로서 칩 정보가 제공될 뿐 컴퓨터 시뮬레이션을 위한 전자적 형태의 입력 데이터가 존재하지 않는 경우 등이 이에 해당될 수 있다.
특히 사용빈도가 낮은 칩인 경우 컴퓨터 시뮬레이션을 위해 필요한 정보를 확보할 수 없는 경우가 보다 빈번하게 발생되며, 이 경우에는 컴퓨터 시뮬레이션을 선행하지 못하고 데이터 시트에 기재된 정보를 토대로 실제의 하드웨어를 조립하여 실제 테스트를 수행할 수 밖에 없다.
그러나 직접 하드웨어를 조립하여 테스트를 수행하는 경우에는 컴퓨터 시뮬레이션을 통해 테스트하는 경우에 비해 많은 시간과 노력이 요구되어 비효율적인 문제점이 있다.
본 발명은 컴퓨터 시뮬레이션을 수행하기 위한 칩 정보가 존재하지 않거나 존재할지라도 전자적 데이터 형태가 아닌 경우에 해당 칩으로부터 직접 전자적 데이터 형태의 칩 정보를 획득할 수 있는 칩 정보 획득 장치 및 방법을 제공하기 위한 것이다.
본 발명은 칩으로부터 직접 획득되는 칩 정보를 중립 파일(예를 들어, MS Excel 등의 프로그램의 실행 문서 파일 등)로 생성함으로써 컴퓨터 시뮬레이션 장치뿐 아니라 다양한 장치에서 활용할 수 있도록 하는 칩 정보 획득 장치 및 방법을 제공하기 위한 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, 칩 정보 획득 장치에 있어서, 하나 이상의 핀을 이용하여 테스트용 칩과 전기적으로 연결되어, 설정된 테스트 신호를 상기 테스트용 칩으로 출력하고, 상기 테스트용 칩으로부터 상기 테스트 신호에 상응하는 결과 신호를 입력받는 입출력 핀부; 상기 테스트 신호의 특성 정보 및 상기 결과 신호에 상응하는 응답 정보를 이용하여 전자적 데이터 형태의 결과 파일을 생성하는 결과 파일 생성부를 포함하는 칩 정보 획득 장치가 제공된다.
상기 테스트용 칩의 외부 표면을 촬영한 이미지 데이터에 대한 광학 문자 인식 처리를 통해 상기 테스트용 칩의 식별 정보를 획득하는 문자 인식부가 더 포함될 수 있고, 상기 식별 정보를 더 이용하여 상기 결과 파일이 생성될 수 있다.
상기 결과 파일은 중립 파일 형태로 생성될 수 있다.
본 발명의 다른 측면에 따르면, 칩 정보 획득 장치에서 수행되는 칩 정보 획득 방법에 있어서, 하나 이상의 핀을 이용하여 테스트용 칩과 전기적으로 연결되어, 설정된 테스트 신호를 상기 테스트용 칩으로 출력하고, 상기 테스트용 칩으로부터 상기 테스트 신호에 상응하는 결과 신호를 입력받는 단계; 및 상기 테스트 신호의 특성 정보 및 상기 결과 신호에 상응하는 응답 정보를 이용하여 전자적 데이터로서 중립 파일 형태인 결과 파일을 생성하는 단계를 포함하는 칩 정보 획득 방법이 제공된다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예에 따르면, 컴퓨터 시뮬레이션을 수행하기 위한 칩 정보가 존재하지 않거나 존재할지라도 전자적 데이터 형태가 아닌 경우에 해당 칩으로부터 직접 전자적 데이터 형태의 칩 정보를 획득할 수 있는 효과가 있다.
또한 칩으로부터 직접 획득되는 칩 정보를 중립 파일(예를 들어, MS Excel 등의 프로그램의 실행 문서 파일 등)로 생성함으로써 컴퓨터 시뮬레이션 장치뿐 아니라 다양한 장치에서 활용할 수 있도록 하는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 칩 정보 획득 장치의 구성을 개략적으로 나타낸 블록도.
도 2는 본 발명의 일 실시예에 따른 칩 정보 획득 방법을 나타낸 순서도.
도 3은 본 발명의 다른 실시예에 따른 칩 정보 획득 장치의 구성을 개략적으로 나타낸 블록도.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
또한, 명세서에 기재된 "…부", "…유닛", "…모듈", "…기" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
또한, 각 도면을 참조하여 설명하는 실시예의 구성 요소가 해당 실시예에만 제한적으로 적용되는 것은 아니며, 본 발명의 기술적 사상이 유지되는 범위 내에서 다른 실시예에 포함되도록 구현될 수 있으며, 또한 별도의 설명이 생략될지라도 복수의 실시예가 통합된 하나의 실시예로 다시 구현될 수도 있음은 당연하다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일하거나 관련된 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 칩 정보 획득 장치의 구성을 개략적으로 나타낸 블록도이다.
도 1을 참조하면, 칩 정보 획득 장치(110)는 입출력 핀부(120), 입력부(125), 표시부(130), 저장부(135) 및 결과 파일 생성부(140)를 포함할 수 있다.
도 1에 도시된 칩 정보 획득 장치(110)의 구성은 일 예시에 불과한 것으로, 도시된 하나 이상의 구성 요소(예를 들어, 표시부(130))는 생략될 수도 있으며, 도시되지 않은 하나 이상의 구성 요소가 추가될 수도 있음은 당연하다.
칩 정보 획득 장치(110)는 예를 들어 PCB 기판에 회로를 구현하기 전에 회로가 정상적으로 작동하는지 여부의 예비 실험이 가능하도록 하는 만능기판(bread board)과 유사하게 구현될 수 있다.
입출력 핀부(120)는 복수의 핀을 포함하여 구성되고, 칩 정보를 획득하기 위한 테스트용 칩(150)과 하나 이상의 핀을 통해 상호 연결되어 테스트용 칩(150)으로 테스트 신호를 출력하고, 테스트용 칩(150)으로부터 테스트 신호에 상응하는 결과 신호를 수신한다.
테스트용 칩(150)으로 전송되는 테스트 신호는 예를 들어 디지털 릴레이에 대한 온/오프 단속 신호, 단속 주기 등에 대한 신호이거나 사인 파형의 주파수를 가변하기 위한 신호 등 중 하나 이상일 수 있다.
또한, 테스트용 칩(150)으로부터 수신되는 결과 신호는 테스트 신호에 따른 테스트용 칩(150)의 처리 결과에 대한 신호로서 예를 들어 온/오프 단속 신호에 대한 응답 신호, 단속 주기에 대한 응답 시간에 상응하는 신호, 주파수 가변에 대한 응답 신호 등 중 하나 이상일 수 있다.
입력부(125)는 사용자가 원하는 칩 정보에 상응하는 테스트 신호를 설정하기 위한 수단이다. 입력부(125)는 하나 이상의 기계식 버튼으로 구성되거나, 후술될 표시부(130)와 통합된 터치 감응 스크린에 표시되는 가상 버튼으로 구성되거나, 이들의 조합으로 구성될 수 있다.
입력부(125)를 이용하여 사용자에 의해 설정된 테스트 신호는 입출력 핀부(120)를 통해 테스트용 칩(150)으로 입력되고, 테스트용 칩(150)으로부터 상응하는 결과 신호가 수신되어 후술될 결과 파일 생성부(140)에 의해 결과 파일로 생성될 것이다.
또한 사용자는 입력부(125)를 이용하여 입출력 핀부(120)에 포함된 각 핀의 용도(예를 들어, 핀 0은 테스트 신호 출력용, 핀 1은 결과 신호 입력용 등)를 설정할 수도 있다.
표시부(130)는 사용자에 의해 설정된 테스트 신호의 특성 정보(예를 들어, 설정된 주파수값, 단속 주기값, 동작 온 신호, 동작 오프 신호 등)와 이에 상응하여 테스트용 칩(150)으로부터 수신된 결과 신호 정보(예를 들어, 응답 특성)를 디스플레이한다.
저장부(135)는 입출력 핀부(120)에 포함된 각 핀의 용도 설정 정보, 사용자에 의해 설정된 테스트 신호의 특성 정보, 테스트용 칩(150)으로부터 수신된 결과 신호 정보 및 결과 파일 생성부(140)에 의해 생성된 결과 파일 등 중 하나 이상을 저장한다.
결과 파일 생성부(140)는 저장부(135)에 저장된 테스트 신호의 특성 정보 및 결과 신호 정보를 이용하여 결과 파일을 생성한다.
결과 파일은 예를 들어, 전자적 형태의 칩 정보를 이용하여 컴퓨터 시뮬레이션을 수행하는 컴퓨터 시뮬레이션 장치뿐 아니라 그 이외의 다양한 장치에서 활용할 수 있도록 하기 위해 미리 지정된 중립 파일 형태(예를 들어, MS Excel 등의 프로그램의 실행 문서 파일 등)로 생성될 수 있다.
도 2는 본 발명의 일 실시예에 따른 칩 정보 획득 방법을 나타낸 순서도이다.
도 2를 참조하면, 단계 210에서 칩 정보 획득 장치(110)는 입출력 핀부(120)를 이용하여 테스트용 칩(150)과 전기적으로 연결된다.
칩 정보 획득 장치(110)는 단계 220에서 사용자가 입력부(125)를 이용하여 설정한 테스트 신호를 입출력 핀부(120)를 통해 테스트용 칩(150)으로 출력하고, 단계 230에서 테스트용 칩(150)으로부터 테스트 신호에 따른 동작 결과로서의 결과 신호를 입력받는다.
테스트 신호에 대한 특성 정보 및 결과 신호는 저장부(135)에 저장되어 유지될 수 있다.
단계 240에서 칩 정보 획득 장치(110)는 저장부(135)에 저장된 테스트 신호에 대한 특성 정보 및 결과 신호를 이용하여 다양한 디지털 기기에서 범용적으로 이용할 수 있는 중립 파일 형태의 결과 파일을 생성한다.
도 3은 본 발명의 다른 실시예에 따른 칩 정보 획득 장치의 구성을 개략적으로 나타낸 블록도이다.
도 3을 참조하면, 칩 정보 획득 장치(110)는 입출력 핀부(120), 입력부(125), 표시부(130), 저장부(135), 결과 파일 생성부(140), 수신부(310) 및 문자 인식부(320)를 포함할 수 있다. 도 3에는 카메라 장치(330)가 독립된 구성 요소로 도시되었으나, 칩 정보 획득 장치(110)의 일 구성요소로 포함될 수도 있음은 당연하다.
수신부(310)는 테스트용 칩(150)의 표면에 대한 영상을 촬영한 카메라 장치(330)로부터 이미지 데이터를 수신한다.
문자 인식부(320)는 예를 들어 광학 문자 인식(OCR, Optical Character Recognition) 기술을 이용하여 이미지 데이터에 포함된 한글, 영문, 숫자 등 중 하나 이상을 편집 가능한 텍스트로 변환하여 저장부(135)에 저장한다.
일반적으로 칩(chip)의 외부 표면에 칩 고유번호, 모델명 등 중 하나 이상이 인쇄됨을 고려할 때, 문자 인식부(320)의 처리에 의해 테스트용 칩(150)의 식별 정보가 획득될 수 있다. 광학 문자 인식 기술은 당업자에게 자명한 사항이므로 이에 대한 구체적인 설명은 생략하기로 한다.
결과 파일 생성부(140)는 저장부(135)에 저장된 테스트 신호의 특성 정보 및 결과 신호 정보를 이용하여 결과 파일을 생성함에 있어 문자 인식부(320)에 의해 인식된 테스트용 칩(150)의 식별 정보가 더 포함되도록 할 수 있다.
상술한 칩 정보 획득 방법은 디지털 처리 장치에 내장되거나 설치된 프로그램 등에 의해 시계열적 순서에 따른 자동화된 절차로 수행될 수도 있음은 당연하다. 상기 프로그램을 구성하는 코드들 및 코드 세그먼트들은 당해 분야의 컴퓨터 프로그래머에 의하여 용이하게 추론될 수 있다. 또한, 상기 프로그램은 디지털 처리 장치가 읽을 수 있는 정보저장매체(computer readable media)에 저장되고, 디지털 처리 장치에 의하여 읽혀지고 실행됨으로써 상기 방법을 구현한다. 상기 정보저장매체는 자기 기록매체, 광 기록매체 및 캐리어 웨이브 매체를 포함한다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 : 칩 정보 획득 장치 120 : 입출력 핀부
125 : 입력부 130 : 표시부
135 : 저장부 140 : 결과 파일 생성부
150 : 테스트용 칩 310 : 수신부
320 : 문자 인식부 330 : 카메라 장치

Claims (4)

  1. 칩 정보 획득 장치에 있어서,
    하나 이상의 핀을 이용하여 테스트용 칩과 전기적으로 연결되어, 설정된 테스트 신호를 상기 테스트용 칩으로 출력하고, 상기 테스트용 칩으로부터 상기 테스트 신호에 상응하는 결과 신호를 입력받는 입출력 핀부;
    상기 테스트용 칩의 외부 표면을 촬영한 이미지 데이터에 대한 광학 문자 인식 처리를 통해 상기 테스트용 칩의 식별 정보를 획득하는 문자 인식부; 및
    상기 테스트 신호의 특성 정보와 상기 결과 신호에 상응하는 응답 정보 및 상기 식별 정보를 이용하여 전자적 데이터 형태의 결과 파일을 생성하는 결과 파일 생성부를 포함하는 칩 정보 획득 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 결과 파일은 중립 파일 형태로 생성되는 칩 정보 획득 장치.
  4. 삭제
KR1020120097422A 2012-09-04 2012-09-04 칩 정보 획득 장치 및 방법 KR101379265B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120097422A KR101379265B1 (ko) 2012-09-04 2012-09-04 칩 정보 획득 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120097422A KR101379265B1 (ko) 2012-09-04 2012-09-04 칩 정보 획득 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20140030803A KR20140030803A (ko) 2014-03-12
KR101379265B1 true KR101379265B1 (ko) 2014-03-28

Family

ID=50643169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120097422A KR101379265B1 (ko) 2012-09-04 2012-09-04 칩 정보 획득 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101379265B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102486624B1 (ko) * 2020-10-15 2023-01-11 (주)큐랩스 설계된 회로도에서의 회로 및 부품 검증 시스템 및 방법
CN114076891B (zh) * 2021-11-18 2024-08-30 中大智能科技股份有限公司 一种芯片检测系统
CN117724723A (zh) * 2023-12-18 2024-03-19 无锡众星微系统技术有限公司 一种Tile交换结构的布线通道代码生成方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070002599A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체 소자의 테스트 장치
KR20090020061A (ko) * 2007-08-22 2009-02-26 주식회사 동부하이텍 반도체 테스트 장치 및 그 테스트 방법
KR20100043083A (ko) * 2007-08-22 2010-04-27 베리지 (싱가포르) 피티이. 엘티디. 칩 테스터, 타이밍 정보 제공 방법, 테스트 설비 세트, 전파 지연 정보의 사후 처리 장치, 지연 정보의 사후 처리 방법, 칩 테스트 장비 및 피시험 장치 테스트 방법
KR20120095702A (ko) * 2011-02-21 2012-08-29 에스케이하이닉스 주식회사 반도체 테스트 장치 및 그의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070002599A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체 소자의 테스트 장치
KR20090020061A (ko) * 2007-08-22 2009-02-26 주식회사 동부하이텍 반도체 테스트 장치 및 그 테스트 방법
KR20100043083A (ko) * 2007-08-22 2010-04-27 베리지 (싱가포르) 피티이. 엘티디. 칩 테스터, 타이밍 정보 제공 방법, 테스트 설비 세트, 전파 지연 정보의 사후 처리 장치, 지연 정보의 사후 처리 방법, 칩 테스트 장비 및 피시험 장치 테스트 방법
KR20120095702A (ko) * 2011-02-21 2012-08-29 에스케이하이닉스 주식회사 반도체 테스트 장치 및 그의 동작 방법

Also Published As

Publication number Publication date
KR20140030803A (ko) 2014-03-12

Similar Documents

Publication Publication Date Title
US11010227B2 (en) Exception stack information acquisition method and device and computer-readable storage medium
US9454466B2 (en) Explaining partially illegal combinations in combinatorial models
CN107463331B (zh) 手势轨迹模拟方法、装置及电子设备
CN107729246B (zh) 针对目标应用的辅助测试方法、装置、设备及存储介质
JP2017084082A (ja) シミュレーション装置、試験シナリオファイル作成方法、及び試験シナリオファイルを用いた試験方法
KR101379265B1 (ko) 칩 정보 획득 장치 및 방법
O'Flynn A framework for embedded hardware security analysis
US20190042393A1 (en) Software analysis apparatus and software analysis method
US10042638B2 (en) Evaluating documentation coverage
CN111638439B (zh) 通信模块测试方法、装置、计算机设备和存储介质
US20100269080A1 (en) Computer-aided design system and method for simulating pcb specifications
CN117435483A (zh) 基于Formal工具的仿真验证激励生成方法、装置、介质及终端
CN115599618B (zh) 寄存器动态改配验证方法、装置、存储介质和处理器
CN109324838B (zh) 单片机程序的执行方法、执行装置及终端
CN111352530A (zh) 电容按键信号阈值范围的调整方法、装置及终端设备
CN111159028A (zh) 网页测试方法及装置
CN106650138B (zh) 一种自动实现静态和动态时序分析对比的方法
CN104380308A (zh) 读入设备、读入结果输出方法和程序
CN115550826A (zh) Mic阵列的检测分析方法、装置、设备及存储介质
CN112580291B (zh) 一种进行集成电路实验的方法和设备
CN105447212A (zh) 产生集成电路的验证平台文件的方法与编译系统
CN111352780B (zh) 通路的状态确定方法、设备及可读存储介质
CN112346780A (zh) 一种信息处理方法、装置和存储介质
JP6818568B2 (ja) 通信装置、通信仕様差分抽出方法及び通信仕様差分抽出プログラム
CN111352023A (zh) 晶振检测方法、装置及计算机可读存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant