CN111352780B - 通路的状态确定方法、设备及可读存储介质 - Google Patents

通路的状态确定方法、设备及可读存储介质 Download PDF

Info

Publication number
CN111352780B
CN111352780B CN202010123310.8A CN202010123310A CN111352780B CN 111352780 B CN111352780 B CN 111352780B CN 202010123310 A CN202010123310 A CN 202010123310A CN 111352780 B CN111352780 B CN 111352780B
Authority
CN
China
Prior art keywords
tested
gpio interface
level
state
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010123310.8A
Other languages
English (en)
Other versions
CN111352780A (zh
Inventor
杨斌杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Yuning Intelligent Technology Co ltd
Original Assignee
Wuxi Yuning Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Yuning Intelligent Technology Co ltd filed Critical Wuxi Yuning Intelligent Technology Co ltd
Priority to CN202010123310.8A priority Critical patent/CN111352780B/zh
Publication of CN111352780A publication Critical patent/CN111352780A/zh
Application granted granted Critical
Publication of CN111352780B publication Critical patent/CN111352780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种通路的状态确定方法、设备及可读存储介质，该方法包括步骤：获取到待测试GPIO接口的编号；基于所述待测试GPIO接口的编号，改变所述待测试GPIO接口的电平，并获取所述待测试GPIO接口改变后的电平；根据所述改变后的电平确定所述待测试GPIO接口的状态是否正常；若所述待测试GPIO接口的状态正常，则确定所述待测试GPIO接口所对应的通路的状态正常。实现了通过软件的方法，而不借助该待测试GPIO接口对应的外部设备即可完成该待测试GPIO接口所对应的通路的状态的确定，从而降低了生产成本。

Description

通路的状态确定方法、设备及可读存储介质
技术领域
本发明涉及通路的状态测试技术领域，尤其涉及一种通路的状态确定方法、设备及可读存储介质。
背景技术
手机上诸如相机，LED(Light Emitting Diode，发光二极管)，指纹等外部设备是通过GPIO(General-purpose input/output，通用输入与输出)接口来控制的，上述GPIO接口与上述外部设备接口之间的通路是否正常决定了这些外部设备的功能是否正常，是手机PCBA(Printed Circuit Board Assembly，成品线路板)主板质量检查的重要环节。
通常工厂生产测试是通过检测外部设备功能是否正常来判断GPIO接口与外部设备接口之间的通路是否正常的，但是这种方法需要外部设备配合，会增加生产成本。
由此可知，目前检测GPIO接口与外部设备接口之间的通路是否正常会增加生产成本。
发明内容
本发明的主要目的在于提供一种通路的状态确定方法、设备及可读存储介质，旨在解决现有的通路的状态确定方案会增加生产成本的技术问题。
为实现上述目的，本发明提供一种通路的状态确定方法，成品线路板PCBA主板的中央处理器CPU包括至少一个通用输入与输出GPIO接口，所述GPIO接口在所述PCBA主板上有唯一的编号，所述通路的状态确定方法包括以下步骤：
获取到待测试GPIO接口的编号；
基于所述待测试GPIO接口的编号，改变所述待测试GPIO接口的电平，并获取所述待测试GPIO接口改变后的电平；
根据所述改变后的电平确定所述待测试GPIO接口的状态是否正常；
若所述待测试GPIO接口的状态正常，则确定所述待测试GPIO接口所对应的通路的状态正常。
可选地，所述基于所述待测试GPIO接口的编号，改变所述待测试GPIO接口的电平的步骤，包括：
基于所述待测试GPIO接口的编号，向所述CPU发送使所述待测试GPIO接口处于上拉状态的上拉指令，以通过所述上拉指令改变所述待测试GPIO接口的电平；
基于所述待测试GPIO接口的编号，向所述CPU发送使所述待测试GPIO接口处于下拉状态的下拉指令，以通过所述下拉指令改变所述待测试GPIO接口的电平。
可选地，所述获取所述待测试GPIO接口的电平的步骤，包括：
获取所述待测试GPIO接口处于上拉状态时的所述待测试GPIO接口的电平，作为第一电平；
获取所述待测试GPIO接口处于下拉状态时的所述待测试GPIO接口的电平，作为第二电平，其中，所述第一电平和所述第二电平为所述待测试GPIO接口改变后的电平。
可选地，所述根据所述改变后的电平确定所述待测试GPIO接口的状态是否正常的步骤，包括：
基于所述第一电平和所述第二电平，确定所述待测试GPIO接口的状态是否正常。
可选地，所述待测试GPIO接口为输入模式，外部向所述待测试GPIO接口输入高电平，所述基于所述第一电平和所述第二电平，确定所述待测试GPIO接口的状态是否正常的步骤，包括：
若所述第一电平为所述高电平和所述第二电平为所述高电平，则确定所述待测试GPIO接口的状态正常。
可选地，所述基于所述第一电平和所述第二电平，确定所述待测试GPIO接口的状态是否正常的步骤，还包括：
若所述第一电平为低电平和/或所述第二电平为低电平，则确定所述待测试GPIO接口的状态异常。
可选地，所述若所述第一电平为低电平和/或所述第二电平为低电平，则确定所述待测试GPIO接口所对应的通路的状态异常的步骤之后，包括：
记录所述待测试GPIO接口的状态异常时的所述待测试GPIO接口的编号。
此外，为实现上述目的，本发明还提供一种通路的状态确定设备，所述通路的状态确定设备包括存储器、处理器和存储在所述存储器上并可在所述处理器上运行的通路的状态确定程序，所述通路的状态确定程序被所述处理器执行时实现如上所述的通路的状态确定方法的步骤。
此外，为实现上述目的，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有通路的状态确定程序，所述通路的状态确定程序被处理器执行时实现如上所述的通路的状态确定方法的步骤。
本发明通过获取到待测试GPIO接口的编号；基于所述待测试GPIO接口的编号，改变所述待测试GPIO接口的电平，并获取所述待测试GPIO接口改变后的电平；根据所述改变后的电平确定所述待测试GPIO接口的状态是否正常；若所述待测试GPIO接口的状态正常，确定所述待测试GPIO接口所对应的通路的状态正常。具体地，在测试过程中，向CPU发送改变待测试GPIO接口的编号所对应的待测试GPIO接口的电平的指令，在CPU执行改变待测试GPIO接口的编号所对应的待测试GPIO接口的电平的指令之后，获取该待测试GPIO接口的编号所对应的待测试GPIO接口的电平，根据该待测试GPIO接口的电平可确定该待测试GPIO接口的状态是否正常，由此可确定该GPIO接口所对应的通路的状态是否正常。实现了通过软件的方法，而不借助该待测试GPIO接口对应的外部设备即可确定该待测试GPIO接口所对应的通路的状态，从而降低了生产成本。
附图说明
图1是本发明通路的状态确定方法第一实施例的流程示意图；
图2是本发明通路的状态确定方法实现过程中所涉及的硬件电路图；
图3是本发明实施例中待测试GPIO接口的状态全部正常的测试结果示意图；
图4是本发明实施例中包含待测试GPIO接口的状态异常情况的测试结果示意图；
图5是本发明实施例方案涉及的硬件运行环境的结构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明提供一种通路的状态确定方法，参照图1，图1为本发明通路的状态确定方法第一实施例的流程示意图。
本发明实施例提供了通路的状态确定方法的实施例，需要说明的是，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。通路的状态确定方法可应用于PCBA主板，其中，PCBA主板可为手机PCBA主板，或者其他终端设备的PCBA主板。为了便于描述，以下省略执行主体描述通路的状态确定方法的各个步骤。通路的状态确定方法包括：
步骤S10，获取到待测试GPIO接口的编号。
安卓程序无法直接向硬件下发改变硬件状态的指令，而驱动程序则可以直接向硬件下发改变硬件状态的指令，因此，安卓程序可将指令下发给驱动程序，而后驱动程序根据具体指令对硬件进行操作。另外，安卓程序和驱动程序之间无法直接相互进行通信，它们之间需要借助虚拟设备才能实现相互通信。
以测试手机PCBA主板的GPIO接口与外部设备接口之间的通路的状态为例，在获取到待测试GPIO接口的编号之前，电脑端工具(用于显示测试结果)控制手机PCBA主板进入Factory Mode(工厂模式),此时，会创建相应的虚拟设备。在手机PCBA主板进入工厂模式之后，电脑端工具通过Kernel Port(内核端口)与手机PCBA主板进行通讯。在电脑端工具与手机PCBA主板建立连接之后，电脑端工具发送“AT(Attention)”指令(“AT”指令是应用于手机PCBA主板与电脑端工具之间的连接与通信的指令)使手机PCBA主板进入GPIO接口测试程序(安卓程序，用于向对应的驱动程序下发测试指令和待测试GPIO接口的编号，并且向电脑端工具反馈测试结果)，手机PCBA主板可以接收并分析由电脑端发送的“AT”指令，根据该“AT”指令寻找该GPIO接口测试程序，若手机PCBA主板中存在该GPIO接口测试程序，则手机PCBA主板进入该GPIO接口测试程序。
一般地，手机PCBA主板上的CPU会有多个GPIO接口，手机PCBA主板生产厂商在手机PCBA主板出厂时，会给该手机PCBA主板上的CPU上的每一个GPIO接口进行编号，该编号在当前手机PCBA主板上具有唯一性，以区分该手机PCBA主板上的CPU上的GPIO接口。其中，该手机PCBA主板上的CPU上的GPIO接口包括输入模式和输出模式，以及至少存在上拉状态和下拉状态，上述两种模式和上述两个状态都可由驱动程序通过CPU上的GPIO接口控制寄存器进行控制。
具体地，在检测到上述GPIO接口测试程序下发的开始测试指令时，通过输入与输出通道管理函数ioctl，获取上述GPIO接口测试程序下发的，记录在上述GPIO接口测试程序中，与开始测试指令对应的待测试GPIO接口的编号，其中，每个待测试GPIO接口对应一个开始测试指令，输入与输出通道管理函数ioctl每次只发送一个待测试GPIO接口的编号，当然，在其他实施例中，上述输入与输出通道管理函数ioctl也可以将所有需要测试的待测试GPIO接口的编号一次性发送。
步骤S20，基于所述待测试GPIO接口的编号，改变所述待测试GPIO接口的电平，并获取所述待测试GPIO接口改变后的电平。
具体地，在开始测试后，根据获取到的待测试GPIO接口的编号，通过CPU上的GPIO接口控制寄存器改变与该编号对应的待测试GPIO接口的电平，并通过CPU上的GPIO接口的数据寄存器，获取待测试GPIO接口改变之后的电平。其中，CPU上的GPIO接口的数据寄存器用来存储包括待测试GPIO接口的电平在内的数据，并且以数字信号的形式保存，数字信号包括0、1。其中，数据寄存器存储的数字信号是经过CPU计算之后的最终结果，数字信号0代表低电平、数字信号1代表高电平。
进一步地，所述基于所述待测试GPIO接口的编号，改变所述待测试GPIO接口的电平的步骤，包括：
步骤a，基于所述待测试GPIO接口的编号，向所述CPU发送使所述待测试GPIO接口处于上拉状态的指令，以通过所述上拉指令改变所述待测试GPIO接口的电平；
步骤b，基于所述待测试GPIO接口的编号，向所述CPU发送使所述待测试GPIO接口处于下拉状态的指令，以通过所述下拉指令改变所述待测试GPIO接口的电平。
具体地，在基于待测试GPIO接口的编号，改变待测试GPIO接口的电平时，需要向CPU发送两次指令，一次是通过上拉指令来改变该待测试GPIO接口的电平，一次是通过下拉指令来改变该待测试GPIO接口的电平。
参照图2，其中，CPU中包括待测试GPIO接口、可使该待测试GPIO接口处于上拉状态的电阻R1及其所在通路、可使该待测试GPIO接口处于上拉状态的电阻R2及其所在通路；在外设(外部设备)接口和其所对应的CPU上的待测试GPIO接口之间的通路所对应的模型电路中，存在一外设(外部设备)接口和其所对应的CPU上的待测试GPIO接口之间的通路与地之间的等效电阻R4，该等效电阻R4阻值可变，等效电阻R4阻值小时，说明外设(外部设备)接口和其所对应的CPU上的待测试GPIO接口之间的通路短路；等效电阻R4阻值大时，说明外设(外部设备)接口和其所对应的CPU上的待测试GPIO接口之间的通路断路或正常；手机PCBA主板至少由CPU、外部设备接口、CPU与外部设备接口之间的通路组成；测试小板通过外部设备接口与手机PCBA主板连通；电阻R1与电阻R2为CPU内部电阻，R3为测试小板上的电阻，其阻值大小远小于R1或R2即可，在本实施例中，R1与R2的阻值大小均为147KΩ，当然，对于不同的PCBA主板，其所对应的CPU内部电阻的阻值大小可能不同，如157KΩ，R3为4.7KΩ，当然，R3也可以为其它远小于R1或R2的阻值，如3.7KΩ，R4阻值为0或无穷大；“1”是指该待测试GPIO接口，R1与R2所处通路不同时与该待测试GPIO接口连通，R1处于V18的通路中，R2接地，R3处于V18的通路中，其中，V18代表系统电源，其电压为1.8V。具体地，上拉状态是指，将R1所在通路接入到该待测试GPIO接口所在通路中时，以改变该待测试GPIO接口的电平；下拉状态是指，将R2所在通路接入到该待测试GPIO接口所在通路中时，该待测试GPIO接口的电平。
进一步地，所述获取所述待测试GPIO接口改变后的电平的步骤，包括：
步骤c，获取所述待测试GPIO接口处于上拉状态时的所述待测试GPIO接口的电平，作为第一电平；
步骤d，获取所述待测试GPIO接口处于下拉状态时的所述待测试GPIO接口的电平，作为第二电平，其中，所述第一电平和所述第二电平为所述待测试GPIO接口改变后的电平。
具体地，在待测试GPIO接口处于上拉状态时，通过CPU获取该待测试GPIO接口的电平，将获取到的电平作为第一电平；在待测试GPIO接口处于下拉状态时，获取该待测试GPIO接口的电平，将获取到的电平作为第二电平，其中，第一电平和第二电平为待测试GPIO接口改变后的电平。
参照图2，该待测试GPIO接口的电平由该待测试GPIO接口的电压计算而来，要获取该待测试GPIO接口的电平，也就是要获取“1”处的电平，具体地，先获取“1”处的电压，而后通过计算公式，将“1”处的电压转换为“1”处的电平。
具体地，在待测试GPIO接口处于上拉状态时，也就是将R1所在通路接入到该待测试GPIO接口所在通路中时，“1”处电压的计算公式为
Figure BDA0002393864850000071
其中，R1//R3为R1与R3并联之后的总阻值，其计算公式为
Figure BDA0002393864850000072
在“1”处与其所对应的外部设备接口之间的通路正常时，R3＝4.7KΩ，R4为无穷大，计算结果为V18；在“1”处与其所对应的外部设备接口之间的通路断路时，R3相当于无穷大，R4为无穷大，计算结果为V18；在“1”处与其所对应的外部设备接口之间的通路短路时，R3＝4.7KΩ，R4＝0Ω，计算结果为0V。
在待测试GPIO接口处于下拉状态时，也就是将R2所在通路接入到该待测试GPIO接口所在通路中时，“1”处电压的计算公式为
Figure BDA0002393864850000073
其中，R2//R4为R2与R4并联之后的总阻值，其计算公式为
Figure BDA0002393864850000074
在“1”处与其所对应的外部设备接口之间的通路正常时，R3＝4.7KΩ，R4为无穷大，计算结果为0.98×V18；在“1”处与其所对应的外部设备接口之间的通路断路时，R3相当于无穷大，R4为无穷大，计算结果为0V；在“1”处与其所对应的外部设备接口之间的通路短路时，R3＝4.7KΩ，R4＝0Ω，计算结果为0V。
另外，在上述计算结果大于0.7×V18时，其对应转换得到的电平为高电平；在上述计算结果小于0.3×V18时，其对应转换得到的电平为低电平。其中，上述“0.7”和“0.3”由硬件的特性决定，在PCBA主板的规格说明书中会有记载。
具体地，在待测试GPIO接口处于上拉状态时，通过CPU上的GPIO接口的数据寄存器获取代表电平的数字信号，作为第一电平；在待测试GPIO接口处于下拉状态时，通过CPU上的GPIO接口的数据寄存器获取代表电平的数字信号，作为第二电平。其中，代表第一电平的数字信号和代表第二电平的数字信号均可为0或1，由待测试GPIO接口的状态而定。如待测试GPIO接口的状态正常，在待测试GPIO接口处于上拉状态时，该待测试GPIO接口的电压的CPU计算结果为V18，则CPU上的数据寄存器保存的代表待测试GPIO接口所对应的通路的状态的数字信号为1，那么获取到的第一电平为1，代表此时待测试GPIO接口处为高电平。
步骤S30，根据所述改变后的电平确定所述待测试GPIO接口的状态是否正常。
具体地，参照图2，在除待测试GPIO接口与和其所对应的外部设备接口之外的其它通路都确认正常之情况下，通过改变后的待测试GPIO接口的电平，来确定该待测试GPIO接口的状态是否正常。
进一步地，所述S30步骤，包括：
步骤S31，基于所述第一电平和所述第二电平，确定所述待测试GPIO接口的状态是否正常。
具体地，根据第一电平和第二电平，来确定该待测试GPIO接口的状态是否正常。
进一步地，所述GPIO接口为输入模式，外部向所述GPIO接口输入高电平，所述S31步骤，包括：
步骤S311，若所述第一电平为所述高电平和所述第二电平为所述高电平，则确定所述待测试GPIO接口的状态正常。
具体地，在获取到待测试GPIO接口的编号之后，首先向CPU发出将该待测试GPIO接口的编号所对应的待测试GPIO接口设置为输入模式的指令，以使该待测试GPIO接口可以接收测试小板所输入的高电平。参照图2，其中，待测试GPIO接口处于输入模式，测试小板通过PCBA主板的外部设备接口向CPU上的待测试GPIO接口输入高电平，此时，若无论CPU上的待测试GPIO接口处于上拉状态还是处于下拉状态时，通过该待测试GPIO接口获取的电平都是高电平，则该待测试GPIO接口的状态正常。
另外，在确定待测试GPIO接口的状态正常之后，将此结果上传给上述GPIO接口测试程序，其中，GPIO接口测试程序将本次测试的待测试GPIO接口的测试结果记录到待测试GPIO接口编号表中，在所有需要测试的待测试GPIO接口都测试完成，并且测试结果均为待测试GPIO接口的状态正常时，则GPIO接口测试程序告知电脑端工具测试通过的结果，如GPIO接口测试程序返回一个“pass”字符串给电脑端工具，之后该电脑端工具分析该“pass”字符串后，将测试结果显示出来，显示效果参照图3，其中，“TestIt...”为TestItem(测试项目)，“GPIO”代表当前测试项目为GPIO接口与外部设备接口之间的通路的状态确定项目；“Value”为测试中间结果，“OK”代表所有经过测试的待测试GPIO接口的状态都正常；“R”为result的英文缩写，代表最终结果，“P”为pass的英文缩写，代表当前被测试的手机PCBA主板通过了该待测试GPIO接口的状态的确定，代表当前被测试的手机PCBA主板的CPU上的所有GPIO接口的状态正常。
进一步地，所述S31步骤，还包括：
步骤S312，若所述第一电平为低电平和/或所述第二电平为低电平，则确定所述待测试GPIO接口的状态异常。
具体地，若CPU上的待测试GPIO接口处于上拉状态或者处于下拉状态，通过该待测试GPIO接口获取的电平存在低电平时，则说明该待测试GPIO接口与外部设备接口之间的通路存在短路或者断路的情况，可以确定该待测试GPIO接口的状态异常。
步骤S40，若所述待测试GPIO接口的状态正常，则确定所述待测试GPIO接口所对应的通路的状态正常。
具体地，通过确定待测试GPIO接口的状态是否正常，即可确定该待测试GPIO接口与和其所对应的外部设备接口之间的通路的状态是否正常，若确定待测试GPIO接口的状态正常，则可确定该待测试GPIO接口和与其所对应的外部设备接口之间的通路的状态正常；若确定待测试GPIO接口的状态异常，则可确定该待测试GPIO接口与和其所对应的外部设备接口之间的通路的状态异常，异常情况为该待测试GPIO接口和与其所对应的外部设备接口之间的通路为短路或断路。
在本实施例中，通过获取到待测试GPIO接口的编号；基于所述待测试GPIO接口的编号，改变所述待测试GPIO接口的电平，并获取所述待测试GPIO接口改变后的电平；根据所述改变后的电平确定所述待测试GPIO接口的状态是否正常；若所述待测试GPIO接口的状态正常，确定所述待测试GPIO接口所对应的通路的状态正常。具体地，在测试过程中，向CPU发送根据待测试GPIO接口的编号使待测试GPIO接口分别处于上拉状态和下拉状态的指令，其中，CPU处于输入模式，以接收外部输入的高电平，之后获取该待测试GPIO接口分别处于上拉状态和下拉状态时的待测试GPIO接口的电平，由于此时的CPU一直处于接收外部输入的高电平的状态，因此，若该待测试GPIO接口的状态正常，则无论该待测试GPIO接口处于上拉状态还是处于下拉状态，获取到的待测试GPIO接口的电平都会是高电平，也即此时的待测试GPIO接口所对应的通路的状态正常。实现了通过软件的方法，而不借助该待测试GPIO接口对应的外部设备即可确定该待测试GPIO接口所对应的通路的状态，从而降低了生产成本。
进一步地，基于上述第一实施例，在本发明第二实施例中，所述S312的步骤之后，包括：
步骤S313，记录所述待测试GPIO接口所对应的通路的状态异常时的所述待测试GPIO接口的编号。
在确定待测试GPIO接口的状态异常之后，将此结果上传给GPIO接口测试程序，其中，GPIO接口测试程序将本次测试的待测试GPIO接口的测试结果记录到待测试GPIO接口编号表中，在所有需要测试的待测试GPIO接口都测试完成之后，若测试结果中包含待测试GPIO接口的状态异常的情况，将该待测试GPIO接口的状态异常的待测试GPIO接口的编号传递给电脑端工具，之后该电脑端工具将测试结果以及待测试GPIO接口的状态异常的待测试GPIO接口的编号显示出来，显示效果参照图4，“TestItem”为测试项目，“GPIO”代表当前测试项目为通路的状态确定项目；“Value”为测试中间结果，其中的“163、164、75、76”代表测试过程中待测试GPIO接口异常的待测试GPIO接口编号；“R”为result的英文缩写，代表最终结果，“F”为fail的英文缩写，代表当前被测试的手机PCBA主板没有通过该待测试GPIO接口的状态的确定，代表当前被测试的手机PCBA主板的CPU上的所有GPIO接口中存在的状态异常的GPIO接口。
在本实施例中，通过记录待测试GPIO接口的状态异常时的GPIO接口的编号，以使电脑端工具显示该GPIO接口的编号，便于测试人员根据该GPIO接口的编号确定该GPIO接口的状态的异常原因。
此外，本发明还提供一种通路的状态确定设备。如图5所示，图5是本发明实施例方案涉及的硬件运行环境的结构示意图。
需要说明的是，图5即可为通路的状态确定设备的硬件运行环境的结构示意图。
如图5所示，该通路的状态确定设备可以包括：处理器1001，例如CPU，存储器1005，用户接口1003，网络接口1004，通信总线1002。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(Display)、输入单元比如键盘(Keyboard)，可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。存储器1005可以是高速RAM存储器，也可以是稳定的存储器(non-volatile memory)，例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。
可选地，通路的状态确定设备还可以包括RF(Radio Frequency，射频)通路，传感器、音频通路、WiFi模块等等。
本领域技术人员可以理解，图5中示出的通路的状态确定设备结构并不构成对通路的状态确定设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
如图5所示，作为一种计算机存储介质的存储器1005中可以包括操作系统、网络通信模块、用户接口模块以及通路的状态确定程序。其中，操作系统是管理和控制通路的状态确定设备硬件和软件资源的程序，支持通路的状态确定程序以及其它软件或程序的运行。
在图5所示的通路的状态确定设备中，用户接口1003主要用于连接终端，与终端进行数据通信，如接收终端发送的开始测试指令；网络接口1004主要用于后台服务器，与后台服务器进行数据通信；处理器1001可以用于调用存储器1005中存储的通路的状态确定程序，并执行如上所述的通路的状态确定方法的步骤。
本发明通路的状态确定设备具体实施方式与上述通路的状态确定方法各实施例基本相同，在此不再赘述。
此外，本发明实施例还提出一种计算机可读存储介质，所述计算机可读存储介质上存储有通路的状态确定程序，所述通路的状态确定程序被处理器执行时实现如上所述的通路的状态确定方法的步骤。
本发明计算机可读存储介质具体实施方式与上述通路的状态确定方法各实施例基本相同，在此不再赘述。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本发明实施例序号仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，设备，或者网络设备等)执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种通路的状态确定方法，其特征在于，成品线路板PCBA主板的中央处理器CPU包括至少一个通用输入与输出GPIO接口，所述GPIO接口在所述PCBA主板上有唯一的编号，所述通路的状态确定方法包括以下步骤：
获取到待测试GPIO接口的编号；
基于所述待测试GPIO接口的编号，改变所述待测试GPIO接口的电平，并获取所述待测试GPIO接口改变后的电平；所述电平基于等效电阻计算得到，所述等效电阻为外设接口和CPU上的待测试GPIO接口之间的通路与地之间的电阻，所述待测试GPIO接口与所述外设接口相对应；
根据所述改变后的电平确定所述待测试GPIO接口的状态是否正常；
若所述待测试GPIO接口的状态正常，则确定所述待测试GPIO接口所对应的通路的状态正常；
其中，在所述待测试GPIO接口处于上拉状态时，所述改变后的电平是基于计算公式
Figure FDA0003800905100000011
计算得到的电压与0.7×V18的大小确定的；在所述待测试GPIO接口处于下拉状态时，所述改变后的电平是基于计算公式
Figure FDA0003800905100000012
计算得到的电压与0.7×V18的大小确定的；其中，V18为系统电源，R1和R2为所述CPU内部电阻，R3为测试小板上的电阻，R4为所述等效电阻。
2.如权利要求1所述的方法，其特征在于，所述基于所述待测试GPIO接口的编号，改变所述待测试GPIO接口的电平的步骤，包括：
基于所述待测试GPIO接口的编号，向所述CPU发送使所述待测试GPIO接口处于上拉状态的上拉指令，以通过所述上拉指令改变所述待测试GPIO接口的电平；
基于所述待测试GPIO接口的编号，向所述CPU发送使所述待测试GPIO接口处于下拉状态的下拉指令，以通过所述下拉指令改变所述待测试GPIO接口的电平。
3.如权利要求2所述的方法，其特征在于，所述获取所述待测试GPIO接口改变后的电平的步骤，包括：
获取所述待测试GPIO接口处于上拉状态时的所述待测试GPIO接口的电平，作为第一电平；
获取所述待测试GPIO接口处于下拉状态时的所述待测试GPIO接口的电平，作为第二电平，其中，所述第一电平和所述第二电平为所述待测试GPIO接口改变后的电平。
4.如权利要求3所述的方法，其特征在于，所述根据所述改变后的电平确定所述待测试GPIO接口的状态是否正常的步骤，包括：
基于所述第一电平和所述第二电平，确定所述待测试GPIO接口的状态是否正常。
5.如权利要求4所述的方法，其特征在于，所述待测试GPIO接口为输入模式，外部向所述待测试GPIO接口输入高电平，所述基于所述第一电平和所述第二电平，确定所述待测试GPIO接口的状态是否正常的步骤，包括：
若所述第一电平为所述高电平和所述第二电平为所述高电平，则确定所述待测试GPIO接口的状态正常。
6.如权利要求4所述的方法，其特征在于，所述基于所述第一电平和所述第二电平，确定所述待测试GPIO接口的状态是否正常的步骤，还包括：
若所述第一电平为低电平和/或所述第二电平为低电平，则确定所述待测试GPIO接口的状态异常。
7.如权利要求6所述的方法，其特征在于，所述若所述第一电平为低电平和/或所述第二电平为低电平，则确定所述待测试GPIO接口的状态异常的步骤之后，包括：
记录所述待测试GPIO接口的状态异常时的所述待测试GPIO接口的编号。
8.一种通路的状态确定设备，其特征在于，所述通路的状态确定设备包括存储器、处理器和存储在所述存储器上并可在所述处理器上运行的通路的状态确定程序，所述通路的状态确定程序被所述处理器执行时实现如权利要求1至7中任一项所述的通路的状态确定方法的步骤。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有通路的状态确定程序，所述通路的状态确定程序被处理器执行时实现如权利要求1至7中任一项所述的通路的状态确定方法的步骤。
CN202010123310.8A 2020-02-27 2020-02-27 通路的状态确定方法、设备及可读存储介质 Active CN111352780B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010123310.8A CN111352780B (zh) 2020-02-27 2020-02-27 通路的状态确定方法、设备及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010123310.8A CN111352780B (zh) 2020-02-27 2020-02-27 通路的状态确定方法、设备及可读存储介质

Publications (2)

Publication Number Publication Date
CN111352780A CN111352780A (zh) 2020-06-30
CN111352780B true CN111352780B (zh) 2022-10-21

Family

ID=71192388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010123310.8A Active CN111352780B (zh) 2020-02-27 2020-02-27 通路的状态确定方法、设备及可读存储介质

Country Status (1)

Country Link
CN (1) CN111352780B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111983437B (zh) * 2020-08-25 2023-09-08 深圳市旗开电子有限公司 一种5g模块产品gpio口测试电路及测试方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100229041A1 (en) * 2009-03-06 2010-09-09 Moxa Inc. Device and method for expediting feedback on changes of connection status of monitioring equipments
CN103424703B (zh) * 2012-05-22 2016-09-14 中兴通讯股份有限公司 一种识别不同厚度电池的装置及其方法
CN106556752A (zh) * 2015-09-25 2017-04-05 鸿富锦精密工业(武汉)有限公司 Gpio接口侦测电路
CN109032878A (zh) * 2018-09-13 2018-12-18 郑州云海信息技术有限公司 一种gpio测试方法和装置
CN110579701A (zh) * 2019-09-16 2019-12-17 晶晨半导体(上海)股份有限公司 一种集成芯片的引脚连通性的检测方法

Also Published As

Publication number Publication date
CN111352780A (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
CN106776294B (zh) 安卓手机自动化测试方法和系统
CN105630686A (zh) 一种应用遍历测试方法、设备和移动终端
CN112839323A (zh) 蓝牙设备的测试方法、装置、终端和计算机可读存储介质
CN114578790B (zh) 一种无人机飞控自动测试方法、系统、设备和介质
CN111693294A (zh) 车辆检测方法、装置、终端设备及存储介质
CN111352780B (zh) 通路的状态确定方法、设备及可读存储介质
US20070208527A1 (en) Test apparatus and test method
CN106411649A (zh) 一种用于远程播放系统的控制方法及装置
CN103336241B (zh) 一种测试嵌入式PCBA上Modem模块的方法及其系统
CN109992551B (zh) Usb c型接口信息读取方法和信息读取电路
CN109164874B (zh) 一种信息处理方法及电子设备
CN107086899B (zh) 串口智能测试装置及测试方法
CN107402856B (zh) Usb端口的测试方法、装置及可读存储介质
CN115550826A (zh) Mic阵列的检测分析方法、装置、设备及存储介质
US20180059179A1 (en) Automatic control system and automatic instrument searching method for the same
US20040246001A1 (en) Method and apparatus for guided establishment of a signal probe configuration
CN114253784A (zh) 芯片测试模式的配置方法、装置、soc芯片及电子设备
CN113127099B (zh) 服务器配置方法、装置、设备及存储介质
CN110470927B (zh) 一种按键测试方法及按键测试装置
CN114064485A (zh) 一种软件测试方法、系统、计算机设备及可读存储介质
CN113472611A (zh) 获取WiFi信号强度的方法、装置及可读存储介质
CN109684525B (zh) 文档显示方法、装置、存储介质及测试设备
CN112783708A (zh) Dtu硬件测试方法、终端和计算机可读存储介质
CN116953418B (zh) 射频测试方法、系统、设备及计算机可读存储介质
KR100396680B1 (ko) 디지털 티브이의 진단방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant