CN110579701A - 一种集成芯片的引脚连通性的检测方法 - Google Patents
一种集成芯片的引脚连通性的检测方法 Download PDFInfo
- Publication number
- CN110579701A CN110579701A CN201910872064.3A CN201910872064A CN110579701A CN 110579701 A CN110579701 A CN 110579701A CN 201910872064 A CN201910872064 A CN 201910872064A CN 110579701 A CN110579701 A CN 110579701A
- Authority
- CN
- China
- Prior art keywords
- level state
- output
- integrated chip
- pin
- output interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及集成电路技术领域，尤其涉及一种集成芯片的引脚连通性的检测方法，步骤S1、提供一集成芯片，集成芯片提供一通用输入输出接口；步骤S2、提供一终端设备，终端设备提供一输出引脚，输出引脚与通用输入输出接口一一对应连接；步骤S3、通过切换通用输入输出接口的高低电平状态，检测输出引脚的电平状态，以判断集成芯片与终端设备的线路连接关系。有益效果：检测集成芯片的外围电路的引脚连通性，减少硬件的操作难度，观察方便，测试结果准确，进一步提高了调试进度。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种集成芯片的引脚连通性的检测方法。
背景技术
随着集成芯片的快速发展，集成芯片的引脚功能丰富，单个通用输入输出接口复用次数增加，验证不同终端设备，集成芯片端和终端设备连线纵横交错，需要改变的串阻很多，不确定的连通性影响了集成芯片的调试进度。
目前，业界采取的措施为，通过万用表阻抗档检测集成芯片端和终端设备的阻抗值，必须要知道集成芯片端和终端数设备的两个相通位置，操作较为繁琐，需要花费很多精力与时间，而且检测精度不高。
发明内容
针对现有技术中存在的上述问题，现提供一种集成芯片的引脚连通性的检测方法。
具体技术方案如下：
一种集成芯片的引脚连通性的检测方法，其中，包括：
步骤S1、提供一集成芯片，所述集成芯片提供一通用输入输出接口；
步骤S2、提供一终端设备，所述终端设备提供一输出引脚，所述输出引脚与所述通用输入输出接口一一对应连接；
步骤S3、通过切换所述通用输入输出接口的高低电平状态，检测所述输出引脚的电平状态，以判断所述集成芯片与所述终端设备的线路连接关系。
优选的，所述通用输入输出接口设置为复数个，所述输出引脚为复数个；
每个所述通用输入输出接口与每个所述输出引脚一一对应连接。
优选的，于所述步骤S3中，采用一检测器依次点击复数个所述输出引脚，以检测每个所述输出引脚的高低电平状态。
优选的，于所述步骤S3中，所述检测器为示波器，所述示波器用于显示所述输出引脚的高低电平状态。
优选的，于所述步骤S3中，所述通用输入输出接口的高低电平状态的配置过程包括以下步骤：
步骤S30、启动所述通用输入输出接口；
步骤S31、将所述通用输入输出接口的电平状态设置为一第一预设电平状态；
步骤S32、于所述第一预设电平状态保持一预设时间之后，将所述通用输入输出接口的电平状态设置为一第二预设电平状态。
优选的，于所述步骤S3中将所述通用输入输出接口的高低电平状态的配置过程循环一预设次数。
优选的，所述第一预设电平状态为高电平状态；
所述第二预设电平状态为低电平状态。
优选的，所述通用输入输出接口的高电平状态的引脚电压为1.8V；
所述通用输入输出接口的低电平状态的引脚电压为0V。
优选的，所述预设时间设置为2s；
所述预设次数为20000次。
优选的，所述通用输入输出接口的高低电平状态的配置过程通过编写运行脚本生成。
本发明的技术方案有益效果在于：提供一种集成芯片的引脚连通性的检测方法，检测集成芯片的外围电路的引脚连通性，减少硬件的操作难度，观察方便，测试结果准确，进一步提高了调试进度。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明的实施例的集成芯片的引脚连通性的检测方法的步骤流程图；
图2为本发明的实施例的集成芯片的引脚连通性的检测方法的通用输入输出接口的高低电平状态的配置过程的步骤流程图；
图3为本发明的实施例的集成芯片的引脚连通性的检测方法的检测波形图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明包括一种集成芯片的引脚连通性的检测方法，其中，包括：
步骤S1、提供一集成芯片，集成芯片提供一通用输入输出接口；
步骤S2、提供一终端设备，终端设备提供一输出引脚，输出引脚与通用输入输出接口一一对应连接；
步骤S3、通过切换通用输入输出接口的高低电平状态，检测输出引脚的电平状态，以判断集成芯片与终端设备的线路连接关系。
通过上述集成芯片的引脚连通性的检测方法的技术方案，如图1所示，通过预先配置的通用输入输出接口的高低电平状态，检测终端设备的连接的输出引脚的高低电平状态，如果输出引脚的电平状态与通用输入输出接口的电平状态保持一致，则说明输出引脚与通用输入输出接口连接正常。
进一步地，通用输入输出接口可以设置为复数个，输出引脚也可以为复数个，每个通用输入输出接口与每个输出引脚一一对应连接，其中通用输入输出接口可以是通用输入输出接口接口，输出引脚可以是PIN脚，检测复数个输出引脚的电平状态的方法与上述检测方法一致，依次检测每个输出引脚的电平状态，以判断集成芯片与终端设备的线路连接关系。
进一步地，检测集成芯片的外围电路的引脚连通性，减少硬件的操作难度，观察方便，测试结果准确，进一步提高了调试进度。
上述技术方案中，作为较优的实施方式，于步骤S3中，采用一检测器依次点击复数个输出引脚，以检测每个输出引脚的高低电平状态。其中，检测器为示波器，示波器用于显示输出引脚的高低电平状态。通过常用的示波器的检测笔依次切换点击输出引脚，就可以从示波器上观察得到检测每个输出引脚的高低电平状态，进而判断出集成芯片与终端设备的线路连接是否正常。这种操作方式简单，减少硬件的操作难度，观察方便，测试结果准确，进一步提高了调试进度。
上述技术方案中，作为较优的实施方式，于步骤S3中，通用输入输出接口的高低电平状态的配置过程包括以下步骤：
步骤S30、启动通用输入输出接口；
步骤S31、将通用输入输出接口的电平状态设置为一第一预设电平状态，其中第一预设电平状态为高电平状态，且通用输入输出接口的高电平状态的引脚电压为1.8V；
步骤S32、于第一预设电平状态保持一预设时间之后，将通用输入输出接口的电平状态设置为一第二预设电平状态，其中预设时间设置为2s，第二预设电平状态为低电平状态，且通用输入输出接口的低电平状态的引脚电压为0V。
上述技术方案中，作为较优的实施方式，于步骤S3中将通用输入输出接口的高低电平状态的配置过程循环一预设次数，其中预设次数设置为20000次。
具体地，如图2所示，通用输入输出接口的高低电平状态的配置过程通过编写运行脚本生成，预先配置通用输入输出接口的高低电平状态，依次检测每个输出引脚的高低电平状态，并判断输出引脚的电平状态与通用输入输出接口的电平状态是否保持一致，如果输出引脚的电平状态与通用输入输出接口的电平状态保持一致，则说明输出引脚与通用输入输出接口连接正常，即说明集成芯片与终端设备的线路连接关系正常。
进一步地，采用示波器检测每个输出引脚的高低电平状态，检测波形如图3所示，横坐标用于表示时间t，单位为ns，纵坐标用于表示电压U，单位为V，当通用输入输出接口处于高电平状态时，示波器的波形上拉至1.8V；当通用输入输出接口处于低电平状态时，示波器的波形下拉至0V。检测者只需要通过观察示波器就可以判断集成芯片与终端设备的线路连接是否正常。
可拓展地，采用该方法可以完成自动化检测集成芯片的外围电路的表面贴装的引脚连通性，操作方式简单，减少硬件的操作难度，观察方便，测试结果准确，进一步提高了调试进度。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种集成芯片的引脚连通性的检测方法，其特征在于，包括：
步骤S1、提供一集成芯片，所述集成芯片提供一通用输入输出接口；
步骤S2、提供一终端设备，所述终端设备提供一输出引脚，所述输出引脚与所述通用输入输出接口一一对应连接；
步骤S3、通过切换所述通用输入输出接口的高低电平状态，检测所述输出引脚的电平状态，以判断所述集成芯片与所述终端设备的线路连接关系。
2.根据权利要求1所述的检测方法，其特征在于，所述通用输入输出接口设置为复数个，所述输出引脚为复数个；
每个所述通用输入输出接口与每个所述输出引脚一一对应连接。
3.根据权利要求2所述的检测方法，其特征在于，于所述步骤S3中，采用一检测器依次点击复数个所述输出引脚，以检测每个所述输出引脚的高低电平状态。
4.根据权利要求3所述的检测方法，其特征在于，于所述步骤S3中，所述检测器为示波器，所述示波器用于显示所述输出引脚的高低电平状态。
5.根据权利要求1所述的检测方法，其特征在于，于所述步骤S3中，所述通用输入输出接口的高低电平状态的配置过程包括以下步骤：
步骤S30、启动所述通用输入输出接口；
步骤S31、将所述通用输入输出接口的电平状态设置为一第一预设电平状态；
步骤S32、于所述第一预设电平状态保持一预设时间之后，将所述通用输入输出接口的电平状态设置为一第二预设电平状态。
6.根据权利要求5所述的检测方法，其特征在于，于所述步骤S3中将所述通用输入输出接口的高低电平状态的配置过程循环一预设次数。
7.根据权利要求5所述的检测方法，其特征在于，所述第一预设电平状态为高电平状态；
所述第二预设电平状态为低电平状态。
8.根据权利要求7所述的检测方法，其特征在于，所述通用输入输出接口的高电平状态的引脚电压为1.8V；
所述通用输入输出接口的低电平状态的引脚电压为0V。
9.根据权利要求7所述的检测方法，其特征在于，所述预设时间设置为2s；
所述预设次数为20000次。
10.根据权利要求6所述的检测方法，其特征在于，所述通用输入输出接口的高低电平状态的配置过程通过编写运行脚本生成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910872064.3A CN110579701A (zh) | 2019-09-16 | 2019-09-16 | 一种集成芯片的引脚连通性的检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910872064.3A CN110579701A (zh) | 2019-09-16 | 2019-09-16 | 一种集成芯片的引脚连通性的检测方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110579701A true CN110579701A (zh) | 2019-12-17 |
Family
ID=68811571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910872064.3A Pending CN110579701A (zh) | 2019-09-16 | 2019-09-16 | 一种集成芯片的引脚连通性的检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110579701A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111352780A (zh) * | 2020-02-27 | 2020-06-30 | 无锡宇宁智能科技有限公司 | 通路的状态确定方法、设备及可读存储介质 |
| CN111665432A (zh) * | 2020-05-22 | 2020-09-15 | 中国人民解放军国防科技大学 | 芯片引脚复用模块的验证方法、装置、设备及存储介质 |
| CN113448781A (zh) * | 2020-03-24 | 2021-09-28 | 中移物联网有限公司 | 一种通用输入输出接口的测试方法、装置及设备 |
| CN113945822A (zh) * | 2021-09-14 | 2022-01-18 | 深圳矽递科技股份有限公司 | 一种引脚测试装置及引脚测试方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1217630A2 (de) * | 2000-12-22 | 2002-06-26 | ATMEL Germany GmbH | Verfahren zur Prüfung von einer integrierten Schaltung |
| CN103543399A (zh) * | 2013-10-31 | 2014-01-29 | 哈尔滨工业大学 | 一种基于pci板卡的汽车can总线模块全自动检测系统和方法 |
| CN104701204A (zh) * | 2014-12-31 | 2015-06-10 | 南昌市科陆智能电网科技有限公司 | Sram芯片引脚焊接不良的检测方法及系统 |
| CN105140152A (zh) * | 2015-09-29 | 2015-12-09 | 中航海信光电技术有限公司 | 晶圆片级封装单片机引脚焊接检测方法 |
| CN108490334A (zh) * | 2018-03-09 | 2018-09-04 | 北京凌宇智控科技有限公司 | 芯片引脚焊接检测方法及检测装置 |
-
2019
- 2019-09-16 CN CN201910872064.3A patent/CN110579701A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1217630A2 (de) * | 2000-12-22 | 2002-06-26 | ATMEL Germany GmbH | Verfahren zur Prüfung von einer integrierten Schaltung |
| CN103543399A (zh) * | 2013-10-31 | 2014-01-29 | 哈尔滨工业大学 | 一种基于pci板卡的汽车can总线模块全自动检测系统和方法 |
| CN104701204A (zh) * | 2014-12-31 | 2015-06-10 | 南昌市科陆智能电网科技有限公司 | Sram芯片引脚焊接不良的检测方法及系统 |
| CN105140152A (zh) * | 2015-09-29 | 2015-12-09 | 中航海信光电技术有限公司 | 晶圆片级封装单片机引脚焊接检测方法 |
| CN108490334A (zh) * | 2018-03-09 | 2018-09-04 | 北京凌宇智控科技有限公司 | 芯片引脚焊接检测方法及检测装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111352780A (zh) * | 2020-02-27 | 2020-06-30 | 无锡宇宁智能科技有限公司 | 通路的状态确定方法、设备及可读存储介质 |
| CN113448781A (zh) * | 2020-03-24 | 2021-09-28 | 中移物联网有限公司 | 一种通用输入输出接口的测试方法、装置及设备 |
| CN113448781B (zh) * | 2020-03-24 | 2023-07-21 | 中移物联网有限公司 | 一种通用输入输出接口的测试方法、装置及设备 |
| CN111665432A (zh) * | 2020-05-22 | 2020-09-15 | 中国人民解放军国防科技大学 | 芯片引脚复用模块的验证方法、装置、设备及存储介质 |
| CN113945822A (zh) * | 2021-09-14 | 2022-01-18 | 深圳矽递科技股份有限公司 | 一种引脚测试装置及引脚测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110579701A (zh) | 一种集成芯片的引脚连通性的检测方法 | |
| US9753445B1 (en) | DUT continuity test with only digital IO structures apparatus and methods associated thereof | |
| US6954076B2 (en) | Aircraft multi-function wire and insulation tester | |
| CN105911417A (zh) | 一种测试线缆通断和正确性的测试装置及方法 | |
| CN108181570B (zh) | 芯片接地引脚连通性测试方法及装置、可读存储介质 | |
| CN102901905A (zh) | 一种并行总线测试装置及方法 | |
| CN110658439B (zh) | 一种保护电路的测试方法及系统 | |
| CN111965563A (zh) | 排线检测装置 | |
| CN213337987U (zh) | 一种连接线自动检测电路及装置 | |
| CN210465609U (zh) | 一种芯片测试系统 | |
| CN114167173A (zh) | 一种pcie信号测试装置、方法及其存储介质 | |
| CN209764982U (zh) | 一种接插件接插检测装置及硬件在环测试设备 | |
| CN102340427A (zh) | 网络接口测试电路 | |
| CN112986865A (zh) | 一种线缆功能检测方法、电路以及检测仪 | |
| CN106771794B (zh) | 多功能虚拟继电保护实验成套装置 | |
| US6617841B2 (en) | Method and apparatus for characterization of electronic circuitry | |
| CN218866043U (zh) | 一种pcba短路检测电路及检测系统 | |
| CN111257677B (zh) | 一种电磁脉冲干扰测试方法及系统 | |
| CN220399533U (zh) | 雷管延期芯片动态功耗测试装置 | |
| CN113406535B (zh) | 一种检测板间电子线的测试板和测试方法 | |
| CN107561469A (zh) | 一种诊断测试信号的方法 | |
| CN117970073A (zh) | 一种基于测试机的指令执行方法 | |
| CN103376404B (zh) | 芯片的输入/输出接口识别方法 | |
| CN107526024B (zh) | 一种检测接口简化转换装置 | |
| CN114384341A (zh) | 自检测电路系统、自检测芯片及电路系统自检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191217 |
|
| RJ01 | Rejection of invention patent application after publication |