TWI749580B - 多通道天線晶片測試系統及方法 - Google Patents

Abstract

本發明包含一種多通道天線晶片測試系統，包含多通道天線晶片及外部測試路徑。多通道天線晶片的第一內部測試路徑透過天線切換開關耦接第2N-1個連接墊，且耦接第2N個連接墊。多通道天線晶片的第二內部測試路徑透過天線切換開關耦接第2N個連接墊，且耦接第2N-1個連接墊。外部測試路徑耦接第2N與第2N+1個連接墊。於第一測試模式，第一個連接墊接收測試訊號，以經過連接墊、第一內部及外部測試路徑後，由最後一個連接墊產生測試結果訊號。於第二測試模式，最後一個連接墊接收測試訊號，以經過連接墊、第二內部及外部測試路徑後，由第一個連接墊產生測試結果訊號。

Description

多通道天線晶片測試系統及方法

本發明是關於晶片測試技術，尤其是關於一種多通道天線晶片測試系統及方法。

無線通訊是現在網路技術的發展重心。具有無線通訊功能的電子裝置，必須配置天線來進行無線訊號的傳送與接收，並由可與天線電性耦接的訊號處理晶片對天線所傳送與接收的訊號進行處理。

隨著晶片支援天線的通道數目增加，晶片必須在封裝結構上設置更多的連接墊，來與天線進行電性耦接。為了確保連接墊可以正常地工作，需要透過例如，但不限於測試機台對每個連接墊進行測試。然而，由於連接墊的數目增加，需要更多的時間成本與硬體成本來對這些連接墊進行測試。如果無法提供更有效率及可靠度的測試架構或方法，將無法降低時間成本與硬體成本。

鑑於先前技術的問題，本發明之一目的在於提供一種多通道天線晶片測試系統及方法，以改善先前技術。

本發明之一目的在於提供一種多通道天線晶片測試系統及方法，以藉由內部及外部測試路徑的設置，大幅降低測試機台所需要的接腳設置成本。

本發明包含一種多通道天線晶片測試系統，其一實施例包含多通道天線晶片以及複數個外部測試路徑。多通道天線晶片包含：複數個天線切換開關、複數個連接墊、複數個第一內部測試路徑以及複數個第二內部測試路徑。連接墊各包含第一端以及第二端，第一端透過其中一對應的天線切換開關電性耦接於訊號處理端，第二端用以電性耦接於外部天線。第一內部測試路徑各包含第一端以及第二端，第一端透過其中一對應的天線切換開關電性耦接第2N-1個連接墊，第二端不透過天線切換開關電性耦接於第2N個連接墊，其中N為正整數。第二內部測試路徑各包含第一端以及第二端，第一端透過其中一對應的天線切換開關電性耦接第2N個連接墊，第二端不透過天線切換開關電性耦接於第2N-1個連接墊。外部測試路徑各包含第一端以及第二端，第一端電性耦接第2N個連接墊，第二端電性耦接第2N+1個連接墊；其中，於第一測試模式中，第一個連接墊配置以接收第一測試訊號，以經過連接墊、第一內部測試路徑以及外部測試路徑後，由最後一個連接墊產生第一測試結果訊號。於第二測試模式中，最後一個連接墊配置以接收第二測試訊號，以經過連接墊、第二內部測試路徑以及外部測試路徑後，由第一個連接墊產生第二測試結果訊號。

本發明另包含一種多通道天線晶片測試方法，其一實施例包含下列步驟：提供包含複數個天線切換開關、複數個連接墊、複數個第一內部測試路徑以及複數個第二內部測試路徑的多通道天線晶片，其中各連接墊之第一端透過對應的天線切換開關電性耦接於訊號處理端，第二端用以電性耦接於外部天線；於第一測試模式中，使第一個連接墊接收第一測試訊 號，以經過連接墊、第一內部測試路徑以及複數個外部測試路徑後，由最後一個連接墊產生第一測試結果訊號，其中各第一內部測試路徑之第一端透過其中一對應的天線切換開關電性耦接第2N-1個連接墊，第二端不透過天線切換開關電性耦接於第2N個連接墊，各外部測試路徑之第一端電性耦接第2N個連接墊，第二端電性耦接第2N+1個連接墊；於第二測試模式中，使最後一個連接墊接收第二測試訊號，以經過連接墊、第二內部測試路徑以及外部測試路徑後，由第一個連接墊產生第二測試結果訊號，其中各第二內部測試路徑之第一端透過其中一對應的天線切換開關電性耦接第2N個連接墊，第二端不透過天線切換開關電性耦接於第2N-1個連接墊。

有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

100、200、300:多通道天線晶片測試系統

110:多通道天線晶片

120:訊號處理端

130:放大器

140:類比與數位轉換器

150:匯流排

160:處理器

ANT₁-ANT_N:外部天線

EP₁-EP_N/2-1:外部測試路徑

IPA₁-IPA_N/2:第一內部測試路徑

IPB₁-IPB_N/2:第二內部測試路徑

IS1:第一測試訊號

IS2:第二測試訊號

MUA₁-MUA_N/2、MUB₁-MUB_N/2:多工器

OS1:第一測試結果訊號

OS2:第二測試結果訊號

PAA₁-PAA_N/2、PAB₁-PAB_N/2:第一子路徑

PAD₁-PAD_N:連接墊

PBA₁-PBA_N/2、PBB₁-PBB_N/2:第二子路徑

PCA₁-PCA_N/2、PCB₁-PCB_N/2:第三子路徑

RA₁-RA_N/2:第一測試暫存器

RB₁-RB_N/2:第二測試暫存器

SW₁-SW_N:天線切換開關

S410~S430:步驟

〔圖1A〕及〔圖1B〕分別顯示本發明之一實施例中，一種多通道天線晶片測試系統的方塊圖；〔圖2A〕及〔圖2B〕顯示本發明之一實施例中，一種多通道天線晶片測試系統的方塊圖；〔圖3A〕及〔圖3B〕顯示本發明之一實施例中，一種多通道天線晶片測試系統的方塊圖；以及〔圖4〕顯示本發明之一實施例中，一種多通道天線晶片測試方法的流程圖。

本發明之一目的在於提供一種多通道天線晶片測試系統及方法，以藉由內部及外部測試路徑的設置，大幅降低測試機台所需要的接腳設置成本。

請同時參照圖1A及圖1B。圖1A及圖1B分別為本發明之一實施例中，一種多通道天線晶片測試系統100的方塊圖。其中，圖1A及圖1B所繪示的實際上是同一個多通道天線晶片測試系統100。然而，為了易於觀看，部分多通道天線晶片測試系統100包含的元件在圖1A示出，而另一部分多通道天線晶片測試系統100包含的元件在圖1B示出。

多通道天線晶片測試系統100配置以測試多通道天線晶片110。其中，多通道天線晶片110是用以在工作時電性耦接複數個外部天線ANT₁-ANT_N，其中N為正整數。多通道天線晶片110可在內部進行資料的處理後，透過外部天線ANT₁-ANT_N將資料以無線訊號的方式傳送出去。另一方面，天線晶片110亦可透過外部天線ANT₁-ANT_N將資料以無線訊號的方式接收進來後，再於內部進行資料的處理。

多通道天線晶片測試系統100包含：多通道天線晶片110以及複數個外部測試路徑EP₁-EP_N/2-1。

多通道天線晶片110包含：複數個天線切換開關SW₁-SW_N、複數個連接墊PAD₁-PAD_N、複數個第一內部測試路徑IPA₁-IPA_N/2以及複數個第二內部測試路徑IPB₁-IPB_N/2。

連接墊PAD₁-PAD_N各包含第一端以及第二端。其中，第一端透過其中一對應的天線切換開關SW₁-SW_N電性耦接於訊號處理端120，第二端用以電性耦接於外部天線ANT₁-ANT_N。

以連接墊PAD₁為例，其第一端透過天線切換開關SW₁電性耦接於訊號處理端120，第二端用以電性耦接於外部天線ANT₁。而以連接墊PAD₂ 為例，其第一端透過天線切換開關SW₂電性耦接於訊號處理端120，第二端用以電性耦接於外部天線ANT₂。以此類推，就連接墊PAD_N來說，其第一端透過天線切換開關SW_N電性耦接於訊號處理端120，第二端用以電性耦接於外部天線ANT_N。

需注意的是，在測試的過程中，連接墊PAD₁-PAD_N的第二端不必須和外部天線ANT₁-ANT_N電性耦接。更詳細地說，連接墊PAD₁-PAD_N的第二端可在沒有與外部天線ANT₁-ANT_N電性耦接的情形下進行測試。

於一實施例中，訊號處理端120可選擇性地包含例如，但不限於放大器130、類比與數位轉換器140(於圖1中標示為D/A)、匯流排150以及處理器160。

藉由上述的機制，處理器160可將所處理的資料經由匯流排150傳送至類比與數位轉換器140以及放大器130進行數位至類比的轉換以及放大，再透過天線切換開關SW₁-SW_N選擇適當的路徑，將資料自外部天線ANT₁-ANT_N至少其中之一以無線訊號的形式傳送出去。另一方面，資料亦可自外部天線ANT₁-ANT_N至少其中之一以無線訊號的形式接收進來，經過放大器130以及類比與數位轉換器140進行放大以及類比至數位的轉換，再經由匯流排150傳送至處理器160。

因此，訊號處理端120可藉由上述的機制，透過天線切換開關SW₁-SW_N選擇適當的外部天線ANT₁-ANT_N進行資料的傳送與接收。

如圖1A所示，第一內部測試路徑IPA₁-IPA_N/2各包含第一端以及第二端，第一端透過其中一對應的天線切換開關電性耦接第2N-1個連接墊，第二端不透過天線切換開關電性耦接於第2N個連接墊。

舉例而言，第一內部測試路徑IPA₁的第一端透過天線切換開關SW₁電性耦接連接墊PAD₁，第二端則直接電性耦接於連接墊PAD₂。第一內部 測試路徑IPA₂的第一端透過天線切換開關SW₃電性耦接連接墊PAD₃，第二端則直接電性耦接於連接墊PAD₄。以此類推，第一內部測試路徑IPA_N/2的第一端透過天線切換開關SW₁電性耦接連接墊PAD_N-1，第二端則直接電性耦接於連接墊PAD_N。

如圖1B所示，第二內部測試路徑IPB₁-IPB_N/2各包含第一端以及第二端，第一端透過其中一對應的天線切換開關電性耦接第2N個連接墊，第二端不透過天線切換開關電性耦接於第2N-1個連接墊。

舉例而言，第二內部測試路徑IPB₁的第一端透過天線切換開關SW₂電性耦接連接墊PAD₂，第二端則直接電性耦接於連接墊PAD₁。第二內部測試路徑IPB₂的第一端透過天線切換開關SW₄電性耦接連接墊PAD₄，第二端則直接電性耦接於連接墊PAD₃。以此類推，第二內部測試路徑IPB_N/2的第一端透過天線切換開關SW_N電性耦接連接墊PAD_N，第二端則直接電性耦接於連接墊PAD_N-1。

外部測試路徑EP₁-EP_N/2-1各包含第一端以及第二端，第一端電性耦接第2N個連接墊，第二端電性耦接第2N+1個連接墊。

舉例而言，外部測試路徑EP₁的第一端電性耦接連接墊PAD₂，第二端則電性耦接連接墊PAD₃。外部測試路徑EP₂的第一端電性耦接連接墊PAD₄，第二端電性耦接連接墊PAD₅。以此類推，外部測試路徑EP_N/2-1的第一端電性耦接連接墊PAD_N-1，第二端電性耦接連接墊PAD_N。

於一實施例中，上述的連接墊PAD₁-PAD_N是設置以露出在多通道天線晶片110的封裝結構外，而是在外部測試路徑EP₁-EP_N/2-1的外部藉由上述的方式電性耦接連接墊。於一實施例中，外部測試路徑EP₁-EP_N/2-1是設置在測試治具(未繪示)上，以在多通道天線晶片110與測試治具進行電性耦接後，對連接墊進行上述方式的電性耦接。

如圖1A所示，於第一測試模式中，第一個連接墊PAD₁配置以接收第一測試訊號IS1。於一實施例中，第一測試訊號IS1是由測試機台(未繪示)產生。更詳細地說，第一個連接墊PAD₁可例如，但不限於透過前述的測試治具與測試機台電性耦接，以接收來自測試機台的第一測試訊號IS1。

進一步地，第一測試訊號IS1可經由包含例如，但不限於連接墊PAD₁、天線切換開關SW₁、第一內部測試路徑IPA₁、連接墊PAD₂、外部測試路徑EP₁、連接墊PAD₃、天線切換開關SW₃、第一內部測試路徑IPA₂、連接墊PAD₄、外部測試路徑EP₂、連接墊PAD₅、…天線切換開關SW_N-1、第一內部測試路徑IPA_N/2、連接墊PAD_N的路徑，傳送至連接墊PAD_N。其中，上述路徑中包含的連接墊、天線切換開關、第一內部測試路徑以及外部測試路徑，在圖1A中是以粗框繪示。

最後一個連接墊PAD_N將產生第一測試結果訊號OS1。於一實施例中，第一測試結果訊號OS1是由測試機台接收。更詳細地說，最後一個連接墊PAD_N可例如，但不限於透過前述的測試治具與測試機台電性耦接，以使測試機台接收第一測試結果訊號OS1。

如圖1B所示，於第二測試模式中，最後一個連接墊PAD_N配置以接收第二測試訊號IS2。於一實施例中，第二測試訊號IS2是由測試機台(未繪示)產生。更詳細地說，最後一個連接墊PAD_N可例如，但不限於透過前述的測試治具與測試機台電性耦接，以接收來自測試機台的第二測試訊號IS2。

進一步地，第二測試訊號IS2可經由包含例如，但不限於連接墊PAD_N、天線切換開關SW_N、第二內部測試路徑IPB_N/2、連接墊PAD_N-1、外部測試路徑EP_N/2-1、連接墊PAD_N-2、天線切換開關SW_N-2、第二內部測試路徑IPB_N/2-1、連接墊PAD_N-3、外部測試路徑EP_N/2-2、連接墊PAD_N-4、…天線切換開關SW₂、 第二內部測試路徑IPB₁、連接墊PAD₁的路徑，傳送至連接墊PAD₁。其中，上述路徑中包含的連接墊、天線切換開關、第二內部測試路徑以及外部測試路徑，在圖1B中是以粗框繪示。

第一個連接墊PAD₁將產生第二測試結果訊號OS2。於一實施例中，第二測試結果訊號OS2是由測試機台接收。更詳細地說，第一個連接墊PAD₁可例如，但不限於透過前述的測試治具與測試機台電性耦接，以使測試機台接收第二測試結果訊號OS2。

因此，藉由上述的方式，多通道天線晶片測試系統100可在第一測試模式中，藉由第一個連接墊PAD₁接收第一測試訊號IS1後，觀察由最後一個連接墊PAD_N產生的第一測試結果訊號OS1是否與第一測試訊號IS1的數值相同，並且在第二測試模式中，藉由最後一個連接墊PAD_N接收第二測試訊號IS2後，觀察由第一個連接墊PAD₁產生的第二測試結果訊號OS2是否與第二測試訊號IS2的數值相同，來快速地判斷由連接墊PAD₁-PAD_N以及天線切換開關SW₁-SW_N形成的多個通道是否可正常的工作。

其中，第一測試模式中第一內部測試路徑IPA₁-IPA_N/2與一半的天線切換開關SW₁-SW_N電性耦接，而第二測試模式中第二內部測試路徑IPB₁-IPB_N/2與另一半的天線切換開關SW₁-SW_N電性耦接，因此第一及第二測試模式將各測試一半的通道。

請同時參照圖2A及圖2B。圖2A及圖2B為本發明之一實施例中，多通道天線晶片測試系統200的方塊圖。其中，圖2A及圖2B所繪示的實際上是同一個多通道天線晶片測試系統200。然而，為了易於觀看，部分多通道天線晶片測試系統200包含的元件在圖2A示出，而另一部分多通道天線晶片測試系統200包含的元件在圖2B示出。

圖2A及圖2B所繪示的多通道天線晶片測試系統200，與圖1A及圖1B所繪示的多通道天線晶片測試系統100大同小異，亦包含：多通道天線晶片110以及複數個外部測試路徑EP₁-EP_N/2-1。在圖2A及圖2B中，是將訊號處理端120以及可與多通道天線晶片110對應電性耦接的外部天線ANT₁-ANT_N省略而未示出。

如圖2A所示，本實施例中的多通道天線晶片測試系統200中的多通道天線晶片110具有第一測試暫存器RA₁-RA_N/2，分別對應包含於第一內部測試路徑IPA₁-IPA_N/2上。如圖2B所示，多通道天線晶片110更具有第二測試暫存器RB₁-RB_N/2，分別對應包含於第二內部測試路徑IPB₁-IPB_N/2上。

由於第一內部測試路徑IPA₁-IPA_N/2以及第二內部測試路徑IPB₁-IPB_N/2分別包含可暫存測試資料的第一測試暫存器RA₁-RA_N/2以及第二測試暫存器RB₁-RB_N/2，因此多通道天線晶片測試系統100可透過第一測試訊號IS1以及第二測試訊號IS2在經過暫存器位移後產生的第一測試結果訊號OS1及第二測試結果訊號OS2，觀察每個時序對應的通道是否正常的工作。因此，相對圖1的實施例中迅速判斷整體連接墊PAD₁-PAD_N是否工作正常，圖2的實施例將可個別判斷每個連接墊PAD₁-PAD_N是否工作正常。

請參照圖3A及圖3B。圖3A及圖3B為本發明之一實施例中，一種多通道天線晶片測試系統300的方塊圖。其中，圖3A及圖3B所繪示的實際上是同一個多通道天線晶片測試系統300。然而，為了易於觀看，部分多通道天線晶片測試系統300包含的元件在圖3A示出，而另一部分多通道天線晶片測試系統300包含的元件在圖3B示出。

圖3A及圖3B所繪示的多通道天線晶片測試系統300，與圖1A、圖1B、圖2A及圖2B所繪示的多通道天線晶片測試系統100及200大同小異，亦包含：多通道天線晶片110以及複數個外部測試路徑EP₁-EP_N/2-1。在圖3A及圖 3B中，是將訊號處理端120以及可與多通道天線晶片110對應電性耦接的外部天線ANT₁-ANT_N省略而未示出。

如圖3A所示，本實施例中的多通道天線晶片測試系統300中的多通道天線晶片110具有多工器MUA₁-MUA_N/2、第一子路徑PAA₁-PAA_N/2、第二子路徑PBA₁-PBA_N/2以及第三子路徑PCA₁-PCA_N/2。

各組多工器、第一子路徑、第二子路徑以及第三子路徑對應包含於一個第一內部測試路徑中，且對於一個第一內部測試路徑來說，其多工器包含二選擇輸入端以及輸出端，其第一子路徑電性耦接於其中一對應的天線切換開關以及二選擇輸入端其中之一，其第二子路徑包含第一測試暫存器，第一測試暫存器電性耦接於其中一對應的天線切換開關以及二選擇輸入端另一者。第三子路徑電性耦接於多工器的輸出端以及第2N個連接墊。

舉例而言，多工器MUA₁、第一子路徑PAA₁、第二子路徑PBA₁以及第三子路徑PCA₁對應包含於第一內部測試路徑IPA₁中。第一子路徑PAA₁電性耦接於天線切換開關SW₁以及多工器MUA₁的二選擇輸入端其中之一。第二子路徑PBA₁包含第一測試暫存器RA₁，第一測試暫存器RA₁電性耦接於對應的天線切換開關SW₁以及多工器MUA₁的二選擇輸入端另一者。第三子路徑電性耦接於多工器MUA₁的輸出端以及連接墊PAD₂。

以此類推，多工器MUA_N/2、第一子路徑PAA_N/2、第二子路徑PBA_N/2以及第三子路徑PCA_N/2對應包含於第一內部測試路徑IPA_N/2中。第一子路徑PAA_N/2電性耦接於天線切換開關SW_N-1以及多工器MUA_N/2的二選擇輸入端其中之一。第二子路徑PBA_N/2包含第一測試暫存器RA_N/2，第一測試暫存器RA_N/2電性耦接於對應的天線切換開關SW_N-1以及多工器MUA_N/2的二選擇輸入端另一者。第三子路徑PCA_N/2電性耦接於多工器MUA_N/2的輸出端以及連接墊PAD_N。

類似地，如圖3B所示，多通道天線晶片110具有多工器MUB₁-MUB_N/2、第一子路徑PAB₁-PAB_N/2、第二子路徑PBB₁-PBB_N/2以及第三子路徑PCB₁-PCB_N/2。

各組多工器、第一子路徑、第二子路徑以及第三子路徑對應包含於一個第一內部測試路徑中，且對於一個第一內部測試路徑來說，其多工器包含二選擇輸入端以及輸出端，其第一子路徑電性耦接於其中一對應的天線切換開關以及二選擇輸入端其中之一，其第二子路徑包含第一測試暫存器，第一測試暫存器電性耦接於其中一對應的天線切換開關以及二選擇輸入端另一者。第三子路徑電性耦接於多工器的輸出端以及第2N-1個連接墊。

舉例而言，多工器MUB₁、第一子路徑PAB₁、第二子路徑PBB₁以及第三子路徑PCB₁對應包含於第二內部測試路徑IPB₁中。第一子路徑PAB₁電性耦接於天線切換開關SW₂以及多工器MUB₁的二選擇輸入端其中之一。第二子路徑PBB₁包含第二測試暫存器RB₁，第二測試暫存器RB₁電性耦接於對應的天線切換開關SW₂以及多工器MUB₁的二選擇輸入端另一者。第三子路徑PCB₁電性耦接於多工器MUB₁的輸出端以及連接墊PAD₁。

以此類推，多工器MUB_N/2、第一子路徑PAB_N/2、第二子路徑PBB_N/2以及第三子路徑PCB_N/2對應包含於第二內部測試路徑IPB_N/2中。第一子路徑PAB_N/2電性耦接於天線切換開關SW_N以及多工器MUB_N/2的二選擇輸入端其中之一。第二子路徑PBA_N/2包含第二測試暫存器RB_N/2，第二測試暫存器RB_N/2電性耦接於對應的天線切換開關SW_N以及多工器MUB_N/2的二選擇輸入端另一者。第三子路徑PCB_N/2電性耦接於多工器MUB_N/2的輸出端以及連接墊PAD_N-1。

因此，於第一測試模式中，各第一內部測試路徑IPA₁-IPA_N/2的多工器MUA₁-MUA_N/2可均選擇透過該第一子路徑PAA₁-PAA_N/2進行測試，並且於 第二測試模式中，各第二內部測試路徑IPB₁-IPB_N/2的多工器MUB₁-MUB_N/2可均選擇透過該第一子路徑PAB₁-PAB_N/2進行測試。這樣的方式，可達成圖1的快速測試機制。

而另一方面，於第一測試模式中，各第一內部測試路徑IPA₁-IPA_N/2的多工器MUA₁-MUA_N/2可均選擇透過該第二子路徑PBA₁-PBA_N/2進行測試，並且於第二測試模式中，各第二內部測試路徑IPB₁-IPB_N/2的多工器MUB₁-MUB_N/2可均選擇透過該第二子路徑PBB₁-PBB_N/2進行測試。這樣的方式，可達成圖2的個別測試機制。

綜合上述，上述實施例中的多通道天線晶片測試系統可藉由內部測試路徑以及外部測試路徑的設置，使測試機台僅需要透過第一個連接墊以及最後一個連接墊進行測試訊號的傳送與接收，大幅降低所需要的接腳設置成本。進一步地，藉由不包含暫存器與包含暫存器的路徑的設置，多通道天線晶片測試系統可進行快速的整體連接墊測試或是進行個別的連接墊測試。

請參照圖4。圖4為本發明一實施例中，一種多通道天線晶片測試方法400的流程圖。

除前述裝置外，本發明另揭露一種多通道天線晶片測試方法400，應用於例如，但不限於圖1、圖2及圖3的多通道天線晶片測試系統100、200及300中。多通道天線晶片測試方法400之一實施例如圖4所示，包含下列步驟：

S410：提供包含天線切換開關SW₁-SW_N、連接墊PAD₁-PAD_N、第一內部測試路徑IPA₁-IPA_N/2以及第二內部測試路徑IPB₁-IPB_N/2的多通道天線晶片110。

S420：於第一測試模式中，使第一個連接墊PAD₁接收第一測試訊號IS1，以經過連接墊PAD₁-PAD_N、第一內部測試路徑IPA₁-IPA_N/2以及外部測試路徑EP₁-EP_N/2-1後，由最後一個連接墊PAD_N產生第一測試結果訊號OS1。

S430：於第二測試模式中，使最後一個連接墊PAD_N接收第二測試訊號IS2，以經過連接墊PAD₁-PAD_N、第二內部測試路徑IPB₁-IPB_N/2以及外部測試路徑EP₁-EP_N/2-1後，由第一個連接墊PAD₁產生第二測試結果訊號OS2。

需注意的是，上述的實施方式僅為一範例。於其他實施例中，本領域的通常知識者當可在不違背本發明的精神下進行更動。

綜合上述，本發明中的多通道天線晶片測試系統及方法，可藉由內部測試路徑及外部測試路徑的設置，大幅降低測試機台所需要的接腳設置成本。

雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100:多通道天線晶片測試系統

110:多通道天線晶片

120:訊號處理端

130:放大器

140:類比與數位轉換器

150:匯流排

160:處理器

ANT₁-ANT_N:外部天線

EP₁-EP_N/2-1:外部測試路徑

IPA₁-IPA_N/2:第一內部測試路徑

IS1:第一測試訊號

OS1:第一測試結果訊號

PAD₁-PAD_N:連接墊

SW₁-SW_N:天線切換開關

Claims (14)

1. 一種多通道天線晶片測試系統，包含： 一多通道天線晶片，包含： 複數個天線切換開關； 複數個連接墊，各包含一第一端以及一第二端，該第一端透過對應的一該等天線切換開關電性耦接於一訊號處理端，該第二端用以電性耦接於一外部天線； 複數個第一內部測試路徑，各包含一第一端以及一第二端，該第一端透過其中一對應的該等天線切換開關電性耦接第2N-1個該等連接墊，該第二端不透過該等天線切換開關電性耦接於第2N個該等連接墊，其中N為正整數；以及 複數個第二內部測試路徑，各包含一第一端以及一第二端，該第一端透過其中一對應的該等天線切換開關電性耦接第2N個該等連接墊，該第二端不透過該等天線切換開關電性耦接於第2N-1個該等連接墊；以及 複數個外部測試路徑，各包含一第一端以及一第二端，該第一端電性耦接第2N個該等連接墊，該第二端電性耦接第2N+1個該等連接墊； 其中，於一第一測試模式中，第一個該等連接墊配置以接收一第一測試訊號，以經過該等連接墊、該等第一內部測試路徑以及該等外部測試路徑後，由最後一個該等連接墊產生一第一測試結果訊號； 於一第二測試模式中，最後一個該等連接墊配置以接收一第二測試訊號，以經過該等連接墊、該等第二內部測試路徑以及該等外部測試路徑後，由第一個該等連接墊產生一第二測試結果訊號。
2. 如申請專利範圍第1項所述之多通道天線晶片測試系統，其中各該等第一內部測試路徑上包含一第一測試暫存器，各該等第二內部測試路徑上包含一第二測試暫存器。
3. 如申請專利範圍第1項所述之多通道天線晶片測試系統，其中各該等第一內部測試路徑上包含： 一多工器，包含二選擇輸入端以及一輸出端； 一第一子路徑，電性耦接於其中一對應的該等天線切換開關以及其中之一該二選擇輸入端； 一第二子路徑，包含一第一測試暫存器，該第一測試暫存器電性耦接於其中一對應的該等天線切換開關以及另一該二選擇輸入端；以及 一第三子路徑，電性耦接於該輸出端以及第2N個該等連接墊； 其中於該第一測試模式中，各該等第一內部測試路徑的該多工器均選擇透過該第一子路徑進行測試或是均選擇透過該第二子路徑進行測試。
4. 如申請專利範圍第1項所述之多通道天線晶片測試系統，其中各該等第二內部測試路徑上包含： 一多工器，包含二選擇輸入端以及一輸出端； 一第一子路徑，電性耦接於其中一對應的該等天線切換開關以及其中之一該二選擇輸入端； 一第二子路徑，包含一第二測試暫存器，該第二測試暫存器電性耦接於其中一對應的該等天線切換開關以及另一該二選擇輸入端；以及 一第三子路徑，電性耦接於該輸出端以及第2N-1個該等連接墊； 其中於該第二測試模式中，各該等第二內部測試路徑的該多工器均選擇透過該第一子路徑進行測試或是均選擇透過該第二子路徑進行測試。
5. 如申請專利範圍第1項所述之多通道天線晶片測試系統，其中該等外部測試路徑設置於一測試治具上。
6. 如申請專利範圍第1項所述之多通道天線晶片測試系統，其中該訊號處理端包含一放大器、一類比與數位轉換器、一匯流排以及一處理器。
7. 如申請專利範圍第1項所述之多通道天線晶片測試系統，其中該第一測試訊號以及該第二測試訊號是由一測試機台產生，該第一測試結果訊號以及該第二測試結果訊號是由該測試機台接收。
8. 一種多通道天線晶片測試方法，包含： 提供包含複數個天線切換開關、複數個連接墊、複數個第一內部測試路徑以及複數個第二內部測試路徑的一多通道天線晶片，其中各該等連接墊之一第一端透過對應的一該等天線切換開關電性耦接於一訊號處理端，一第二端用以電性耦接於一外部天線； 於一第一測試模式中，使第一個該等連接墊接收一第一測試訊號，以經過該等連接墊、該等第一內部測試路徑以及複數個外部測試路徑後，由最後一個該等連接墊產生一第一測試結果訊號，其中各該等第一內部測試路徑之一第一端透過其中一對應的該等天線切換開關電性耦接第2N-1個該等連接墊，一第二端不透過該等天線切換開關電性耦接於第2N個該等連接墊，各該等外部測試路徑之一第一端電性耦接第2N個該等連接墊，一第二端電性耦接第2N+1個該等連接墊；以及 於一第二測試模式中，使最後一個該等連接墊接收一第二測試訊號，以經過該等連接墊、該等第二內部測試路徑以及該等外部測試路徑後，由第一個該等連接墊產生一第二測試結果訊號，其中各該等第二內部測試路徑之一第一端透過其中一對應的該等天線切換開關電性耦接第2N個該等連接墊，一第二端不透過該等天線切換開關電性耦接於第2N-1個該等連接墊。
9. 如申請專利範圍第8項所述之多通道天線晶片測試方法，其中各該等第一內部測試路徑上包含一第一測試暫存器，各該等第二內部測試路徑上包含一第二測試暫存器。
10. 如申請專利範圍第8項所述之多通道天線晶片測試方法，其中各該等第一內部測試路徑上包含： 一多工器，包含二選擇輸入端以及一輸出端； 一第一子路徑，電性耦接於其中一對應的該等天線切換開關以及其中之一該二選擇輸入端； 一第二子路徑，包含一第一測試暫存器，該第一測試暫存器電性耦接於其中一對應的該等天線切換開關以及另一該二選擇輸入端；以及 一第三子路徑，電性耦接於該輸出端以及第2N個該等連接墊； 該多通道天線晶片測試方法更包含： 於該第一測試模式中，使各該等第一內部測試路徑的該多工器均選擇透過該第一子路徑進行測試或是均選擇透過該第二子路徑進行測試。
11. 如申請專利範圍第8項所述之多通道天線晶片測試方法，其中各該等第二內部測試路徑上包含： 一多工器，包含二選擇輸入端以及一輸出端； 一第一子路徑，電性耦接於其中一對應的該等天線切換開關以及其中之一該二選擇輸入端； 一第二子路徑，包含一第二測試暫存器，該第二測試暫存器電性耦接於其中一對應的該等天線切換開關以及另一該二選擇輸入端；以及 一第三子路徑，電性耦接於該輸出端以及第2N-1個該等連接墊； 該多通道天線晶片測試方法更包含： 於該第二測試模式中，使各該等第二內部測試路徑的該多工器均選擇透過該第一子路徑進行測試或是均選擇透過該第二子路徑進行測試。
12. 如申請專利範圍第8項所述之多通道天線晶片測試方法，其中該等外部測試路徑設置於一測試治具上。
13. 如申請專利範圍第8項所述之多通道天線晶片測試方法，其中該訊號處理端包含一放大器、一類比與數位轉換器、一匯流排以及一處理器。
14. 如申請專利範圍第8項所述之多通道天線晶片測試方法，更包含： 由一測試機台產生該第一測試訊號以及該第二測試訊號；以及 由該測試機台接收該第一測試結果訊號以及該第二測試結果訊號。

Images