TW201918723A - 半導體製造方法及晶圓檢查方法 - Google Patents

半導體製造方法及晶圓檢查方法 Download PDF

Info

Publication number
TW201918723A
TW201918723A TW107122010A TW107122010A TW201918723A TW 201918723 A TW201918723 A TW 201918723A TW 107122010 A TW107122010 A TW 107122010A TW 107122010 A TW107122010 A TW 107122010A TW 201918723 A TW201918723 A TW 201918723A
Authority
TW
Taiwan
Prior art keywords
signal
wafer
light
input
output
Prior art date
Application number
TW107122010A
Other languages
English (en)
Inventor
中村共則
須山本比呂
高橋宏典
Original Assignee
日商濱松赫德尼古斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商濱松赫德尼古斯股份有限公司 filed Critical 日商濱松赫德尼古斯股份有限公司
Publication of TW201918723A publication Critical patent/TW201918723A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors

Abstract

本發明提供一種可對應於積體電路之高密度化之半導體製造方法。 本發明之一態樣之半導體製造方法具備如下步驟：與具有複數個晶片形成區域之晶圓之各晶片形成區域對應而形成：記憶胞；光電二極體，其輸出對應於所輸入之光信號之電性信號；及信號處理電路，其基於自光電二極體輸出之電性信號產生邏輯信號，將該邏輯信號輸出至記憶胞；於形成步驟之後，將用於記憶胞之動作確認之泵浦光向光電二極體輸入，檢查記憶胞之動作狀態；及於檢查步驟之後，依每個晶片形成區域進行切割。

Description

半導體製造方法及晶圓檢查方法
本發明之一態樣係關於半導體製造方法及晶圓檢查方法。
半導體之製造步驟中，於半導體晶圓上形成電路後，檢查該電路之動作狀態，判定晶片(更正確言之，切割後成為晶片之區域)良好與否。電路之動作狀態之檢查例如係藉由探測進行。於探測中，藉由使銷與半導體晶圓上之電路之端子接觸，自銷對端子輸入電性信號，而檢查電路之動作狀態(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2006-261218號公報
[發明所欲解決之問題]
近年來，隨著積體電路之大容量化、高密度化，而進展佈線規則之高密度化，半導體晶圓之每1晶片之電路數增加，與此相應，每1晶片之端子數增加。對如此之半導體晶圓進行上述探測之情形時，因銷之數量增加，而導致使銷與電路之端子接觸時之按壓力(對半導體晶圓之按壓力)增大。藉此，有導致對半導體晶圓造成損壞之虞。
本發明之一態樣係鑑於上述實情而完成者，其目的係提供一種可對應於積體電路之高密度化之半導體製造方法及晶圓檢查方法。 [解決問題之技術手段]
本發明之一態樣之半導體製造方法具備如下步驟：與具有複數個晶片形成區域之半導體晶圓之各晶片形成區域對應而形成：內部電路；受光元件，其輸出對應於所輸入之光信號之電性信號；及信號處理電路，其基於自受光元件輸出之電性信號產生邏輯信號，將該邏輯信號輸出至內部電路；於形成步驟之後，將用於內部電路之動作確認之第1光信號向受光元件輸入，檢查內部電路之動作狀態；及於檢查步驟之後，依每個晶片形成區域進行切割。
本發明之一態樣之半導體製造方法中，對應於晶片形成區域而形成：受光元件，其輸出對應於光信號之電性信號；及信號處理電路，其基於電性信號產生邏輯信號。且，藉由對受光元件輸入第1光信號而檢查內部電路之動作狀態後，對每個晶片形成區域進行切割。如此，由於係以光信號輸入用於內部電路之動作確認之信號，故無需使信號輸入用之銷與電路之端子接觸。因此，使信號輸入用之銷與電路之端子接觸之態樣中，確認經高密度化之積體電路之動作狀態時成為問題之對於半導體晶圓之按壓力之增大等不會成為問題。且，由於基於自受光元件輸出之電性信號，藉由信號處理電路產生邏輯信號，將該邏輯信號輸入於內部電路，故即使以光信號輸入用於動作確認之信號之態樣中，亦與如先前般使銷與端子接觸之態樣同樣地，適當地進行內部電路之動作確認。又，使信號輸入用之銷與電路之端子接觸之態樣中，進行經高密度化之積體電路之動作確認時，由於需要使銷對密集設置之端子高精度接觸，故需要銷前端之細微化，但使銷前端物理性小型化有界限。藉此，有無法充分對應於積體電路之高密度化之虞。該點於本發明之一態樣之半導體製造方法中，由於係以光信號輸入用於動作確認之信號，故進行經高密度化之積體電路之動作確認時，銷前端之形狀不會成為問題。藉此，根據本發明之一態樣，提供一種可對應於積體電路之高密度化之半導體製造方法。再者，使信號輸入用之銷與電路之端子物理性接觸之態樣中，銷可供給之信號之頻帶有上限(例如數100 MHz等)，有因該上限而無法對應於高速之輸入信號之信號。該點於本發明之一態樣之半導體製造方法中，由於並非藉由銷之物理性接觸，而是藉由光信號之輸入供給動作確認之信號，故可供給超出上述上限之頻帶之信號，作為動作確認之信號。
上述半導體製造方法中，亦可於上述形成步驟中，使受光元件及信號處理電路與晶片形成區域對應而形成於該晶片形成區域外。藉此，將動作確認用之構成即受光元件及信號處理電路藉由動作確認(動作狀態之檢查)後之切割，自晶片切離。藉此，晶片成為必要最小限度之構成，避免因受光元件等之檢查用器件之形成而晶片區域受限制。
上述半導體製造方法中，亦可於形成步驟中，使受光元件及信號處理電路與晶片形成區域對應而形成於該晶片形成區域內。藉此，可縮短將受光元件等與形成於晶片之輸入輸出端子電性連接之佈線。根據如此之構成，可提供一種謀求極力縮短引線接合等佈線之構成(例如，藉由貫通電極等積層複數片晶片之構成)較佳之晶片。
上述半導體製造方法中，亦可於形成步驟中，進而與晶片形成區域對應而形成自內部電路輸出輸出信號之輸出端子，檢查步驟中，藉由將第2光信號輸入於對應於輸出端子之區域，而檢測對應於根據邏輯信號向內部電路之輸入而自輸出端子輸出之輸出信號之信號，檢查內部電路之動作狀態。如此，藉由對對應於輸出端子之區域輸入光信號，檢測對應於輸出信號之信號，藉此不使探針銷與輸出端子接觸，而檢測出內部電路之動作狀態檢查之信號。藉此，進而抑制使銷與端子接觸之態樣中成為問題之對半導體晶圓之按壓力之增大等。即，提供一種更適於積體電路之高密度化之半導體製造方法。
上述半導體製造方法中，亦可於形成步驟中，進而對應於晶片形成區域而形成開關部，該開關部電性連接於輸出端子，且於輸入光信號之期間輸出對應於輸出信號之信號；於檢查步驟中，一面使與第1光信號同步之脈衝光即第2光信號相對於第1光信號向受光元件之輸入時序之延遲時間變化，一面將其向開關部重複輸入，而檢測自開關部輸出之對應於輸出信號之信號。如此，使探測光即第2光信號對於泵浦光即第1光信號向受光元件之輸入時序延遲，重複輸入於開關部，於重複之輸入中使延遲時間變化，藉此可取樣自輸出端子輸出之輸出信號，自該取樣結果適當地檢查內部電路之動作狀態。如此檢查之情形時，並非直接測定自輸出端子輸出之輸出信號，而是複數次測定自開關部輸出之信號，藉此取樣輸出信號。由於自開關部輸出之信號(對應於輸出信號之信號)為頻帶較窄之信號，故例如將邏輯信號設為高速信號，自輸出端子輸出之輸出信號之頻帶較廣之情形時，亦可使用探針銷等容易檢測。即，藉由以上述方法進行檢查，即使輸入高速信號之情形時，亦使用探針銷等僅可檢測頻帶較窄之信號之簡易構成，適當地檢測內部電路之動作狀態。
上述半導體製造方法中，亦可於檢查步驟中，於輸出端子上配置非線性光學結晶，對該非線性光學結晶輸入第2光信號，檢測來自該非線性光學結晶之反射光作為對應於輸出信號之信號。非線性光學結晶之折射率對應於輸出端子之電壓(即，自輸出端子輸出之輸出信號之電壓)而變化。因此，來自非線性光學結晶之反射光對應於自輸出端子輸出之輸出信號之電壓，偏光狀態產生變化。藉由例如經由偏光光束分光器等檢測如此之偏光狀態之變化，作為光強度之變化，而可對應於反射光之強度，檢查內部電路之動作狀態。藉由以上述方法進行檢查，而不使探針銷等與半導體晶圓接觸，僅藉由反射光之檢測之簡易構成，適當地檢查內部電路之動作狀態。
上述半導體製造方法中，亦可於檢查步驟中，對半導體晶圓之形成有受光元件之面之相反側之面輸入第2光信號，檢測來自該相反側之面之反射光，檢查內部電路之動作狀態。藉由將邏輯信號輸入於內部電路，使晶片之耗盡層之厚度產生變化。如此之耗盡層之厚度變化例如可藉由自背面(形成有受光元件之面之相反側之面)輸入光信號時之反射光之強度變化而予以檢測。藉此，藉由檢測來自背面之反射光，而不使用銷等，而適當地檢查內部電路之動作狀態。又，由於在形成有受光元件之側設置第1光信號之光源，於其相反側設置第2光信號之光源，故有餘裕地適當確保各光源之設置空間。
本發明之一態樣之晶圓檢查方法具備如下步驟：準備半導體晶圓，該半導體晶圓形成有：內部電路；受光元件，其輸出對應於所輸入之光信號之電性信號；及信號處理電路，其基於自受光元件輸出之電性信號產生邏輯信號，將該邏輯信號輸出至內部電路；及於準備步驟之後，將用於內部電路之動作確認之第1光信號向受光元件輸入，檢查內部電路之動作狀態。
上述晶圓檢查方法中，亦可於準備步驟中，準備進而形成有自內部電路輸出輸出信號之輸出端子的半導體晶圓，於檢查步驟中，藉由將第2光信號向對應於輸出端子之區域輸入，檢測對應於根據邏輯信號向內部電路之輸入而自輸出端子輸出之輸出信號的信號，檢查內部電路之動作狀態。
上述晶圓檢查方法中，亦可於準備步驟中，進而形成開關部，其電性連接於輸出端子，且於輸入光信號之期間輸出對應於輸出信號之信號；於檢查步驟中，一面使與第1光信號同步之脈衝光即第2光信號相對於上述第1光信號向上述受光元件之輸入時序之延遲時間變化，一面將其向上述開關部重複輸入，而檢測自上述開關部輸出之對應於上述輸出信號之信號。
上述晶圓檢查方法中，亦可於檢查步驟中，於輸出端子上配置非線性光學結晶，對該非線性光學結晶輸入第2光信號，檢測來自該非線性光學結晶之反射光作為對應於輸出信號之信號。
上述晶圓檢查方法中，亦可於檢查步驟中，對半導體晶圓之形成有受光元件之面之相反側之面輸入第2光信號，檢測來自該相反側之面之反射光，檢查內部電路之動作狀態。 [發明之效果]
根據本發明之一態樣，提供一種可對應於積體電路之高密度化之半導體製造方法及晶圓檢查方法。
＜第1實施形態＞ 以下，參照隨附圖式，針對本發明之第1實施形態詳細說明。另，於說明中，對具有相同要素或相同功能之要素，使用相同符號，省略重複說明。
圖1係顯示第1實施形態之晶圓檢查裝置1之概略立體圖。圖1所示之晶圓檢查裝置1係檢查形成於晶圓50(半導體晶圓)之晶片形成區域51之內部電路之動作狀態之裝置。首先，針對晶圓檢查裝置1之檢查對象即晶圓50，參照圖2～圖5進行說明。
[晶圓] 圖2係自器件形成區域側觀察晶圓50之概略俯視圖。所謂器件形成區域，係晶圓50所具有之矽基板59(參照圖4)之主面之區域，係形成後述之檢查用器件70(參照圖3)等各種器件之區域。另，圖2中省略檢查用器件70之圖示。如圖2所示，晶圓於俯視時為大致圓形，具有複數個俯視大致矩形之晶片形成區域51。所謂晶片形成區域51，係切割後成為晶片之區域。藉由上述晶圓檢查裝置1檢查晶片形成區域51之內部電路即記憶胞57之動作狀態後，沿著切割道60對每個晶片形成區域51進行切割，自晶圓50產生複數片晶片。
圖3係自器件形成區域側觀察晶圓50所包含之1個晶片形成區域51及該晶片形成區域51周邊之切割道60之概略俯視圖。如圖3所示，晶圓50具備記憶體區塊52、輸入端子53、輸出端子54、電源用端子55、及接地用端子56，作為形成於晶片形成區域51之構成。又，晶圓50具備檢查用器件70，作為形成於切割道60之構成。由於檢查用器件70之各構成係配置於切割道60上，故藉由切割與晶片形成區域51上之各構成切離，不包含於切割後之晶片之構成中。將切割道60之寬度(即，切割之餘量之寬度)設為例如25 μm左右。
記憶體區塊52具有複數個記憶胞57(內部電路)，並設置於晶片形成區域51之大致中央部分。記憶胞57例如為DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)、SRAM(Static Random Access Memory：靜態隨機存取記憶體)、快閃EEPRO(Electrically Erasable Programmable Read-Only Memory：電性可抹除可程式化唯讀記憶體)等記憶體電路。記憶胞57構成為包含MOS電晶體及資訊蓄積用電容元件等。輸入端子53例如對應於記憶胞57之數量設有複數個。記憶體區塊52除了複數個記憶胞57外，亦可具有其他電路元件(半導體元件)、字元線、位元線、感測放大器及保險絲等構成。
輸入端子53為向內部電路即記憶胞57等輸入輸入信號之輸入端子。輸出端子54為自內部電路即記憶胞57等輸出輸出信號之輸出端子。輸入端子53及輸出端子54例如係藉由鋁等導電性金屬構成。輸入端子53及輸出端子54係互相建立對應而設置。另，於圖3中，為方便說明，分別各以3個顯示輸入端子53及輸出端子54，但實際上亦可分別配置數10個～數1000個左右。又，圖3中，為方便說明，係區別輸入端子53之行與輸出端子54之行而顯示，但實際上亦可不區別輸入端子53之行與輸出端子54之行，隨機配置輸入端子53與輸出端子54。又，亦可同一端子具備輸入端子53及輸出端子54之兩者之功能。
檢查用器件70係用以檢查內部電路即記憶胞57等之動作狀態之器件。檢查用器件70具有光電二極體71(受光元件)、信號處理電路72、PCA(Photo Conductive antenna：光導天線)73(開關部)及焊墊74、75、76、77。
光電二極體71接收用以內部電路即記憶胞57等之動作確認之泵浦光(第一光信號)，且將該泵浦光之明暗轉換成電性信號，將該電性信號輸出至信號處理電路72。上述泵浦光係自圖1所示之晶圓檢查裝置1之光源11輸出(細節於下文敘述)。光電二極體71以一對一對應於複數個輸入端子53各者之方式，設有複數個。如此，本實施形態中，將用以動作確認之信號藉由光信號(泵浦光)，經由光電二極體71供給至內部電路。因此，可以不使銷接觸之非接觸，將用以動作確認之信號供給至內部電路。光電二極體71之頻帶上限例如設為10 GHz以上。另，本實施形態中，係以光電二極體71一對一對應於輸入端子53進行說明，但不限於此，光電二極體與輸入端子亦可非一對一對應。
信號處理電路72基於自光電二極體71輸出之電性信號產生邏輯信號，將該邏輯信號輸出至記憶胞57等之內部電路。信號處理電路72例如構成為包含放大器72a、及辨頻器72b。放大器72a係以特定之放大率，將自光電二極體71輸出之電性信號放大之運算放大器。辨頻器72b對應於藉由放大器72a放大之電性信號是否超出特定之臨限值，而將電性信號轉換成以高(High)或低(Low)表示之邏輯信號。放大器72a及辨頻器72b以光電二極體71接收之光量為一定值以上之情形時變為高之方式，設定放大率及臨限值。
針對上述光電二極體71及放大器72a之電性連接，參照圖4進行說明。圖4係光電二極體之形成區域之晶圓之概略剖視圖。另，圖4中，僅顯示晶圓50之構成中，光電二極體71及放大器72a等之一部分構成，省略其他構成。如圖4所示，光電二極體71及放大器72a係形成於矽基板59之主面。晶圓50中，於包含矽結晶之矽基板59之主面上，形成有作為絕緣層之氧化膜58。光電二極體71構成所謂PIN光電二極體。
光電二極體71構成為包含n型雜質層81、p型雜質層82、連接用p型雜質層83、及電極84。n型雜質層81係形成於矽基板59之主面之淺區域之包含高濃度n型雜質之半導體層。所謂淺區域，例如係深度為0.1 μm左右之區域。所謂n型雜質，例如為銻、砷或磷等。所謂高濃度，例如係雜質之濃度為1×1017 cm-3 左右以上。n型雜質層81作為接收泵浦光之入射之光感應區域之一部分發揮功能。p型雜質層82係形成於矽基板59之主面之深區域之包含高濃度p型雜質之半導體層。所謂深區域，例如係其中心區域之深度為3 μm左右之區域。另，形成有n型雜質層81之區域與形成有p型雜質層82之區域亦可互相隔開2 μm左右而形成。所謂p型雜質，例如為硼等。連接用p型雜質層83係為將p型雜質層82與電極84電性連接，而形成於p型雜質層82及電極84間之半導體層。電極84係用以輸入光電二極體71之特定電壓(例如2 V)之電極。電極84例如係藉由鋁等導電性金屬而構成。光電二極體71之n型雜質層81係電性連接於構成放大器72a之FET(Field effect transistor：場效電晶體)之閘極85，將自光電二極體71輸出之電性信號輸入至FET之閘極85。
針對上述光電二極體71至記憶胞57之電性信號之傳達路徑之細節，參照圖5進行說明。圖5係顯示上述電性信號之傳達路徑之各器件之電性連接之方塊線圖。如圖5所示，將基於泵浦光自光電二極體71輸出之電性信號經放大器72a以特定之放大率放大後，輸入至辨頻器72b，自辨頻器72b作為邏輯信號輸出，輸入至輸入端子53。將自輸入端子53輸出之邏輯信號經由ESD(Electro-Static Discharge：靜電放電)防止電路91及信號緩衝電路92，輸入至記憶胞57。ESD防止電路91係防止靜電放電所致之突波電壓之電路。ESD防止電路91具有將自輸入端子53進入之突波電壓向地面放掉之功能。信號緩衝電路92係將所輸入之邏輯信號(數位信號)直接以原形態輸出之電路，係為了信號傳達之高速化(露軸信號之驅動能力之提高)而設。
返回至圖3，PCA73電性連接於輸出端子54，且輸入探測光(第2光信號)，僅輸入該探測光之期間，輸出對應於自輸出端子54輸出之輸出信號(對應於邏輯信號向記憶胞57等之輸入，自輸出端子54輸出之輸出信號)之信號即測定信號。將上述探測光自圖1所示之晶圓檢查裝置1之光源11輸出(細節於下文敘述)。PCA73係經常使用於兆赫茲(terahertz)產生、檢測用之光傳導開關。另，亦可取代PCA73，使用高速信號用之光電二極體。PCA73以一對一對應於複數個輸出端子54各者之方式，設有複數個。PCA73係電性連接於一對一對應之焊墊76。將自PCA73輸出之測定信號輸入至焊墊76。
焊墊74、75、76、77係用以使銷接觸之端子。焊墊74係與對信號處理電路72供給電源之銷31接觸之端子。焊墊75係與對檢查對象即晶圓50供給電源之銷32接觸之端子。焊墊76係與用以輸出來自PCA73之信號之銷33接觸之端子，以與PCA73一對一對應之方式，設置與PCA73相同數量。另，焊墊76如圖9所示，亦可不一對一對應於PCA73，對所有PCA73設置一個。該情形時，將探測讀出結果歸納成一根，自1個銷33輸出至鎖定放大器18。藉此，由於可減少銷33之根數，故可減低自銷33施加於晶圓50之荷重。焊墊77係與接地連接用銷34接觸之端子。
[晶圓檢查裝置] 繼而，針對第1實施形態之晶圓檢查裝置1，參照圖1進行說明。晶圓檢查裝置1藉由對晶圓50之光電二極體71照射泵浦光，且對PCA73照射探測光，根據所謂泵浦探測法，檢查晶片形成區域51之記憶胞57等之內部電路之動作狀態。泵浦探測法係驗證超高速(飛秒至皮秒)之時間區域之現象之測定方式，藉由泵浦光激發晶圓50，且藉由探測光觀測晶圓50之動作狀態。泵浦探測法中，產生與泵浦光同步之探測光，使探測光之入射時序相對於泵浦光之入射時序延遲，使該延遲時間變化，藉此可觀察光反應之開始至結束。晶圓檢查裝置1具有光源11、光束分光器12、光延遲裝置13、光掃描器14、15、聚光透鏡16、17、鎖定放大器18、及控制、解析裝置19。
光源11係藉由電源(未圖示)動作並輸出照射於晶圓50之脈衝光之光源。光源11例如為飛秒脈衝雷射光源。作為飛秒脈衝雷射光源，例如可使用如下之發送器(例如鈦藍寶石雷射發送器等)：以100 MHz之重複頻率，產生波長800 nm左右、脈衝寬度100 fs左右、輸出100 mW左右之光脈衝。如此，光源11輸出以特定之週期連續輸出之脈衝光。將自光源11輸出之光輸入至光束分光器12。另，自光源11輸出之光亦可為於入射於光束分光器12之前，輸入至減光濾光片而經減光者。
光束分光器12對於自光源11輸出之光，使其一部分直接透過，並使其餘向與透過之方向大致正交之方向反射。光束分光器12中透過之光成為上述泵浦光且入射於光斬波器20，經反射之光成為上述探測光且輸入於光延遲裝置13。泵浦光及探測光皆為自光源11輸出之脈衝光，且彼此同步。光斬波器20藉由使泵浦光以一定週期斷續，而對泵浦光週期性斬波。光斬波器20例如係作為透過泵浦光之部分與未透過泵浦光之部分交替配置之旋轉碟而構成，藉由馬達之旋轉驅動而旋轉，藉此使泵浦光週期性透過。藉由設置光斬波器20且以鎖定放大器18進行計測，可提高信號之SN比。將透過光斬波器20之泵浦光藉由反射板21，朝光掃描器14方向反射。
光掃描器14係由例如電流計反射鏡或MEMS(Micro Electro Mechanical Systems：微機電系統)等之光掃描元件構成。光掃描器14對應於來自控制、解析裝置19之控制信號，以泵浦光照射於特定之照射區域(具體而言為各光電二極體71之配置部位)之方式掃描泵浦光。光掃描器14具有用以對特定之照射區域2維掃描泵浦光之構成，例如具有2個馬達、安裝於各馬達之鏡、驅動馬達之驅動器、及接收來自控制、解析裝置19之控制信號之介面等。由光掃描器14掃描之泵浦光經由聚光透鏡16而照射於光電二極體71之配置部位。光掃描器14例如以對各光電二極體71依序照射泵浦光之方式，連續地將一個或複數個光電二極體71作為照射對象。聚光透鏡16係將泵浦光聚光於光電二極體71之配置部位之透鏡，例如為對物透鏡。
光延遲裝置13藉由使探測光向PCA73之入射時序變化，而使探測光之延遲時間變化。所謂探測光之延遲時間是指探測光向PCA73之入射時序相對於泵浦光向光電二極體71之入射時序之延遲時間。光延遲裝置13使探測光之延遲時間變化。光延遲裝置13例如藉由使探測光之光路長變化，而使探測光之延遲時間變化。光延遲裝置13係藉由包含可動鏡22、23之光學系統構成。可動鏡22、23係對光延遲裝置13之入射光軸，例如以45度角度傾斜配置之一對反射鏡。探測光於可動鏡22中朝相對於上述入射光軸垂直之方向反射，入射於可動鏡23，於可動鏡23中朝相對於上述入射光軸平行之方向反射。可動鏡22、23係設置於光延遲裝置13之可移動之台座上，構成為藉由根據來自控制、解析裝置19之控制信號而驅動之馬達，藉由光延遲裝置13於入射光軸方向可移動。藉由可動鏡22、23於上述入射光軸方向移動，使探測光之光路長變化。即，若可動鏡22、23以於入射光軸方向自光束分光器12離開之方式移動，則探測光之光路長變長，若以於入射光軸方向靠近光束分光器12之方式移動，則探測光之光路長變短。將自可動鏡23輸出之探測光藉由反射板24反射，藉由反射板24反射之探測光藉由反射板25，進而於光掃描器15方向反射。
光掃描器15例如係藉由電流計反射鏡或MEMS(Micro Electro Mechanical Systems：微機電系統)等之光掃描元件構成。光掃描器15根據來自控制、解析裝置19之控制信號，以將探測光照射於特定之照射區域(具體而言，各PCA73之配置部位)之方式，掃描探測光。光掃描器15具有用以對特定之照射區域2維掃描探測光之構成，例如具有2個馬達、安裝於各馬達之鏡、驅動馬達之驅動器、及接收來自控制、解析裝置19之控制信號之介面等。將藉由光掃描器15掃描之探測光經由聚光透鏡17，照射於PCA73之配置部位。光掃描器15例如以將探測光依序照射於各光電二極體71之方式，連續地將一個或複數個PCA73設為照射對象。聚光透鏡17係將探測光聚光於PCA73之配置部位之透鏡，例如為對物透鏡。
如上述，PCA73僅於探測光輸入期間，將對應於自輸出端子54輸出之輸出信號之信號即測定信號輸出至焊墊76。例如，探測光為20 ps之脈衝光之情形時，僅於20 ps之時間寬度內將輸出端子54之輸出(測定信號)輸入至焊墊76。如此，PCA73基於脈衝光僅短期間成為接通(ON)狀態(輸出測定信號之狀態)。且，藉由以光延遲裝置13變更探測光對PCA73之入射時序，而一面取樣高速之輸出脈衝(自輸出端子54輸出之輸出信號)一面輸出，結果可以良好之SN比觀測輸出信號。由於如此取樣並輸出之測定信號(探測信號)係直流地測定，其頻帶較窄，故可藉由與焊墊接觸之銷33讀出。將藉由銷33讀出之測定信號輸入至鎖定放大器18。
鎖定放大器18以提高藉由銷33讀出之測定信號之SN比為目的，僅將測定信號中與藉由光斬波器20週期性斬波泵浦光之重複頻率一致之信號放大並輸出。將由鎖定放大器18輸出之信號(放大信號)輸入至控制、解析裝置19。
控制、解析裝置19例如為PC等電腦。於控制、解析裝置19，例如連接有由使用者輸入計測條件等之鍵盤及滑鼠等輸入裝置，及對使用者顯示計測結果等之監視器等顯示裝置(皆未圖示)。控制、解析裝置19包含處理器。控制、解析裝置19藉由處理器，執行例如控制光源11、光延遲裝置13、光掃描器14、15、鎖定放大器18之功能，及基於來自鎖定放大器18之放大信號，進行產生波形(解析圖像)等之解析之功能。使用者例如可基於控制、解析裝置19中產生之解析圖像，判定形成有器件之晶片良好與否(是否為不良品)。
[半導體製造方法] 繼而，針對包含使用上述晶圓檢查裝置1之檢查步驟之半導體製造方法之一例，參照圖6之流程圖進行說明。首先，準備矽基板59(步驟S1：準備步驟)。準備步驟中，如圖7所示，準備未形成記憶胞57及檢查用器件70等器件之矽基板59。如圖7所示，所準備之矽基板59為俯視大致圓形。矽基板59具有複數個俯視大致矩形之晶片形成區域51。晶片形成區域51係藉由器件形成後，沿著切割道60切割而成為晶片之區域。
繼而，於矽基板59之器件形成區域，形成各器件(步驟S2：形成步驟)。形成步驟中，如圖3所示，與具有複數個晶片形成區域51之晶圓50之各晶片形成區域51對應，形成：記憶體區塊52，其包含複數個記憶胞57；複數個光電二極體71，其接收用以記憶胞57之動作確認之泵浦光，輸出電性信號；及信號處理電路72，其基於電性信號產生邏輯信號，將該邏輯信號輸出至記憶胞57。更詳細而言，形成步驟中，於晶片形成區域51，形成記憶體區塊52、輸入端子53、輸出端子54、電源用端子55、接地用端子56，於對應於該晶片形成區域51(該晶片形成區域51周圍)之切割道60，形成光電二極體71、信號處理電路72即放大器72a及辨頻器72b、PCA73、焊墊74、75、76、77。即，形成步驟中，將光電二極體71及信號處理電路72形成於晶片形成區域51外。
接著，對光電二極體71輸入泵浦光，檢查記憶胞57之動作狀態(步驟S3：檢查步驟)。檢查步驟中，進而藉由對對應於輸出端子54之區域輸入探測光，而對應於邏輯信號向記憶胞57之輸入，檢測對應於自輸出端子54輸出之輸出信號之信號(測定信號)，檢查記憶胞57之動作狀態。更詳細而言，檢查步驟中，一面使與泵浦光同步之探測光對泵浦光向光電二極體71之輸入時序之延遲時間變化，一面將與泵浦光同步之探測光重複輸入於PCA73，檢測自PCA73輸出之測定信號，檢查記憶胞57之動作狀態。如此，檢查步驟中，使與以特定之週期連續輸出之脈衝光即泵浦光同步之探測光對泵浦光向光電二極體71之輸入時序僅延遲特定之延遲時間，並輸入於PCA73，使延遲時間變化，分別檢測對應於探測光之各脈衝之輸入，自PCA73輸出之測定信號。
對於檢查步驟之細節，參照圖8之流程圖及圖1，更詳細地說明。檢查步驟中，如圖8所示，首先，將晶圓50放置於晶圓檢查裝置1之檢查台110(參照圖1)(步驟S31)。放置於檢查台110之晶圓50係步驟S2之形成步驟中形成有器件之晶圓50。另，圖1中之晶圓50為俯視矩形狀，實際上如圖2所示，亦可為俯視圓形。
繼而，自載置於檢查台110之晶圓50所具有之複數個晶片形成區域51，選擇一個晶片形成區域51(步驟S32)。具體而言，控制、解析裝置19例如若接收來自使用者之檢查開始之指示輸入，則特定出預先規定之特定位置之晶片形成區域51，作為最初檢查之對象之晶片形成區域51。若特定出檢查對象之晶片形成區域51，則如圖3所示，分別使銷31與該晶片形成區域51之焊墊74接觸，使銷32與焊墊75接觸，使銷33與各焊墊76接觸，使銷34與焊墊77接觸。如圖1所示，銷31係電性連接於信號處理電路72用之電源供給部101，銷32係電性連接於晶圓50用之電源供給部102，複數個銷33係分別電性連接於鎖定放大器18，銷34係電性連接於地面104。另，電源對晶圓50之供給態樣不限於上述，例如可構成為藉由於晶圓上形成光電二極體及電源電壓形成用電路，對該光電二極體照射光，而以非接觸供給電力，亦可構成為使用電磁場，空間傳送地供給電力。
繼而，自對應於所選擇之晶片形成區域51之複數個光電二極體71，選擇一個光電二極體71(步驟S33)。具體而言，控制、解析裝置19特定出預先規定之特定位置之光電二極體71，作為首先入射泵浦光之光電二極體71。
繼而，對所選擇之光電二極體71照射泵浦光(步驟S34)。具體而言，控制、解析裝置19以對所選擇之晶片形成區域51之光電二極體71照射泵浦光之方式，控制光掃描器14，且以自光源11輸出飛秒脈衝雷射之方式，控制光源11。
繼而，將探測光照射於對應於所選擇之光電二極體71之PCA73(步驟S35)。對應於該光電二極體71之PCA73係電性連接於該光電二極體71之PCA73。具體而言，控制、解析裝置19以將探測光照射於對應於所選擇之光電二極體71之PCA73之方式，控制光掃描器15。又，控制、解析裝置19以一面使對於泵浦光之延遲時間變化，一面將探測光重複輸入於PCA73之方式，控制光延遲裝置13。將如此取樣之測定信號經由銷33輸入於鎖定放大器18。再者，將放大該測定信號之放大信號自鎖定放大器18輸入至控制、解析裝置19，於控制、解析裝置19中解析放大信號。具體而言，控制、解析裝置19基於放大信號產生解析圖像。例如於針對晶圓50之所有晶片形成區域51之檢查結束後，使用者可基於該解析圖像，確認經檢查之記憶胞57之區域(所選擇之晶片形成區域51之記憶胞57之區域)之動作狀態是否為正常狀態。另，各晶片形成區域51之動作狀態是否正常(為良品)，亦可不由使用者判斷，而由控制、解析裝置19予以判斷。該情形時，例如藉由預先準備良品之情形之解析結果(圖像圖案)，藉由控制、解析裝置19判斷是否為良品。控制、解析裝置19記憶由使用者或由控制、解析裝置19判斷為良品之晶片形成區域51之位置資訊。
繼而，對於所選擇之晶片形成區域51，判斷是否存在泵浦光照射前之光電二極體71(步驟S36)。由於對應於各晶片形成區域51之光電二極體71之數量可預先掌握，故控制、解析裝置19例如基於是否進行對應於與一個晶片形成區域51對應之光電二極體71之數量之泵浦光照射，而判定是否存在泵浦光照射前之光電二極體71。
步驟S36中，判定為存在對應於所選擇之晶片形成區域51之泵浦光照射前之光電二極體71(S36：否)之情形時，選擇泵浦光照射前之一個光電二極體71(步驟S37)。具體而言，控制、解析裝置19根據預先規定之選擇順序，特定出繼而入射泵浦光之光電二極體71。其後，再次進行上述步驟S34～S36之處理。
另一方面，步驟S36中，判定為不存在對應於所選擇之晶片形成區域51之泵浦光照射前之光電二極體71(S36：是)之情形時，判定於該晶圓50中，是否存在檢查前之晶片形成區域51(步驟S38)。由於可預先掌握晶圓50之晶片形成區域51之數量，故控制、解析裝置19例如根據是否以晶圓50之晶片形成區域51之數量，進行晶片形成區域51之選擇，判定是否存在檢查前之晶片形成區域51。
步驟S38中，判定為於晶圓50存在檢查前之晶片形成區域51(S38：否)之情形時，選擇檢查前之一個晶片形成區域51(步驟S39)。具體而言，控制、解析裝置19根據預先規定之選擇順序，特定出接著檢查之晶片形成區域51。若特定出晶片形成區域51，則分別使銷31與該晶片形成區域51之焊墊74接觸，使銷32與焊墊75接觸，使銷33與各焊墊76接觸，使銷34與焊墊77接觸。其後，再次進行上述步驟S33～S38之處理。另一方面，步驟S38中，判定於晶圓50不存在檢查前之晶片形成區域51(S38：是)之情形時，結束針對該晶圓50之步驟S3之檢查步驟。
返回至圖6，繼而，進行沿著切割道60之晶圓50之切割(切斷)(步驟S4：切割步驟)。切割步驟中，針對每個晶圓形成區域51切割晶圓50(參照圖2)。本實施形態中，用以檢查記憶胞57之動作狀態之器件即檢查用器件70之各構成(光電二極體71、信號處理電路72、PCA73及焊墊74、75、76、77)係形成於切割道60。因此，藉由對每個晶片形成區域51切割而產生之晶片中，不包含檢查用器件70之各構成。切割例如係藉由切割機或切割鋸等切割裝置進行。切割裝置例如係藉由安裝於高速旋轉之轉軸前端之極薄之刀片，沿著切割道60切削。
最後，進行藉由晶圓50之切割產生之複數片晶片之組裝(步驟S5：組裝步驟)。組裝步驟中，進行自先前以來眾所周知之半導體裝置之組裝步驟。例如，切割後之晶片中，拾起在步驟S3之檢查步驟中動作狀態為正常(為良品)之晶片，將該晶片搭載於大型基板，並藉由密封樹脂密封。良品之晶片(晶片形成區域51)之位置資訊如上述，例如係由控制、解析裝置19而記憶，利用該位置資訊進行上述晶片之拾起。另，組裝步驟中，亦可以大容量化為目的，積層複數片晶片。以上為半導體製造方法之一例。
[作用效果] 如上述，第1實施形態之半導體製造方法具備如下步驟：對應於具有複數個晶片形成區域51之晶圓50之各晶片形成區域51，形成：記憶胞57；光電二極體71，其輸出對應於所輸入之光信號之電性信號；及信號處理電路72，其基於自光電二極體71輸出之電性信號，產生邏輯信號，將該邏輯信號輸出至記憶胞57；於形成步驟之後，將用以記憶胞57之動作確認之泵浦光輸入於光電二極體71，檢查記憶胞57之動作狀態；及於檢查步驟中，對每個晶片形成區域51進行切割。
第1實施形態之半導體製造方法中，對應於晶片形成區域51，形成：光電二極體71，其輸出對應於光信號之電性信號；及信號處理電路72，其基於電性信號產生邏輯信號。且，藉由對光電二極體71輸入泵浦光，而檢查記憶胞57等之內部電路之動作狀態後，對每個晶片形成區域51進行切割。如此，由於係以光信號輸入用以內部電路之動作確認之信號，故無需使信號輸入用之銷與輸入端子53接觸。因此，使信號輸入用之銷與電路之端子接觸之態樣中，確認經高密度化之積體電路之動作狀態時成為問題之對於半導體晶圓之按壓力之增大不會成為問題。且，由於基於自光電二極體71輸出之電性信號，藉由信號處理電路72產生邏輯信號，將該邏輯信號輸入於記憶胞57，故即使以光信號輸入用以動作確認之信號之態樣中，亦與如先前般使銷與電路之端子接觸之態樣同樣地，適當地進行內部電路之動作確認。又，使信號輸入用之銷與電路之端子接觸之態樣中，進行經高密度化之積體電路之動作確認時，由於需要使銷對密集設置之端子高精度接觸，故需要銷前端之細微化，但使銷前端物理性小型化有界限。藉此，有無法充分對應於積體電路之高密度化之虞。該點於第1實施形態之半導體製造方法中，由於係以光信號輸入用以動作確認之信號，故進行經高密度化之積體電路之動作確認時，銷前端之形狀不會成為問題。藉此，根據第1實施形態之半導體製造方法，提供一種可對應於積體電路之高密度化之半導體製造方法。再者，使信號輸入用之銷與電路之端子物理性接觸之態樣中，銷可供給之信號之頻帶有上限(例如數100 MHz等)，有因該上限而無法對應於高速之輸入信號之情形。該點於第1實施形態之半導體製造方法中，由於並非藉由銷之物理性接觸，而是藉由光信號之輸入供給動作確認之信號，故可供給超出上述上限之頻帶之信號，作為動作確認之信號。
第1實施形態中，於形成步驟中，使光電二極體71及信號處理電路72對應於晶片形成區域51，形成於該晶片形成區域51外。藉此，將動作確認用之構成即光電二極體71及信號處理電路72藉由動作確認(動作狀態之檢查)後之切割，自晶片切離。藉此，可將晶片設為必要最小限度之構成，避免因光電二極體71等之檢查用器件70之形成而晶片區域受限制。再者，第1實施形態中，檢查用器件70係形成於切割道60上。切割道60係切割中成為餘量之區域，係切割中必須之區域。藉由於如此之區域形成檢查用器件70，而無需為形成檢查用器件70而另外確保半導體晶圓50之區域，有效利用晶圓50之區域。
第1實施形態中，於形成步驟中，進而對應於晶片形成區域51，形成自記憶胞57輸出輸出信號之輸出端子即輸出端子54，於檢查步驟中，藉由向對應於輸出端子54之區域輸入探測光，檢測對應於根據邏輯信號向記憶胞57之輸入而自輸出端子54輸出之輸出信號的信號，檢查記憶胞57之動作狀態。如此，藉由向對應於輸出端子54之區域輸入光信號而檢測對應於輸出信號之信號，藉此無需使探針銷與輸出端子54接觸，而檢測內部電路之動作狀態檢查之信號。藉此，進而抑制使探針銷與端子接觸之態樣中成為問題之對晶圓(尤其晶圓之晶片形成區域)之按壓力之增大等。即，提供一種更適於積體電路之高密度化之半導體製造方法。
第1實施形態中，於形成步驟中，進而對應於晶片形成區域51形成PCA73，該PCA73電性連接於輸出端子54，且於輸入光信號之期間輸出對應於輸出信號之信號，於檢查步驟中，一面使與泵浦光同步之脈衝光即探測光相對於泵浦光向光電二極體71之輸入時序之延遲時間變化，一面將與泵浦光同步之脈衝光即探測光重複輸入至PCA73，檢測自PCA73輸出之對應於輸出信號之信號。即，於檢查步驟中，使與以特定之週期連續輸出之脈衝光即泵浦光同步之探測光相對於泵浦光向光電二極體71之輸入時序僅延遲特定之延遲時間而輸入至PCA73，使該延遲時間變化，分別檢測對應於根據探測光之各脈衝之輸入而自PCA73輸出之輸出信號的信號。如此，將探測光對於泵浦光向光電二極體71之輸入時序延遲，重複輸入至PCA73，於重複之輸入中使延遲時間變化，藉此可取樣自輸出端子54輸出之輸出信號，自該取樣結果適當地檢查內部電路之動作狀態。如此檢查之情形時，並未直接測定自輸出端子54輸出之輸出信號，而藉由複數次測定自PCA73輸出之信號，而取樣輸出信號。由於自PCA73輸出之信號(對應於輸出信號之信號)為頻帶較窄之信號，故例如將邏輯信號設為高速信號，自輸出端子54輸出之輸出信號之頻帶較廣之情形時，亦可使用探針銷等容易檢測。即，藉由以上述方法進行檢查，即使輸入高速信號之情形時，亦使用探針銷等僅可檢測頻帶較窄之信號之簡易構成，適當地檢測內部電路之動作狀態。
＜第2實施形態＞ 繼而，參照圖10～圖12，說明第2實施形態。以下，主要針對與第1實施形態不同之點進行說明。
[晶圓] 如圖10所示，第2實施形態之晶圓50A與第1實施形態之晶圓50不同，不具有PCA73，又，於輸出端子54上配置非線性光學結晶150。另，非線性光學結晶150並非一定連接於輸出端子54，但需要可檢測輸出端子54之電場變化程度地接近輸出端子54。非線性光學結晶150於後述之晶圓檢查裝置1A之動作狀態之檢查時，可為僅配置於檢查中之晶片形成區域51之輸出端子54上者，亦可為配置於所有晶片形成區域51之輸出端子54上者。另，於圖10中，為方便說明，省略一部分構成而顯示。具體而言，於圖10中，將放大器72a及辨頻器72b僅作為信號處理電路72而顯示，省略記憶體區塊52(記憶胞57)之圖示。
圖11係針對配置於輸出端子54上之非線性光學結晶150之探測光之反射進行說明之圖。另，於圖11中，一點鏈線之箭頭表示電場，實線之箭頭表示探測光。非線性光學結晶150具有結晶部151、探測光反射鏡152及透明電極153。又，於非線性光學結晶150，連接有接地電極用之銷133。結晶部151例如構成為包含ZnTe系化合物半導體單結晶。探測光反射鏡152設置於結晶部151之下表面側(輸出端子54側)，為反射探測光之鏡。透明電極153設置於結晶部151之上表面側，為作為探測光之入射面之電極。非線性光學結晶150配置於輸出端子54上。若輸出端子54上之電場因對應於邏輯信號自輸出端子54輸出之輸出信號而變化，則該電場洩漏至非線性光學結晶150，非線性光學結晶150之折射率變化。若探測光入射於如此之非線性光學結晶150，則對應於其折射率之變化，於探測光反射鏡152經反射之反射光(探測光之反射光)之偏光狀態(極化波面)變化。因反射光之偏光狀態(極化波面)變化，則光束分光器12A(偏光光束分光器)所反射之光量(光強度)變化。藉由光檢測器99檢測該光強度之變化，可判定形成有器件之晶片良好與否(是否為不良品)。
[晶圓檢查裝置] 圖10係顯示第2實施形態之晶圓檢查裝置1A之概略立體圖。圖10所示之晶圓檢查裝置1A與第1實施形態之晶圓檢查裝置1同樣地，係檢查形成於晶圓50A之晶片形成區域51之記憶胞57(內部電路)之動作狀態之裝置。晶圓檢查裝置1A對晶圓50A之光電二極體71照射泵浦光，且對晶圓50A之輸出端子54上之非線性光學結晶150照射探測光，基於來自非線性光學結晶150之反射光，檢查記憶胞57等內部電路之動作狀態。晶圓檢查裝置1具有測試器95、VCSEL陣列96、探測光源97、光束分光器12A、波長板98、光掃描器15A、聚光透鏡16A、17A、光檢測器99、鎖定放大器18A、及控制、解析裝置19A。
使測試器95藉由電源(未圖示)動作，對VCSEL陣列96及探測光源97重複施加檢查用電性信號。藉此，VCSEL陣列96及探測光源97基於共用之檢查用電性信號產生光，故使該等所輸出之光互相同步。
VCSEL(Vertical-Cavity Surface Emitting Laser：垂直共振器型面發光雷射)陣列96為面發光雷射，對複數個光電二極體71同時(並列)照射作為泵浦光之雷射光。VCSEL陣列96基於自測試器95輸入之檢查用電性信號產生雷射光。VCSEL陣列96例如可以40 GBPS左右調變，可形成相當於40 GBPS之入射脈衝行。又，VCSEL陣列96係以特定之間距(例250 μm)配置發光點。藉由將該特定之間距設為複數個光電二極體71相鄰之間隔，而可對各光電二極體71同時(並列)照射雷射光。另，VCSEL陣列96之發光點之間距並非一定與光電二極體之間隔一致，例如發光點以250 μm間距配置之情形時，亦可對使用透鏡系統將光縮小成1/2或1/4等，以125 μm間距或62.5 μm間距陣列狀配置之光電二極體71照射光。將自VCSEL陣列96出射之泵浦光透過聚光透鏡16A，照射於各光電二極體71。
探測光源97係輸出照射於非線性光學結晶150之脈衝光即探測光之光源。探測光源97基於自測試器95輸入之檢查用電性信號產生探測光。該探測光與上述VCSEL陣列96中產生之雷射光(泵浦光)同步。更詳細而言，自探測光源97輸出之探測光係與自VCSEL陣列96輸出之泵浦光同步，且對於該泵浦光僅延遲特定時間之光信號。探測光源97使對於泵浦光之延遲時間例如每脈衝變化，且重複輸出探測光。該情形時，探測光源97亦可具備使延遲時間變化之電性電路。藉此，與第1實施形態同樣地，可將高速之輸出脈衝(自輸出端子54輸出之輸出信號)一面取樣一面檢測。另，探測光源97亦可為輸出CW光而非輸出脈衝光者。該情形時，亦可不使探測光對於泵浦光延遲者。
光束分光器12A係以透過偏光成分為0度之光且反射90度光之方式設定之偏光光束分光器。光束分光器12A透過自探測光源97輸出之偏光成分為0度之光。將透過光束分光器12A之探測光經由λ/8波長板即波長板98、光掃描器15A及聚光透鏡17A而照射於非線性光學結晶150。光掃描器15A對應於來自控制、解析裝置19A之控制信號，以將探測光照射於各輸出端子54上之非線性光學結晶150之方式，掃描探測光。又，將來自對應於探測光之非線性光學結晶150之反射光經由聚光透鏡17A、光掃描器15A及波長板98而輸入於光束分光器12A。反射光藉由2次透過λ/8波長板即波長板98而成為圓偏光，將該圓偏光中，偏光成分為90度之反射光藉由光束分光器12A反射而輸入於光檢測器99。
光檢測器99例如為光電二極體、雪崩光電二極體、光電子倍增管、或區域影像感測器等，接收來自非線性光學結晶150之反射光(對應於根據邏輯信號向內部電路之輸入，自輸出端子54輸出之輸出信號之信號)，輸出檢測信號。藉由鎖定放大器18A，僅放大該檢測信號之特定頻率之信號成分，將經放大之放大信號輸入於控制、解析裝置19A。控制、解析裝置19A基於來自鎖定放大器18A之放大信號，產生波形(解析圖像)。使用者例如可基於控制、解析裝置19A中產生之解析圖像，判定形成有器件之晶片良好與否(是否為不良品)。
另，對於第2實施形態之檢查方向(基於來自非線性光學結晶150之反射光，檢查記憶胞57等之內部電路之動作狀態)，亦可為不藉由圖10所示之晶圓檢查裝置1A，而藉由第1實施形態之晶圓檢查裝置1執行者。
[晶圓檢查方法] 繼而，針對使用上述晶圓檢查裝置1A之晶圓檢查方法之一例，參照圖12之流程圖進行說明。該晶圓檢查方法係第1實施形態中說明之圖6之「步驟S3：檢查步驟」中所實施者。
如圖12所示，首先，將已完成器件形成之晶圓50A放置於晶圓檢查裝置1A之檢查台(未圖示)(步驟S131)。繼而，自晶圓50A所具有之複數個晶片形成區域51，選擇一個晶片形成區域51(步驟S132)。具體而言，控制、解析裝置19A例如若接收到來自使用者之檢查開始之指示輸入，則特定出預先規定之特定位置之晶片形成區域51，作為最初檢查之對象之晶片形成區域51。繼而，於所選擇之晶片形成區域51之輸出端子54上，配置非線性光學結晶150(步驟S133)。
繼而，自測試器95對VCSEL陣列96及探測光源97，施加檢查用電性信號(步驟S134)。藉此，VCSEL陣列96及探測光源97基於共用之檢查用電性信號產生光，故使該等所輸出之光互相同步。
繼而，對複數個光電二極體71同時(並列)照射作為泵浦光之雷射光(步驟S135)。具體而言，控制、解析裝置19A以將泵浦光照射於所選擇之晶片形成區域51之各光電二極體71之方式，控制VCSEL陣列96。
繼而，自所選擇之晶片形成區域51之各輸出端子54之中，選擇一個輸出端子54(步驟S136)。具體而言，控制、解析裝置19A根據預先規定之選擇順序，特定出一個輸出端子54。繼而，對所選擇之輸出端子54上之非線性光學結晶150照射探測光(步驟S137)。具體而言，控制、解析裝置19A以將探測光照射於期望之位置之方式，控制探測光源97及光掃描器15A。控制、解析裝置19A使泵浦光對光電二極體71之輸入時序延遲，以將與泵浦光同步之探測光輸入於非線性光學結晶150之方式，控制探測光源97。由於非線性光學結晶150係配置於輸出端子54上，故電場基於對應於邏輯信號自輸出端子54輸出之輸出信號而變化，其結果，折射率產生變化。若探測光入射於如此之非線性光學結晶150，則對應於其折射率之變化，探測光反射鏡152中經反射之反射光(探測光之反射光)之偏光狀態產生變化。因反射光之偏光狀態產生變化，而自光束分光器12A(偏光光束分光器)輸出之光強度產生變化。光檢測器99接收該光強度之變化，基於來自光檢測器99之檢測信號，於控制、解析裝置19A中產生解析圖像。例如於針對晶圓50A之所有晶片形成區域51之檢查結束後，使用者可基於該解析圖像，確認經檢查之記憶胞57之區域之動作狀態是否為正常狀態。
繼而，判定於所選擇之晶片形成區域51，是否存在選擇前之輸出端子54(步驟S138)。由於各晶片形成區域51之輸出端子54之數量可預先掌握，故控制、解析裝置19A例如基於是否進行對應於一個晶片形成區域51之輸出端子54之數量之探測光照射，而判定是否存在選擇前之輸出端子54。
步驟S138中，判定為於所選擇之晶片形成區域51存在選擇前之輸出端子54(S138：否)之情形時，選擇選擇前之一個輸出端子54(步驟S139)。其後，再次進行上述步驟S137及S138之處理。
另一方面，步驟S138中，判定為於所選擇之晶片形成區域51不存在選擇前之輸出端子54(S138:是)之情形時，判定於該晶圓50A，是否存在檢查前之晶片形成區域51(步驟S140)。由於可預先掌握晶圓50A之晶片形成區域51之數量，故控制、解析裝置19例如根據是否以晶圓50A之晶片形成區域51之數量，進行晶片形成區域51之選擇，判斷是否存在檢查前之晶片形成區域51。
步驟S140中，判定為於晶圓50A存在檢查前之晶片形成區域51(S140：否)之情形時，選擇檢查前之一個晶片形成區域51(步驟S141)。具體而言，控制、解析裝置19A根據預先規定之選擇順序，特定出接著檢查之晶片形成區域51。其後，再次進行上述步驟S133～S140之處理。另一方面，步驟S140中，判定為於晶圓50A不存在檢查前之晶片形成區域51(S140：是)之情形時，針對該晶圓50A之「檢查步驟」結束。
[作用效果] 如上述，第2實施形態之半導體製造方法中，檢查步驟中，於輸出端子54上配置非線性光學結晶150，且對該非線性光學結晶150輸入探測光，檢測來自該非線性光學結晶150之反射光，作為對應於輸出信號之信號。非線性光學結晶150之折射率對應於輸出端子54之電壓(即，自輸出端子54輸出之輸出信號之電壓)而變化。因此，來自非線性光學結晶150之反射光對應於自輸出端子54輸出之輸出信號之電壓，偏光狀態產生變化。藉由經由光束分光器12A檢測如此之偏光狀態之變化作為光強度之變化，而可對應於反射光之強度，檢查內部電路之動作狀態。藉由以上述方法進行檢查，而不使探測銷等與晶圓50A接觸，僅藉由反射光之檢測之簡易構成，即可適當地檢查內部電路之動作狀態。
＜第3實施形態＞ 繼而，參照圖13～圖15，說明第3實施形態。以下，主要針對與第1實施形態及第2實施形態之不同點進行說明。
[晶圓檢查裝置] 圖13係第3實施形態之晶圓檢查裝置1B之模式圖。圖13所示之晶圓檢查裝置1B與第1實施形態之晶圓檢查裝置1等同樣地，係檢查形成於晶圓50之晶片形成區域51之記憶胞57(內部電路)之動作狀態之裝置。晶圓檢查裝置1B對晶圓50之光電二極體71照射脈衝光，且自晶圓50之形成有光電二極體71之面之相反側(背面側)照射探測光(CW或脈衝光)，而基於自該背面側出射之光，檢查記憶胞57等之內部電路之動作狀態。
圖14係說明對應於耗盡層之伸縮之反射率之變化之圖。如圖14所示，晶圓50係以包含含有閘極191、源極192及汲極193之FET構成。FET之耗盡層DL對應於輸入於記憶胞57之邏輯信號之高/低而伸縮，且厚度產生變化。因此，藉由檢測該耗盡層DL之厚度之變化，可檢查內部電路之動作狀態。此處，耗盡層DL之厚度變化可基於自晶圓50之背面側照射光時之反射光之強度變化(伴隨對應於耗盡層DL之厚度變化之反射率之變化的反射光之強度變化)而檢測。著眼於此，本實施形態之晶圓檢查裝置1B中，自晶圓50之背面側照射探測光，該探測光通過耗盡層內部於器件之表面反射，藉此檢測自背面側出射之光。
返回至圖13，晶圓檢查裝置1具有VCSEL陣列96B、探測光源140、光束分光器12B、波長板98B、聚光透鏡16B、17B、光檢測器99B、鎖定放大器18B、及控制、解析裝置19B。
VCSEL陣列96B對複數個光電二極體71同時(並列)照射雷射光(脈衝光)。VCSEL陣列96B係設置於可對光電二極體71照射脈衝光之位置。將自VCSEL陣列96B出射之脈衝光透過聚光透鏡16B，照射於各光電二極體71。探測光源140自晶圓50之形成有光電二極體71之面之相反側之面即背面側照射探測光(第2光信號)。探測光源140係設置於可對晶圓50之背面照射探測光之位置(即晶圓50之背面側)。
光束分光器12B係以透過偏光成分為0度之光，反射90度光之方式設定之偏光光束分光器。光束分光器12B透過自探測光源140輸出之偏光成分為0度之光。將透過光束分光器12B之探測光經由λ/8波長板即波長板98B及聚光透鏡17B，照射於晶圓50之背面側。又，將對應於探測光之來自晶圓50之背面側之反射光經由聚光透鏡17B及波長板98B，輸入於光束分光器12B。反射光藉由2次透過λ/8波長板即波長板98B而成為圓偏光，將該圓偏光中，偏光成分為90度之反射光藉由光束分光器12B而反射，輸入於光檢測器99B。
光檢測器99B接收反射光，輸出檢測信號。藉由鎖定放大器18A，僅放大該檢測信號之特定頻率之信號成分，將經放大之放大信號輸入至控制、解析裝置19B。控制、解析裝置19A基於來自鎖定放大器18B之放大信號，產生波形(解析圖像)。使用者例如可基於控制、解析裝置19B中產生之解析圖像，判定形成有器件之晶片良好與否(是否為不良品)。
[晶圓檢查方法] 繼而，針對使用上述晶圓檢查裝置1B之晶圓檢查方法之一例，參照圖15之流程圖進行說明。該晶圓檢查方法係第1實施形態中說明之圖6之「步驟S3：檢查步驟」中所實施者。
如圖15所示，首先，將已完成器件形成之晶圓50放置於晶圓檢查裝置1B之檢查台(未圖示)(步驟S231)。繼而，自晶圓50所具有之複數個晶片形成區域51，選擇一個晶片形成區域51(步驟S232)。具體而言，控制、解析裝置19B例如若接收到來自使用者之檢查開始之指示輸入，則特定出預先規定之特定位置之晶片形成區域51，作為最初檢查之對象之晶片形成區域51。
繼而，對複數個光電二極體71同時(並列)照射來自VCSEL陣列96B之雷射光(步驟S233)。具體而言，控制、解析裝置19B以將雷射光照射於對應於所選擇之晶片形成區域51之各光電二極體71之方式，控制VCSEL陣列96B。
繼而，將探測光照射於晶圓50之形成有光電二極體71之面的相反側之面即背面側(步驟S234)。具體而言，控制、解析裝置19B以自晶圓50之背面側照射探測光之方式，控制探測光源140。晶圓50之耗盡層DL(參照圖14)對應於輸入於記憶胞57之邏輯信號之高/低而伸縮，厚度產生變化，該厚度之變化可基於將光照射於晶圓50之背面側時之反射光之強度變化而檢測。藉由光檢測器99B接收該反射光，而基於來自光檢測器99之檢測信號，於控制、解析裝置19B中產生解析圖像。例如於針對晶圓50之所有晶片形成區域51之檢查結束後，使用者可基於該解析圖像，確認經檢查之記憶胞57之區域之動作狀態是否為正常狀態。
繼而，判定於該晶圓50，是否存在檢查前之晶片形成區域51(步驟S235)。由於可預先掌握晶圓50之晶片形成區域51之數量，故控制、解析裝置19B例如根據是否以晶圓50之晶片形成區域51之數量，進行晶片形成區域51之選擇，判定是否存在檢查前之晶片形成區域51。步驟S235中，判定為於晶圓50存在檢查前之晶片形成區域51(S235：否)之情形時，選擇檢查前之一個晶片形成區域51(步驟S236)。具體而言，控制、解析裝置19B根據預先規定之選擇順序，特定出接著檢查之晶片形成區域51。其後，再次進行上述步驟S233～S235之處理。另一方面，步驟S235中，判定為於晶圓50不存在檢查前之晶片形成區域51(S235：是)之情形時，針對該晶圓50之「檢查步驟」結束。
[作用效果] 如上述，第3實施形態之半導體製造方法中，檢查步驟中，對晶圓50之形成有光電二極體71之面之相反側之面輸入探測光，檢測來自該相反側之面之反射光，檢查記憶胞57之動作狀態。藉由將邏輯信號輸入於記憶胞57，使晶圓之耗盡層之厚度產生變化。如此之耗盡層之厚度變化可藉由自背面(形成有光電二極體71之面之相反側之面)輸入光信號時之反射光之強度變化而檢測。藉此，藉由檢測來自背面之反射光，可不使用探針銷等，即可適當地檢查內部電路之動作狀態。又，由於在形成有光電二極體71之側設置VCSEL陣列96B，於其相反側設置探測光源140，故可有餘裕地適當確保各光源之設置空間。
＜變化例＞ 以上，雖已針對本發明之實施形態進行說明，但本發明不限於上述第1實施形態～第3實施形態。
例如，雖已說明於晶片形成區域51形成記憶胞57作為內部電路，但不限於此，亦可於晶片形成區域，形成微處理器等邏輯電路、LSI(Large Scale Integration：大型積體電路)等應用程式處理器(高密度積體電路)、組合有記憶胞及邏輯電路之混載型積體電路、或閘極陣列或胞基IC等特殊用途之積體電路等，作為內部電路。
又，針對光電二極體71至記憶胞57之電性信號之傳達路徑，已一面參照圖5一面說明，但光電二極體至記憶胞(內部電路)之電性信號之傳達路徑不限於圖5所示者。即，圖5所示之例中，雖已說明自光電二極體71輸出之電性信號經由放大器72a、辨頻器72b、輸入端子53、ESD防止電路91及信號緩衝器電路92，輸入至記憶胞57，但不限於此，如圖16所示，自辨頻器72b輸出之邏輯信號亦可為不經由輸入端子53等，直接輸入於記憶胞57者。即，信號處理電路72之辨頻器72b亦可以邏輯信號不經由輸入端子53，輸入於記憶胞57之方式，經由繞過輸入端子53之佈線190，連接於記憶胞57。根據如此之構成，內部電路之動作確認中，輸入端子之電容不會成為問題，易將高速之電性信號輸入至內部電路。
又，作為晶圓，已說明於晶片形成區域外之切割道60上配置有檢查用器件70之各構成之晶圓50，但晶圓之構成不限於此，例如檢查用器件70之各構成亦可形成於切割道60以外之晶片形成區域外之區域。
又，檢查用器件之各構成亦可形成於晶片形成區域內。圖17係自器件形成區域側觀察變化例之晶圓之1個晶片形成區域之概略俯視圖。圖17所示之晶圓250與第1實施形態之晶圓50同樣地，為設有PCA之晶圓。如圖17所示，晶圓250作為形成於晶片形成區域251之構成，具備包含記憶胞257之記憶體區塊252、輸入端子253、輸出端子254、電源用端子255、接地用端子256、檢查用器件即光電二極體271、放大器272a、辨頻器272b、PCA273、及焊墊274、275、276、277。即，於晶圓250中，檢查用器件之各構成並非形成於切割道260等之晶片形成區域外，而是形成於所有晶片形成區域251內。
於如此之晶圓250中，記憶體區塊252之配置區域並未限定，但圖17所示之例中，以隔著設置於中央附近之檢查用器件等之方式，將一對記憶體區塊252配置於兩端。又，於輸入端子253，包含將晶圓250於厚度方向貫通之貫通電極253a，同樣地，於輸出端子254，包含將晶圓250於厚度方向貫通之貫通電極254a。藉由形成有如此之貫通電極253a、254a、而於積層複數片晶片之構成中，可不使用引線接合等，使複數片晶片互相導通。即，形成有貫通電極之晶片對於減少引線接合等佈線有意義。該點於如晶圓250，藉由對於檢查用器件亦採用形成於晶片形成區域內之構成，與檢查用器件形成於晶片形成區域外之情形相比，可縮短檢查用器件之引線接合等佈線，更顯著發揮藉由上述貫通電極積層晶片之半導體之構成之效果。即，藉由採用於晶片形成區域內形成檢查用器件等之構成，而可提供對謀求極力縮短引線接合等佈線之構成(例如，藉由貫通電極等積層複數片晶片之構成)較佳之晶片。
又，已說明不使銷與輸出端子接觸，而檢測內部電路之動作狀態檢查之信號之態樣，但不限於此，亦可使銷與輸出端子接觸，檢測信號。該情形時，由於對於用以內部電路之動作確認之信號之輸入係以光信號進行(於輸入側，銷未與電路之端子接觸)，故與先前相比，可減輕對晶圓之按壓力等。
1‧‧‧晶圓檢查裝置
1A‧‧‧晶圓檢查裝置
1B‧‧‧晶圓檢查裝置
11‧‧‧光源
12‧‧‧光束分光器
12A‧‧‧光束分光器
12B‧‧‧光束分光器
13‧‧‧光延遲裝置
14、15‧‧‧光掃描器
15A‧‧‧光掃描器
16、17‧‧‧聚光透鏡
16A、17A‧‧‧聚光透鏡
16B、17B‧‧‧聚光透鏡
18‧‧‧鎖定放大器
18A‧‧‧鎖定放大器
18B‧‧‧鎖定放大器
19‧‧‧控制、解析裝置
19A‧‧‧解析裝置
19B‧‧‧解析裝置
20‧‧‧光斬波器
21‧‧‧反射板
22、23‧‧‧可動鏡
24、25‧‧‧反射板
31、32‧‧‧銷
33、34‧‧‧銷
50、50A‧‧‧晶圓
51‧‧‧晶片形成區域
52‧‧‧記憶體區塊
53‧‧‧輸入端子
54‧‧‧輸出端子
55‧‧‧電源用端子
56‧‧‧接地用端子
57‧‧‧記憶胞(內部電路)
58‧‧‧氧化膜
59‧‧‧p型Si基板
60‧‧‧切割道
70‧‧‧檢查用裝置
71‧‧‧光電二極體(受光元件)
72‧‧‧信號處理電路
72a‧‧‧放大器
72b‧‧‧辨頻器
73‧‧‧PCA
74‧‧‧焊墊
75‧‧‧焊墊
76‧‧‧焊墊
77‧‧‧焊墊
81‧‧‧n型雜質層
82‧‧‧p型雜質層
83‧‧‧連接用p型雜質層
84‧‧‧電極
85‧‧‧FET之閘極
91‧‧‧ESD防止電路
92‧‧‧信號緩衝電路
95‧‧‧測試器
96‧‧‧VCSEL陣列
96B‧‧‧VCSEL陣列
97‧‧‧探測光源
98‧‧‧波長板
98B‧‧‧波長板
99‧‧‧光檢測器
99B‧‧‧光檢測器
101‧‧‧電源供給部
102‧‧‧電源供給部
104‧‧‧地面
110‧‧‧檢查台
133‧‧‧銷
140‧‧‧探測光源
150‧‧‧非線性光學結晶
151‧‧‧結晶部
152‧‧‧探測光反射鏡
153‧‧‧透明電極
190‧‧‧佈線
191‧‧‧閘極
192‧‧‧源極
193‧‧‧汲極
250‧‧‧晶圓
251‧‧‧晶片形成區域
252‧‧‧記憶體區塊
253‧‧‧輸入端子
253a‧‧‧貫通電極
254‧‧‧輸出端子
254a‧‧‧貫通電極
255‧‧‧電源用端子
256‧‧‧接地用端子
257‧‧‧記憶胞
260‧‧‧切割道
271‧‧‧光電二極體
272a‧‧‧放大器
272b‧‧‧辨頻器
273‧‧‧PCA
274、275‧‧‧焊墊
276、277‧‧‧焊墊
DL‧‧‧耗盡層
S1～S5‧‧‧步驟
S131～S141‧‧‧步驟
S231～S236‧‧‧步驟
S31～S39‧‧‧步驟
圖1係顯示第1實施形態之晶圓檢查裝置之概略立體圖。 圖2係自器件形成區域側觀察晶圓之概略俯視圖。 圖3係自器件形成區域側觀察1個晶片形成區域及該晶片形成區域周邊之切割道之概略俯視圖。 圖4係光電二極體之形成區域之晶圓之概略剖視圖。 圖5係顯示各器件之電性連接之方塊線圖。 圖6係第1實施形態之半導體製造方法之流程圖。 圖7係器件形成前之矽基板之概略俯視圖。 圖8係半導體製造方法之檢查步驟之流程圖。 圖9係自器件形成區域側觀察1個晶片形成區域及該晶片形成區域周邊之切割道之概略俯視圖。 圖10係顯示第2實施形態之晶圓檢查裝置之概略立體圖。 圖11係針對配置於輸出端子上之非線性光學結晶之探測光之反射進行說明者。 圖12係第2實施形態之半導體製造方法之流程圖。 圖13係第3實施形態之晶圓檢查裝置之模式圖。 圖14係說明對應於耗盡層之伸縮的反射率變化之圖。 圖15係第3實施形態之半導體製造方法之流程圖。 圖16係顯示變化例之各器件之電性連接之方塊線圖。 圖17係自器件形成區域側觀察變化例之晶圓之1個晶片形成區域之概略俯視圖。

Claims (12)

  1. 一種半導體製造方法，其具備如下步驟： 與具有複數個晶片形成區域之半導體晶圓之各晶片形成區域對應而形成：內部電路；受光元件，其輸出對應於所輸入之光信號之電性信號；及信號處理電路，其基於自上述受光元件輸出之上述電性信號產生邏輯信號，將該邏輯信號輸出至上述內部電路； 於上述形成步驟之後，將用於上述內部電路之動作確認之第1光信號向上述受光元件輸入，檢查上述內部電路之動作狀態；及 於上述檢查步驟之後，依每個上述晶片形成區域進行切割。
  2. 如請求項1之半導體製造方法，其中於上述形成步驟中，使上述受光元件及上述信號處理電路與上述晶片形成區域對應而形成於該晶片形成區域外。
  3. 如請求項1之半導體製造方法，其中於上述形成步驟中，使上述受光元件及上述信號處理電路與上述晶片形成區域對應而形成於該晶片形成區域內。
  4. 如請求項1至3中任一項之半導體製造方法，其中於上述形成步驟中，進而與上述晶片形成區域對應而形成自上述內部電路輸出輸出信號之輸出端子， 於上述檢查步驟中，藉由將第2光信號輸入於對應於上述輸出端子之區域，檢測對應於根據上述邏輯信號向上述內部電路之輸入而自上述輸出端子輸出之輸出信號的信號，檢查上述內部電路之動作狀態。
  5. 如請求項4之半導體製造方法，其中於上述形成步驟中，進而對應於上述晶片形成區域而形成開關部，該開關部電性連接於上述輸出端子，且於輸入光信號之期間輸出對應於上述輸出信號之信號， 於上述檢查步驟中，一面使與上述第1光信號同步之脈衝光即第2光信號相對於上述第1光信號向上述受光元件之輸入時序之延遲時間變化，一面將其向上述開關部重複輸入，而檢測自上述開關部輸出之對應於上述輸出信號之信號。
  6. 如請求項4之半導體製造方法，其中於上述檢查步驟中，於上述輸出端子上配置非線性光學結晶，對該非線性光學結晶輸入上述第2光信號，檢測來自該非線性光學結晶之反射光作為對應於上述輸出信號之信號。
  7. 如請求項1至3中任一項之半導體製造方法，其中於上述檢查步驟中，對上述半導體晶圓之形成有上述受光元件之面之相反側之面輸入第2光信號，檢測來自該相反側之面之反射光，檢查上述內部電路之動作狀態。
  8. 一種晶圓檢查方法，其具備如下步驟： 準備半導體晶圓，該半導體晶圓形成有：內部電路；受光元件，其輸出對應於所輸入之光信號之電性信號；及信號處理電路，其基於自上述受光元件輸出之上述電性信號產生邏輯信號，將該邏輯信號輸出至上述內部電路；及 於上述準備步驟之後，將用於上述內部電路之動作確認之第1光信號向上述受光元件輸入，檢查上述內部電路之動作狀態。
  9. 如請求項8之晶圓檢查方法，其中於上述準備步驟中，準備進而形成有自上述內部電路輸出輸出信號之輸出端子的上述半導體晶圓， 於上述檢查步驟中，藉由將第2光信號向對應於上述輸出端子之區域輸入，檢測對應於根據上述邏輯信號向上述內部電路之輸入而自上述輸出端子輸出之輸出信號的信號，檢查上述內部電路之動作狀態。
  10. 如請求項9之晶圓檢查方法，其中於上述準備步驟中，進而形成開關部，其電性連接於上述輸出端子，且於輸入光信號之期間輸出對應於上述輸出信號之信號， 於上述檢查步驟中，一面使與上述第1光信號同步之脈衝光即第2光信號相對於上述第1光信號向上述受光元件之輸入時序之延遲時間變化，一面將其向上述開關部重複輸入，而檢測自上述開關部輸出之對應於上述輸出信號之信號。
  11. 如請求項9之晶圓檢查方法，其中於上述檢查步驟中，於上述輸出端子上配置非線性光學結晶，對該非線性光學結晶輸入上述第2光信號，檢測來自該非線性光學結晶之反射光作為對應於上述輸出信號之信號。
  12. 如請求項8之晶圓檢查方法，其中於上述檢查步驟中，對上述半導體晶圓之形成有上述受光元件之面之相反側之面輸入第2光信號，檢測來自該相反側之面之反射光，檢查上述內部電路之動作狀態。
TW107122010A 2017-07-18 2018-06-27 半導體製造方法及晶圓檢查方法 TW201918723A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017139301A JP2019021778A (ja) 2017-07-18 2017-07-18 半導体製造方法及びウェハ検査方法
JP2017-139301 2017-07-18

Publications (1)

Publication Number Publication Date
TW201918723A true TW201918723A (zh) 2019-05-16

Family

ID=65015519

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122010A TW201918723A (zh) 2017-07-18 2018-06-27 半導體製造方法及晶圓檢查方法

Country Status (6)

Country Link
US (1) US20200258794A1 (zh)
JP (1) JP2019021778A (zh)
KR (1) KR20200033878A (zh)
CN (1) CN110914963A (zh)
TW (1) TW201918723A (zh)
WO (1) WO2019017120A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749580B (zh) * 2020-06-08 2021-12-11 星河半導體股份有限公司 多通道天線晶片測試系統及方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112180505B (zh) * 2020-10-22 2022-08-16 武汉光谷信息光电子创新中心有限公司 光电集成芯片
WO2023002688A1 (ja) * 2021-07-19 2023-01-26 浜松ホトニクス株式会社 半導体故障解析装置及び半導体故障解析方法
KR20240036501A (ko) * 2021-07-19 2024-03-20 하마마츠 포토닉스 가부시키가이샤 반도체 고장 해석 장치 및 반도체 고장 해석 방법
KR20240031444A (ko) 2022-08-29 2024-03-08 주식회사 에이티이솔루션 반도체 웨이퍼의 전압-전류 특성시험 시스템 및 그 전압-전류 특성 시험방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2177254B (en) * 1985-07-05 1988-09-01 Stc Plc Testing integrated circuits
US5751159A (en) * 1995-09-05 1998-05-12 Motorola, Inc. Semiconductor array and switches formed on a common substrate for array testing purposes
JP2002071501A (ja) * 2000-08-29 2002-03-08 Hitachi Ltd 半導体式センサの検査装置
JP4663357B2 (ja) 2005-03-15 2011-04-06 株式会社沖データ 半導体装置
JP2006324588A (ja) * 2005-05-20 2006-11-30 Sharp Corp 受光素子検査方法及び受光素子検査装置
JP2009146985A (ja) * 2007-12-12 2009-07-02 Renesas Technology Corp 半導体ウエハおよびその検査方法
JP5916023B2 (ja) * 2012-04-24 2016-05-18 国立大学法人 岡山大学 半導体非破壊検査装置及び半導体非破壊検査方法
JP6194380B2 (ja) * 2016-02-29 2017-09-06 浜松ホトニクス株式会社 集積回路検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749580B (zh) * 2020-06-08 2021-12-11 星河半導體股份有限公司 多通道天線晶片測試系統及方法

Also Published As

Publication number Publication date
CN110914963A (zh) 2020-03-24
KR20200033878A (ko) 2020-03-30
JP2019021778A (ja) 2019-02-07
WO2019017120A1 (ja) 2019-01-24
US20200258794A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
TW201918723A (zh) 半導體製造方法及晶圓檢查方法
KR100734186B1 (ko) 집적 회로의 동적 진단 테스트를 위한 장치 및 방법
JP4846902B2 (ja) 赤外レーザ・プローブを用いて集積回路における電圧を直接測定する方法および装置
TWI378523B (en) Method of inspecting semiconductor device and device of inspecting semiconductor device
US10852246B2 (en) Pattern structure inspection device and inspection method
US6593156B2 (en) Non-destructive inspection method
US20130083319A1 (en) Semiconductor inspection method and semiconductor inspection apparatus
TW201908756A (zh) 半導體晶圓
US8937310B2 (en) Detection method for semiconductor integrated circuit device, and semiconductor integrated circuit device
TW201917399A (zh) 半導體晶圓
JP6078869B2 (ja) 検査装置および検査方法
US5976898A (en) Localization of defects of a metallic layer of a semiconductor circuit
US20160245743A1 (en) Testing apparatus and testing method
JP5333150B2 (ja) 静電解析方法及び静電解析装置
JP5418015B2 (ja) 半導体解析装置及び半導体解析方法
CN117747467A (zh) 一种晶圆的缺陷检测装置
KR20220129531A (ko) 반도체 고장 해석 장치
JPH11340512A (ja) 半導体検査装置及び端面発光型発光光半導体素子ウェハーの検査方法
JPH09211084A (ja) 半導体装置の検査方法および検査装置
EP3467483A1 (en) Pattern structure inspection device and inspection method
JP2009099634A (ja) 検査装置
JPH09289334A (ja) 赤外線検知器およびその製造方法