CN112180505B - 光电集成芯片 - Google Patents
光电集成芯片 Download PDFInfo
- Publication number
- CN112180505B CN112180505B CN202011136257.1A CN202011136257A CN112180505B CN 112180505 B CN112180505 B CN 112180505B CN 202011136257 A CN202011136257 A CN 202011136257A CN 112180505 B CN112180505 B CN 112180505B
- Authority
- CN
- China
- Prior art keywords
- coupler
- input
- integrated chip
- output
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/125—Bends, branchings or intersections
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/34—Optical coupling means utilising prism or grating
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Light Receiving Elements (AREA)
- Optical Integrated Circuits (AREA)
Abstract
本申请实施例提供一种光电集成芯片,包括测试结构以及集成器件,测试结构包括输入耦合器,输入耦合器用于接收测试光信号,输入耦合器为光栅耦合器,集成器件包括光电探测器和光接收组件,光接收组件能够接收应用光信号,光电探测器具有第一输入端和第二输入端,第一输入端能够接收至少部分测试光信号,并将接收到的至少部分测试光信号转换为电信号,第二输入端和光接收组件连接。本申请实施例提供的光电集成芯片能够实现在片测试。
Description
技术领域
本申请涉及光电子集成技术领域,尤其涉及一种光电集成芯片。
背景技术
单个晶圆上集成有多个用于实现光电探测功能的光电集成芯片,在生产过程中,通常需要将光电集成芯片从晶圆上切割下来再测试光电集成芯片的性能,此种测试方式耗时耗力。
发明内容
有鉴于此,本申请实施例期望提供一种光电集成芯片,能够在片测试光电集成芯片。为达到上述有益效果,本申请实施例的技术方案是这样实现的:
本申请实施例提供一种光电集成芯片,包括:
测试结构,包括输入耦合器,所述输入耦合器用于接收测试光信号,所述输入耦合器为光栅耦合器;以及
集成器件,包括光电探测器和光接收组件,所述光接收组件能够接收应用光信号,所述光电探测器具有第一输入端和第二输入端,所述第一输入端能够接收至少部分所述测试光信号,并将接收到的至少部分所述测试光信号转换为电信号,所述第二输入端和所述光接收组件连接。
进一步地,所述测试结构包括分束器和输出耦合器,所述分束器包括第三输入端、第一输出端和第二输出端,所述第三输入端与所述输入耦合器连接,所述第一输出端与所述输出耦合器连接,所述第二输出端与所述光电探测器连接;
所述分束器将所述测试光信号分成第一子光信号和第二子光信号,所述第一子光信号经所述第一输出端从所述输出耦合器射出,所述第二子光信号经所述第二输出端通过所述第一输入端进入所述光电探测器。
进一步地,所述分束器为Y型分束器或多模干涉分束器。
进一步地,所述第一输出端的输出功率和所述第二输出端的输出功率相等。
进一步地,所述光电集成芯片包括连接波导,所述连接波导用于连接所述第二输出端和所述光电探测器。
进一步地,在平行于所述光电集成芯片表面的方向上,所述连接波导为直波导结构、倾斜波导结构、环形波导结构或锥形波导结构。
进一步地,在垂直于所述光电集成芯片表面的方向上,所述连接波导为条形波导结构、脊型波导结构、梯形波导结构或叠型波导结构。
进一步地,所述光电探测器为PIN光电二极管、雪崩光电二极管或肖特基光电二极管;
和/或,所述测试结构位于划片槽内;
和/或,所述集成器件为平衡探测装置、相干接收机、信号接收机或光电传感装置。
进一步地,所述输入耦合器为一维光栅耦合器、二维光栅耦合器或光子晶体光栅耦合器;
或,所述输入耦合器为横电场光栅耦合器或横磁场光栅耦合器。
进一步地,所述输出耦合器为光栅耦合器。
本申请实施例提供的光电集成芯片,第一输入端用于光电集成芯片的在片测试,即利用输入耦合器将外部测试光信号通过第一输入端耦合进入光电探测器,以便实现光电探测器的在片测试,无需将光电集成芯片从晶圆上切割下来,即可实现晶圆级测试,该测试结构简单、易于实现,降低了光电集成芯片的测试成本;第二输入端和光接收组件连接,光接收组件接收的应用光信号通过第二输入端进入光电探测器,光电集成芯片在实际应用中,应用光信号不再通过第一输入端进入光电探测器而是通过第二输入端进入光电探测器,实现测试光信号和应用光信号分开输入。
附图说明
图1为本申请实施例提供的一种光电集成芯片的结构示意图。
附图标记说明
测试结构100;输入耦合器110;分束器120;第三输入端121;第一输出端122;第二输出端123;输出耦合器130;集成器件200;光电探测器210;第一输入端211;第二输入端212;光接收组件220;连接波导300。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的技术特征可以相互组合,具体实施方式中的详细描述应理解为本申请宗旨的解释说明,不应视为对本申请的不当限制。下面结合附图及具体实施例对本申请再作进一步详细的说明。
请参见图1,本申请实施例提供一种光电集成芯片,光电集成芯片包括测试结构100以及集成器件200,测试结构100包括输入耦合器110,输入耦合器110用于接收测试光信号,输入耦合器110为光栅耦合器。集成器件200包括光电探测器210和光接收组件220,光接收组件220能够接收应用光信号。光电探测器210具有第一输入端211和第二输入端212,第一输入端211能够接收至少部分测试光信号,并将接收到的至少部分测试光信号转换为电信号。第二输入端212和光接收组件220连接。
本申请实施例提供的光电集成芯片,光电探测器210设置分离的第一输入端211和第二输入端212,测试结构100级联光电探测器210,第一输入端211用于光电集成芯片的在片测试,即利用输入耦合器110将外部测试光信号通过第一输入端211耦合进入光电探测器210,以便实现光电探测器210的在片测试,无需将光电集成芯片从晶圆上切割下来,即可实现晶圆级测试,该测试结构100简单、易于实现,降低了光电集成芯片的测试成本;第二输入端212和光接收组件220连接,光接收组件220接收的应用光信号通过第二输入端212进入光电探测器210,也就是说,第二输入端212用于集成器件200的应用,在实际应用光电集成芯片时,应用光信号由光接收组件220接收后,通过第二输入端212进入光电探测器210,换句话说,光电集成芯片在实际应用中,应用光信号不再通过第一输入端211进入光电探测器210而是通过第二输入端212进入光电探测器210,实现测试光信号和应用光信号分开输入,如此,避免引入额外的输入耦合损耗与耦合抖动,避免影响集成器件200的应用性能。
具体的,光栅耦合器是利用光栅实现光输入/输出耦合的器件。光栅耦合器可以位于光电集成芯片的上表面。由于光栅耦合器基于光栅的衍射作用,光栅耦合器为平面耦合,也就是说,光栅耦合器利用光栅的表面与测试探针耦合,光栅耦合器耦合面积大、耦合效率高、耦合对准容差大,便于测试探针或测试探针阵列发射的测试光信号耦合进入输入耦合器110内,以便实现光电探测器210的在片测试。
可以理解的是,测试光信号由测试设备的测试探针或测试探针阵列发射的光信号。应用光信号是指光电集成芯片从晶圆上切割下来封装后,将光电集成芯片实际应用中的光信号。
在一实施例中,请参见图1,测试结构100包括分束器120和输出耦合器130,分束器120包括第三输入端121、第一输出端122和第二输出端123,第三输入端121与输入耦合器110连接,第一输出端122与输出耦合器130连接,第二输出端123与光电探测器210连接。具体的,测试光信号通过第三输入端121进入分束器120。分束器120将测试光信号分成第一子光信号和第二子光信号,第一子光信号经第一输出端122从输出耦合器130射出,第二子光信号经第二输出端123通过第一输入端211进入光电探测器210。
具体的,能够通过输出耦合器130获取第一子光信号的光功率。例如,输出耦合器130可以外接光功率计,用于获取第一子光信号的光功率。这样就可以获取输入耦合器110带来的测试误差。虽然,光栅耦合器便于光电探测器210的在片测试,但是,由于光栅耦合器对波长与刻蚀工艺非常敏感,因此,很有可能在晶圆不同位置的光电集成芯片的测试结果抖动较大,采用本申请实施例的测试结构100,可以将光电探测器210获取的第二子光信号的光功率减去输入耦合器110带来的测试误差,通过归一化探测率,尽可能消除测试过程与测试结构100引入的噪声和测试误差,较为精确地获取光电探测器210的实际响应度、灵敏度等真实结果。本申请实施例提供的测试结构100简单、易于实现,可在片直接测试光电探测器210的真实性能,降低了光电集成芯片的测试成本。
在一实施例中,请参见图1,输出耦合器130为光栅耦合器。
在一实施例中,输入耦合器110为一维光栅耦合器、二维光栅耦合器或光子晶体光栅耦合器。
在一实施例中,输出耦合器130为一维光栅耦合器、二维光栅耦合器或光子晶体光栅耦合器。
在一些实施例中,光栅耦合器可以为周期光栅,光栅耦合器也可以为变周期光栅。在另一些实施例中,光栅耦合器可以为固定占空比光栅,光栅耦合器也可以为占空比变化光栅。在又一些实施例中,光栅耦合器可以为固定刻蚀深度光栅,光栅耦合器也可以为刻蚀深度变化光栅。
在一实施例中,输入耦合器为横电场光栅耦合器或横磁场光栅耦合器。
在一实施例中,输出耦合器为横电场光栅耦合器或横磁场光栅耦合器。
光栅耦合器的制作材料不限。示例性的,光栅耦合器的制作材料包括但不限于硅、三五族(III-V族)、氮化硅、多晶硅、二氧化硅或聚合物等等。三五族(III-V族)可以为GaAs、InP、InGaAs、GaAsP或InGaAsP等等。
在一实施例中,光电集成芯片包括与光接收组件220连接的端面耦合器,端面耦合器用于将应用光信号耦合进入光接收组件220内。端面耦合器具有耦合效率高、工作带宽大等特性,因此,应用光信号能够更好地耦合进入集成器件200内,还便于光电集成芯片的封装。端面耦合器通常位于光电集成芯片边缘。具体的,端面耦合器位于光电集成芯片的侧端面。
在一实施例中,端面耦合器可以为倒锥形端面耦合器或悬臂梁型端面耦合器。
在一实施例中,请参见图1,集成器件200为平衡探测装置、相干接收机、信号接收机或光电传感装置。
示例性的,本申请实施例提供的光电集成芯片集成于SOI(Silicon-On-Insulator,绝缘体上硅)上,SOI包括由下至上依次分布的衬底层、绝缘层和半导体硅层,在半导体硅层上形成集成器件200和测试结构100。如此,可以利用较为成熟的CMOS工艺制备本申请实施例的光电集成芯片,便于工艺兼容,降低生产成本。
在一实施例中,请参见图1,分束器120为Y型分束器或多模干涉分束器。Y型分束器和多模干涉分束器可以均分测试光信号。
在一具体实施例中,请参见图1,多模干涉分束器包括多模干涉区,多模干涉区用于将测试光信号分成第一子光信号和第二子光信号。多模干涉区可以由脊型波导、条形波导和/或叠型波导构成。
分束器120的制作材料不限。示例性的,分束器120的制作材料包括但不限于硅、三五族(III-V族)、氮化硅、多晶硅、二氧化硅或聚合物等等。三五族(III-V族)可以为GaAs、InP、InGaAs、GaAsP或InGaAsP等等。
在一实施例中,请参见图1,第一输出端122的输出功率和第二输出端123的输出功率相等。如此设计,使得第一输出端122输出的第一子光信号的功率和第一输出端122输出的第二子光信号的功率相等。
在另一实施例中,第一输出端122的输出功率和第二输出端123的输出功率的比值为30:70。在又一实施例中,第一输出端122的输出功率和第二输出端123的输出功率的比值为20:80。
在一实施例中,请参见图1,光电集成芯片包括连接波导300,连接波导300用于连接第二输出端123和光电探测器210。
在一实施例中,请参见图1,在平行于光电集成芯片表面的方向上,连接波导300为直波导结构、倾斜波导结构、环形波导结构或锥形波导结构。
在一实施例中,在垂直于光电集成芯片表面的方向上,连接波导300为条形波导结构、脊型波导结构、梯形波导结构或叠型波导结构。
连接波导300的制作材料不限。示例性的,连接波导300的制作材料包括但不限于硅、三五族(III-V族)、氮化硅、多晶硅、二氧化硅或聚合物等等。三五族(III-V族)可以为GaAs、InP、InGaAs、GaAsP或InGaAsP等等。
在一实施例中,请参见图1,光电探测器210为PIN光电二极管、雪崩光电二极管或肖特基光电二极管。也就是说,光电探测器210为光电二极管类型,第二子光信号入射进入光电探测器210的探测区域内,产生光生载流子(载流子可以为电子和空穴),光生载流子表现为光电压或光电流,如此,光电探测器210将第二子光信号转换为电信号,通过测量电信号(光电压或光电流)即可得到第二子光信号的光功率。
具体的,PIN光电二极管是指P型半导体和N型半导体之间设置有一层掺杂浓度很低的本征(Intrinsic)半导体,以形成PIN结的光电二极管。雪崩光电二极管是指在PN结上加上反向偏压后,加大反向偏压会产生光电流成倍地激增即“雪崩”现象的光电二极管。肖特基光电二极管是指由金属和半导体接触形成肖特基势垒的光电二极管。
光电探测器210的制作材料不限。示例性的,光电探测器210的制作材料包括但不限于硅、锗、三五族(III-V族)、石墨烯、聚合物等等。三五族(III-V族)可以为GaAs、InP、InGaAs、GaAsP或InGaAsP等等。
在一实施例中,测试结构100位于划片槽内。如此,避免测试结构100占据晶圆上过多的位置,以便在同一晶圆上制造更多的光电集成芯片。由于光电探测器210具有第二输入端212用于耦合应用光信号,因此,将测试结构100设置于划片槽内,在光电集成芯片从晶圆上切割下来后,并不会影响光电集成芯片的使用。
在另一实施例中,测试结构100位于划片槽外。便于光电集成芯片从晶圆上切割下来后,仍然可以利用测试结构100测试光电集成芯片的性能。
在一些实施例中,本申请实施例提供的光电集成芯片可以单片集成。在另一些实施例中,本申请实施例提供的光电集成芯片可以混合集成。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不仅限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种光电集成芯片,其特征在于,包括:
测试结构,包括输入耦合器,所述输入耦合器用于接收测试光信号,所述输入耦合器为光栅耦合器;以及
集成器件,包括光电探测器和光接收组件,所述光接收组件能够接收应用光信号,所述光电探测器具有第一输入端和第二输入端,所述第一输入端能够接收至少部分所述测试光信号,并将接收到的至少部分所述测试光信号转换为电信号,所述第二输入端和所述光接收组件连接。
2.根据权利要求1所述的光电集成芯片,其特征在于,所述测试结构包括分束器和输出耦合器,所述分束器包括第三输入端、第一输出端和第二输出端,所述第三输入端与所述输入耦合器连接,所述第一输出端与所述输出耦合器连接,所述第二输出端与所述光电探测器连接;
所述分束器将所述测试光信号分成第一子光信号和第二子光信号,所述第一子光信号经所述第一输出端从所述输出耦合器射出,所述第二子光信号经所述第二输出端通过所述第一输入端进入所述光电探测器。
3.根据权利要求2所述的光电集成芯片,其特征在于,所述分束器为Y型分束器或多模干涉分束器。
4.根据权利要求2所述的光电集成芯片,其特征在于,所述第一输出端的输出功率和所述第二输出端的输出功率相等。
5.根据权利要求2所述的光电集成芯片,其特征在于,所述光电集成芯片包括连接波导,所述连接波导用于连接所述第二输出端和所述光电探测器。
6.根据权利要求5所述的光电集成芯片,其特征在于,在平行于所述光电集成芯片表面的方向上,所述连接波导为直波导结构、倾斜波导结构、环形波导结构或锥形波导结构。
7.根据权利要求5所述的光电集成芯片,其特征在于,在垂直于所述光电集成芯片表面的方向上,所述连接波导为条形波导结构、脊型波导结构、梯形波导结构或叠型波导结构。
8.根据权利要求1~7任意一项所述的光电集成芯片,其特征在于,所述光电探测器为PIN光电二极管、雪崩光电二极管或肖特基光电二极管;
和/或,所述测试结构位于划片槽内;
和/或,所述集成器件为平衡探测装置、相干接收机、信号接收机或光电传感装置。
9.根据权利要求1~7任意一项所述的光电集成芯片,其特征在于,所述输入耦合器为一维光栅耦合器、二维光栅耦合器或光子晶体光栅耦合器;
或,所述输入耦合器为横电场光栅耦合器或横磁场光栅耦合器。
10.根据权利要求2~7任意一项所述的光电集成芯片,其特征在于,所述输出耦合器为光栅耦合器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011136257.1A CN112180505B (zh) | 2020-10-22 | 2020-10-22 | 光电集成芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011136257.1A CN112180505B (zh) | 2020-10-22 | 2020-10-22 | 光电集成芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112180505A CN112180505A (zh) | 2021-01-05 |
CN112180505B true CN112180505B (zh) | 2022-08-16 |
Family
ID=73923032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011136257.1A Active CN112180505B (zh) | 2020-10-22 | 2020-10-22 | 光电集成芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112180505B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113625391A (zh) * | 2021-07-09 | 2021-11-09 | 南京光智元科技有限公司 | 光学结构、光耦合方法和光子集成电路芯片 |
CN117060996B (zh) * | 2023-08-28 | 2024-07-09 | Nano科技(北京)有限公司 | 一种相干接收芯片的相位误差评测系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109983380A (zh) * | 2016-11-21 | 2019-07-05 | 斯科雅有限公司 | 光子部件 |
CN110530613A (zh) * | 2019-09-24 | 2019-12-03 | 中兴光电子技术有限公司 | 一种硅光芯片探测器响应度测试装置和方法 |
CN110678791A (zh) * | 2017-04-05 | 2020-01-10 | 赛灵思公司 | 实现晶圆探测和测试的硅光子器件架构 |
CN110824332A (zh) * | 2018-08-10 | 2020-02-21 | 格芯公司 | 用于pic管芯的探测器及相关测试组件和方法 |
CN110914963A (zh) * | 2017-07-18 | 2020-03-24 | 浜松光子学株式会社 | 半导体制造方法及晶圆检查方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10359567B2 (en) * | 2015-09-21 | 2019-07-23 | Elenion Technologies, Llc | Test systems and methods for chips in wafer scale photonic systems |
US10145758B2 (en) * | 2017-04-28 | 2018-12-04 | Cisco Technology, Inc. | Wafer level optical probing structures for silicon photonics |
KR102622409B1 (ko) * | 2018-10-19 | 2024-01-09 | 삼성전자주식회사 | 광 집적 회로 장치 및 그 제조 방법 |
-
2020
- 2020-10-22 CN CN202011136257.1A patent/CN112180505B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109983380A (zh) * | 2016-11-21 | 2019-07-05 | 斯科雅有限公司 | 光子部件 |
CN110678791A (zh) * | 2017-04-05 | 2020-01-10 | 赛灵思公司 | 实现晶圆探测和测试的硅光子器件架构 |
CN110914963A (zh) * | 2017-07-18 | 2020-03-24 | 浜松光子学株式会社 | 半导体制造方法及晶圆检查方法 |
CN110824332A (zh) * | 2018-08-10 | 2020-02-21 | 格芯公司 | 用于pic管芯的探测器及相关测试组件和方法 |
CN110530613A (zh) * | 2019-09-24 | 2019-12-03 | 中兴光电子技术有限公司 | 一种硅光芯片探测器响应度测试装置和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112180505A (zh) | 2021-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11555959B2 (en) | Photonic integrated circuit devices and methods of forming same | |
Klinger et al. | Ge-on-Si pin photodiodes with a 3-dB bandwidth of 49 GHz | |
US10965369B2 (en) | Normal incidence photodetector with self-test functionality | |
US8724100B1 (en) | Wafer level testing of optical devices | |
CN112180505B (zh) | 光电集成芯片 | |
US11815422B2 (en) | Optical test circuit | |
Boeuf et al. | A silicon photonics technology for 400 Gbit/s applications | |
Alping et al. | Photodetection properties of semiconductor laser diode detectors | |
Beling et al. | Parallel-fed traveling wave photodetector for> 100-GHz applications | |
Reid et al. | Photodetection at 3.8 µm using intrinsic monolithic integrated Germanium photodiodes | |
Muramoto et al. | A polarization-independent refracting-facet uni-traveling-carrier photodiode with high efficiency and large bandwidth | |
KR100956630B1 (ko) | 파장 분석기 및 파장 분석 방법 | |
Maeda et al. | Novel fiber alignment method for on-wafer testing of silicon photonic devices with PN junction embedded grating couplers | |
CN109801983B (zh) | 背入射式共面电极光电芯片及其制备方法 | |
Ryckeboer et al. | Integrated spectrometer and integrated detectors on Silicon-on-Insulator for short-wave infrared applications | |
Brown et al. | Monolithically integrated 1× 12 array of planar InGaAs/InP photodiodes | |
Achouche et al. | New all 2-inch manufacturable high performance evanescent coupled waveguide photodiodes with etched mirrors for 40 Gb/s optical receivers | |
Rouvalis et al. | A 1× 4 MMI-integrated high-power waveguide photodetector | |
JP6977672B2 (ja) | 調芯用光回路および光調芯方法 | |
Benedikovic et al. | High-speed germanium pin avalanche photodetectors on silicon | |
Maeda et al. | Accurate Fiber Alignment using Silicon Photodiode on Grating Coupler for Wafer-Level Testing | |
Makiuchi et al. | Monolithic GaInAs quad-pin photodiodes for polarization-diversity optical receivers | |
Sturm et al. | Integrated photodiodes in standard BiCMOS technology | |
Brown et al. | Fully optical and electrically interfaced, monolithic 1× 12 array of In 0.53 Ga 0.47 As/InP pin photodiodes | |
Qian et al. | Integration of high speed Ge PIN photodetectors with WDM filter on SOI platform |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |