JP4846902B2 - 赤外レーザ・プローブを用いて集積回路における電圧を直接測定する方法および装置 - Google Patents

赤外レーザ・プローブを用いて集積回路における電圧を直接測定する方法および装置 Download PDF

Info

Publication number
JP4846902B2
JP4846902B2 JP2000564060A JP2000564060A JP4846902B2 JP 4846902 B2 JP4846902 B2 JP 4846902B2 JP 2000564060 A JP2000564060 A JP 2000564060A JP 2000564060 A JP2000564060 A JP 2000564060A JP 4846902 B2 JP4846902 B2 JP 4846902B2
Authority
JP
Japan
Prior art keywords
integrated circuit
junction
active region
amplitude modulation
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000564060A
Other languages
English (en)
Other versions
JP2002522770A5 (ja
JP2002522770A (ja
Inventor
パニシア,マリオ・アイ
ラオ,ヴァルリ・アール・エム
イー,ウェイ・ムン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2002522770A publication Critical patent/JP2002522770A/ja
Publication of JP2002522770A5 publication Critical patent/JP2002522770A5/ja
Application granted granted Critical
Publication of JP4846902B2 publication Critical patent/JP4846902B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Measuring Leads Or Probes (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

【0001】
(関連出願)
本出願は、1996年12月12日に出願され、本出願の譲受人に譲渡された、「Method And Apparatus Using An Infrared Laser Based Optical Probe For Measuring Electric Fields Directly From Active Regions In An Integrated Circuit」という名称の同時継続の特許出願第08/766,149号に関係している。
【0002】
(発明の背景)
(発明の分野)
本発明は、一般に、集積回路テストに関し、より詳細には、集積回路の光学ベースのプロービング技術に関する。
【0003】
(関連技術の説明)
集積回路業界では、集積回路の速度並びにデバイス密度を増大する努力が絶え間なく行われている。この努力の結果、業界の趨勢は、複雑な高速集積回路をパッケージングする際に、フリップ・チップ技術を使用する方向に向かっている。フリップ・チップ技術は、C4(controlled collapse chip connection)またはフリップ・チップ・パッケージングとしても知られている。フリップ・チップ・パッケージング技術では、集積回路ダイは上下逆にされる。これは、今日、ワイヤ・ボンド技術を用いて集積回路をパッケージする方法とは反対である。ダイを上下逆にすることによって、ボール・ボンドを用いて、ボンド・パッドから直接フリップ・チップ・パッケージのピンに、直接電気的に接続することが可能である。
【0004】
図1Aは、集積回路ダイ105内の集積回路接続を、金属接続109を介してパッケージ基板111のピン107に電気的に接続するために、ボール・ボンドの代わりにワイヤ・ボンド103を使用する集積回路パッケージ101を示している。高速集積回路に向かうにつれて、通常の集積回路パッケージ101のワイヤ・ボンド103内で発生するインダクタンスが、ますます重要な問題となる。
【0005】
図1Bは、上下逆にした集積回路ダイ155を有するフリップ・チップ・パッケージ151を示す。図1Aのワイヤ・ボンド103と比較すると、フリップ・チップ・パッケージ151のボール・ボンド153は、金属相互接続159を介して集積回路ダイ155とパッケージ基板161のピン157の間により直接的な接続を行っている。その結果、ワイヤ・ボンドを使用する通常の集積回路パッケージ技術に伴うインダクタンスの問題が最小限に抑えられる。集積回路ダイの周囲に沿ったボンディングのみが可能なワイヤ・ボンド技術とは異なり、フリップ・チップ技術は、集積回路ダイ表面の任意の位置に接続を配置することが可能である。これにより、集積回路に対するインダクタンス・パワーの分布が非常に低い。これはフリップ・チップのもう1つの主要な利点である。
【0006】
フリップ・チップ・パッケージ151では集積回路ダイ155が上下逆になっている結果、テストの目的で集積回路ダイ155の内部ノードにアクセスするのがかなり難しくなっている。特に、フリップ・チップにパッケージするように設計されている新しい製品のシリコン・デバッグ段階で、チップをその本来のフリップ・チップ・パッケージング環境でパッケージングしている間に、その場でチップの内部ノードから電気信号をプローブすることが必要となることがある。デバッグ・プロセスの間、集積回路から重要な電気データを獲得するために、いくつかの内部ノードをプローブすることが必要でなる。重要なデータには、それだけには限らないが、電圧レベル、タイミング情報、電流レベル、熱情報など測定デバイスのパラメータが含まれる。
【0007】
ワイヤ・ボンド技術用の現在のデバッグ・プロセスは、電子ビームまたは機械プローバを用いて、チップの前面上で金属相互接続を直接プローブすることに基づくものである。通常の集積回路デバイスは、金属相互接続の複数の層を有しており、チップ内に深く埋め込まれているノードにアクセスするのは困難である。一般に、プロービングのため、ノードの上の誘電体およびまたは金属をミリングしてノードを露出させるのに、プラズマ・エッチング装置や集束イオン・ビーム・システムなどの他のツールを使用しなければならない。
【0008】
しかし、フリップ・チップ技術を用いる場合は、集積回路ダイが上下逆にされるので、この前面方法は実行できない。図1Bに示すように、通常のプロービングの目的で金属相互接続159にアクセスすることは、パッケージ基板161によって妨害される。その代わりに、集積回路の能動領域および受動領域163を形成するP−N接合は、集積回路ダイ155のシリコン基板の背面を通してアクセス可能である。
【0009】
図2は、集積回路内の能動ドープ領域をプローブするために使用する従来技術の方法を示す。図2に示す設定では、検出デバイス(DUT)231は、能動領域239と非能動領域(金属)241とを含む。レーザ221は、ビーム・スプリッタ225を通り、複屈折ビーム・スプリッタ227および対象物レンズ229を通り、DUT231のシリコンの背面を通って、ドープ領域239および金属241上にレーザ・ビーム223を集束させるように配置されている。図2に示すように、複屈折ビーム・スプリッタ227は、レーザ・ビーム223を、プローブ・レーザ・ビーム235と基準レーザ・ビーム237の2つの別々のレーザ・ビームに分離する。プローブ・レーザ・ビーム235と基準レーザ・ビーム237は両方とも、それぞれ能動領域239および金属241から反射され、再び対物レンズ229を通って複屈折ビーム・スプリッタ227に入る。次いでプローブ・レーザ・ビーム235と基準レーザ・ビーム237は、複屈折ビーム・スプリッタ227で再び組み合わされ、ビーム・スプリッタ225を通って検出器233内へ案内される。
【0010】
DUT231を動作させ、同時にプローブ・レーザ・ビーム235を能動領域239上に集束させ、基準レーザ・ビーム237を金属241上に集束させることによって、DUT231のシリコン基板を通して、検出器233で波形を検出することが可能となる。検出が可能なのは、自由電荷領域の屈折率が電荷のない領域とは異なるというプラズマ光学効果のためである。バイアスを加えることにより自由電荷が生じ、したがってプローブした領域で複屈折率が変化されるが、基準ビーム下の領域の複屈折率は変化しない。これにより、プローブ・ビーム235と基準ビーム237の間で位相シフトが生じる。
【0011】
したがって、反射基準ビーム237とプローブ・レーザ・ビーム235の間の位相差を測定することによって、検出器233は、プローブの下のP−N接合領域の動作によって生じる電荷の変調に比例する出力信号241を生成することができる。次いで、この光学測定を従来のストロボ技術と組み合わせて、高周波数の電荷を、したがってP−N接合領域239からの電圧の波形を測定することができる。
【0012】
図2に示す従来の技術には、多くの欠点がある。まず、位相検出方式であるため、位相信号を生成するのに、互いに干渉する2本のビームが必要である(基準ビーム237とプローブ・ビーム235)。これらのビームは、複屈折ビーム・スプリッタ227で生成される。したがって、プローブ・ビーム235と基準レーザ・ビーム237の両方を使用するには、図2に示すように、それらは距離xだけ離れていなければならないという制限がある。したがって、DUT231内のドープ領域239および金属241のレイアウトは、金属241が、ドープ領域239から距離xのところに位置するようなものでなければならない。図示した従来の技術は、その手前に基準ビームが電荷の変調を受けつつあるプローブされる領域239に近接する(距離x)ようにするために、電荷の変調がない反射表面241が必要なので、現代の多くの集積回路のレイアウトは、図2に示したような設定でプローブするのに適していないことを理解されたい。今日の先端技術でも、この要求を満たすことは困難である。
【0013】
さらに、図2に示す技術は、バイポーラ接合トランジスタの技術にのみ適用されており、図2に示す従来の技術を、相補型金属酸化膜半導体(CMOS)技術と共に使用して成功したことがないことに留意されたい。これは、逆バイアスP−N接合(たとえば、金属酸化膜半導体(MOS)トランジスタのドレイン)の空乏領域における電荷の変調が、順バイアスされるとき(たとえば、2極接合トランジスタのベース領域)同じ接合における電荷の変調よりもはるかに小さいからである。さらに、MOSデバイスのチャネルは横向きであるのに対し、2極デバイスのベース−エミッタ接合は垂直方向であり、MOSデバイスのチャネルにおける電荷の変調を直接測定するには、シリコンでの光の波長をはるかに下回る法外に小さいレーザ・スポット・サイズが必要となるので、不可能である。
【0014】
集積回路をプローブする他の従来の光学技術では、電気光学効果またはポッケルス効果を使用する。この電気光学効果は、電界を印加したとき、非対称結晶内に生じる光学屈折率の変化を測定するものである。電界を印加すると、電気光学材料の屈折率が変化する。その結果、電気光学材料を通過する光線の偏光が、電気光学材料を横切って印加される電界または電圧の強さに応じて変化する。
【0015】
図3は、ヒ化ガリウム基板301などの非対称な結晶を用いて、集積回路に電気光学効果を適用することを示す。図3に示す例では、フリンジング電界307が電極305間に存在する。プローブ・ビーム303は、基板301の背面から入射し、フリンジング電界307を通過して、電極305から反射される。プローブ・ビーム303の偏光の変化を、したがって基板301の屈折率の変化を測定することによって、電界307を測定することができる。しかし、この技術は、ヒ化ガリウムをベースとする集積回路で使用することは可能であるが、シリコンは対称な結晶であり、したがって電気光学効果またはポッケルス効果を示さないので、シリコンで電気光学サンプリングをすることはむりである。
【0016】
したがって、シリコンの背面を通過してCMOS集積回路内の能動領域をプローブする方法および装置が求められている。そのような方法は、基準レーザ・ビームが、プローブするドープ領域付近で金属から反射されることを必要とせずに、シリコンの背面を通過して、CMOS集積回路の能動領域をプローブすることができるべきである。さらに、この方法は、今日のCMOS集積回路技術と両立すべきである。
【0017】
(発明の概要)
集積回路における信号を検出する方法および装置を開示する。一実施態様では、この方法は、半導体基板の背面を通り集積回路の空乏領域を通って、赤外光線を送るステップを含む。空乏領域は、信号に応答して変化する。また、この方法は、空乏領域を通り、半導体基板の背面を通過した反射赤外光線の振幅変調を検出するステップを含む。本発明の追加の特徴および利点は、下記で述べる詳細な説明、図面、および特許請求の範囲から明らかになるであろう。
【0018】
本発明を、添付の図に限定ではなく例として示す。
【0019】
(詳細な説明)
半導体内に配置された集積回路の能動領域における電圧を検出する方法および装置を開示する。本発明が完全に理解できるように、以下の説明では、例えば波長やエネルギーの値など、多くの具体的詳細について述べる。しかし、当分野の技術者には、本発明を実施するために、特定の詳細を使用する必要がないことは明らかであろう。他の場合には、本発明があいまいになるのを避けるために、周知の材料または方法については詳細には説明していない。
【0020】
本発明の一実施形態は、集束赤外線(IR)レーザ・ビームを用いて、シリコンなどの半導体の背面を介して直接集積回路の能動領域から電界を、したがって電圧を測定する方法および装置を提供する。本発明の一実施形態は、赤外線レーザをベースとする技術を用いて、シリコンのチップの背面を介して集積回路の能動領域をプローブする。シリコンは、赤外線に対し部分的に透明なので、部分的に薄いシリコンの集積回路を通して赤外線を集束させ、直接能動領域に到達することができる。
【0021】
図4は、本発明の教示による、半導体の背面を通過して、集積回路の能動領域403をプローブすることが可能な本発明の実施形態を示す。光源またはレーザ407は、能動領域403上に集束する光線またはレーザ・ビーム413を出力するように配置されている。レーザ・ビーム413は、ビーム・スプリッタ409と、レーザ・ビーム413を能動領域403上に集束させる対物レンズ411とを通過する。レーザ・ビーム413は、基板および能動領域403を通過し、能動領域の背後でコンタクト/金属から反射され、再び能動領域403および基板を通過する。反射レーザ・ビーム415は、対物レンズ411を通過して戻り、ビーム・スプリッタ409を通過して検出器417に導かれる。検出器417は、能動領域403の電圧に対応する出力信号419を生成する。以下でより詳細に説明するように、検出器417は、反射レーザ・ビーム415の振幅変調を検出し、能動領域403の電圧によって振幅を変調するようになっている光学検出システム内に含まれている。
【0022】
図4に示すように、能動領域403は、被検デバイス(DUT)405に含まれている。一実施形態では、DUT405は、基板の背面からアクセス可能なシリコン内に配置されたCMOS集積回路である。したがって、一実施形態では、DUT405は、フリップ・チップでパッケージした製品である。ここで説明している技術は、反射ビームの位相変調とは反対の振幅変調を検出するので、干渉位相を検出するための基準ビームは必要でなくなる。本発明の一実施形態では、DUT405は、プローブ前に、約100〜200μmの厚さまで部分的に薄くしてある。これにより、最新のVLSI集積回路で使用するように、高度にドープしたシリコン基板を通過するレーザ・ビーム413の透過を増大させることが可能となり、それに対応して、DUT405のシリコンの背面を通過して戻る反射レーザ・ビーム415が増大される。本発明の一実施形態では、レーザ407は約1.064μmの波長で動作するモード・ロック・レーザである。
【0023】
本発明の動作は、下記の通りである。パワーPの集束レーザ・ビーム413が、P−N接合403上に入射すると仮定する。レーザ・ビーム413の光子のエネルギーが、DUT405のシリコンのバンド・ギャップ・エネルギーより大きいかまたは等しい場合、P−N接合で、ΔP程度のレーザ・ビームの光吸収が生じる。ΔPとPは、次式で与える基本的な吸収係数αによって関係付けられている。
ΔP=αP (式1)
次いで電界EをP−N接合に印加するとき、電気吸収として知られているメカニズムによって、α−光吸収が変調させられる。P−N接合で吸収されるパワーは、次式の通りである。
Γ(E)・ΔP (式2)
Γ(E)は、電気吸収と電界の間の基本的な関係である。
【0024】
レーザ413が、金属パッドなどの非能動領域から反射されるとき、検出器417によって検出されるレーザ・パワーはP0である。同じレーザ・ビーム413を能動領域403上に移動すると、検出器によって認識されるレーザ・パワーは、P−N接合における光吸収のために、ΔPだけ減少してP−ΔP0となる。AC電界E(t)をP−N接合に印加すると、検出器417によって認識されるレーザ・パワーは、次式のようになる。
0−Γ[E(t)]・ΔP0 (式3)
前と同様に、Γは電気吸収と電界E(t)の間の基本的な関係である。したがって、検出器417を用いて検出された信号の交流成分と電界を、したがって電圧を測定することにより、変調を再生することができる。未知の関数Γは較正によって決定される。
【0025】
P−N接合の領域は、その背後で、酸化膜404によって金属領域406から分離されているので、プローブ・レーザ・ビームは、金属406と酸化物と能動領域の界面408の両方から反射されることになる。後者が生じるのは、P−N接合を形成するシリコンと酸化膜の屈折率が異なるためである。電気吸収の他に電気屈折もあり、これにより、電圧の関数としてP−N接合における屈折率が変化することになる。したがって、P−N接合界面で発生した反射レーザ・ビームの部分も、この効果のために変調させられることになる。この効果は、電気吸収効果よりも小さい。この2つの効果があいまって、検出器417によって認識される、反射レーザ・ビームの振幅変調全体を与える。
【0026】
図6は、DUT605内の能動領域603のより詳細な図である。本発明の一実施形態では、能動領域603は、P−ドープ・シリコン基板内のN−ドープ領域である。これとは反対に、本発明の他の実施形態では、N−ドープ基板内のP−ドープ能動領域を使用することも可能であることを理解されたい。レーザ・ビーム609は、DUT605のシリコンの背面を通過して能動領域603に入り酸化膜604を通過して、金属607から反射されてDUT605のシリコンの背面から出てくることが示されている。図6に示す実施形態では、レーザ・ビーム609は赤外線レーザ・ビームであり、したがって、シリコンは赤外光に対し部分的に透明なので、DUT605のシリコンを通過することができる。
【0027】
能動領域603にバイアスを印加すると、能動領域603とDUT605のシリコン基板との間にあるP−N接合界面で、空乏領域611が増大する。能動領域603、およびDUT605の基板のドーピング密度が高い場合、P−N接合界面での空乏領域611は、非常に狭くなる。本発明の一実施形態では、空乏領域611は、わずかに約70nmの厚さである。したがって、通常の集積回路の動作電圧をそのような狭い空乏領域611の両端間に印加するとき、結果的に、1センチメートルあたり約1×105ボルトなどの高電圧が、空乏領域611の両端間に発生する。この高電圧はトンネリングの確率を増大し、基本的な吸収係数が増大することになる。この効果は、電気吸収効果またはフランツ−ケルディッシュ効果として知られている。
【0028】
レーザ・ビーム609の光吸収の変調は、接合に印加される電圧の変化に依存する。このレーザ・ビームの吸収の変調は、接合に印加される電圧に関係するので、意味のある信号である。
【0029】
さらに、電気吸収は電気屈折をもたらす。すなわち、電気吸収と電気屈折の効果はリンクしている。電気屈折により、屈折率が変化する。これは、屈折率が変化すると、同時に、接合/酸化膜界面から反射された光の反射係数が変調することを意味する。この変調が、電気吸収による変調に重ね合わされ、光検出器は、実際には両方の効果による合計振幅変調を測定する。
【0030】
本発明では、図4の検出器417を使用して、印加した電圧によって生じた電気吸収と電気屈折の効果を両方同時に検出する。この2つの効果は、反射レーザ・ビーム415にパワー変調を生じさせる。検出器417は、これらの変調を出力信号419に変換する。振幅変調の度合は、式2の関数Γによって、P−N接合の両端間に印加される電界(すなわち電圧)に関係付けられる。Γは、既知の印加電圧に対して検出器の出力を較正することによって決定される。DUT405を動作させ、同時にレーザ・ビーム413を能動領域403に集束させることによって、図5の波形501、503、505と同様の電気波形を、検出器417でDUT405の基板を介して測定することが可能である。この波形は、能動領域403に印加される変動電圧に対応している。次いでこの光学測定を従来のストロボ技術と組み合わせて、能動領域403からの高周波数電圧の波形を測定することができる。
【0031】
図7は、基板の両端間に高電圧が印加される高度にドープされたシリコン基板において、様々な温度で測定した測定電気吸収を、波長の関数としてプロットしたグラフ701である。グラフ701のプロット703、705、707は、ドープ・シリコン基板を通過する赤外ビーム線の光子の全透過にわたる測定した透過率の変化を、光子の波長の関数として示したものである。特に、プロット703は、室温で1センチメートルあたり約1×105ボルトの電圧が外部からシリコン基板に印加される場合における、薄いシリコン基板を通過する全透過にわたる透過率の波長に対する変化を示す。図7からわかるように、約1.064μmのところに電気吸収のピークがある。プロット705は、室温で電圧が印加されていない場合の、波長に対する、同じ薄いシリコン基板を通過する光子の全透過にわたる透過率の変化の関係を示す。図7に示すように、プロット705では、1.064μmの所に対応する電気吸収のピークはない。図7は、高電圧がシリコンに特徴的な電気吸収に及ぼす効果を示している。電気吸収の大きさは、シリコンの電圧の大きさに直接関係付けられている。この関数関係を較正することによって、P−N接合に印加された印加電圧を抽出することができる。
【0032】
プロット703および705で使用するシリコン・サンプルのドーピング・レベルを用いて、本発明の一実施形態では、プロット703のピークに一致する波長で動作する高周波数の赤外モード・ロック・レーザを実装することによって、電気吸収を測定する。本発明の実施形態の光学部品は、モード・ロック・レーザ・パルスをプローブする能動領域上に集束させる。このプローブ・システムは、完全フリップ・チップ・パッケージ集積回路のシリコンの背面を通過して、P基板に配置されたNドープ領域内に集束する単一ビームからなる。また本発明は、N基板に配置されたPドープ領域を有する集積回路と共に使用することも可能であることを理解されたい。レーザ・ビームは、P−N接合界面を通過し、前面の金属から反射され、再びP−N接合領域を通過して戻り、シリコン表面から出る。
【0033】
P−N接合の両端間にバイアスを印加するとき、結果的にP−N接合界面の両端間に電圧が生じる。プロット703は、電気吸収により、いくつかの光子がどのように吸収されるかを示す。全透過にわたる透過率の変化は、1.064μmの波長で、約2×0-5となる。電圧を印加しない場合、光子の吸収は低減する。DUTを動作させ、同時にレーザ・ビームをプローブする能動領域上に集束させことによって、ドープ領域に印加された変動電圧に対応する電気波形を本発明の教示による検出器で検出し生成することが可能である。
【0034】
シリコンのバンド・ギャップは、ドーピング濃度が増大し、温度が上昇するのに伴って減少することを理解されたい。例えば、高度にドープしたシリコンでは、バンド・ギャップは、摂氏100度で、約30meV減少することに留意されたい。したがって、対応するプロット707は、摂氏100度で1センチメートルあたり約1×105ボルトの電圧を外部から印加した場合の、波長に対する、シリコン基板を通過する全透過にわたる透過率の変化を示す。したがって、プロット707から、電気吸収のピークが、室温上昇のために約1.085μmに移動したことがわかる。
【0035】
プローブする集積回路が高温で動作する場合、測定した光吸収のピークは、図7の比較プロット703および707に示すように、より長い波長の方に移動する。その結果、本発明の一実施形態は、1.064μmの固定波長を有するモード・ロック・レーザを用いることに限定されない。その代わりに、本発明の一実施形態では、半導体材料のバンド・ギャップを変更する可能性がある温度または他の条件に応じて変更または調整することのできる、同調可能なモード・ロック・レーザを使用する。モード・ロック・レーザの波長が、プロット703、707のピークなどに追従し、合致することができるようにすることによって、本発明の一実施形態の信号対雑音比は、連続的に最適化される。シリコンの赤外線レーザの透過は、温度の関数として減少することに留意されたい。また、温度のためにシリコンの赤外線レーザの透過が減少することを補償する他の技術を使用して、信号雑音比を最適化することも可能であることを理解されたい。
【0036】
本発明の一実施形態では、DUT405は、出力波形が生成されるとき、テスタ装置(図示せず)上のテスタ環境で実行および動作させられている。本発明の他の実施形態では、DUT405は、出力波形が生成されるとき、コンピュータのマザーボード上などのシステム環境で実行および動作することが可能である。すなわち、レーザ・ビーム413は、ドープ領域403上に直接集束され、したがって、波形501、503、505などの波形は、DUT405を実際のシステムに装備し動作させながら獲得することが可能である。その結果、本発明の一実施形態では、部品がテスタ装置上またはシステム環境で動作している間に、フリップ・チップ・パッケージ集積回路をデバッグすることが可能である。
【0037】
本発明は、DUT405が動作している間、レーザ・ビーム413が、半導体基板の背面を通って能動領域403上に集束している限り、他のタイプのテスト環境で、DUT405から波形を獲得することも可能であることを理解されたい。これが全て可能なのは、DUTを真空中で動作することを必要とする、電子ビーム・プローブ環境とは対照的に、DUTを真空中で動作させることに限定されていないからである。従来の電子ビームを用いて、大きなPCボード上などのシステム環境で動作するDUTをプローブするのは、大きなPCボードを収容するために、電子ビーム・プローブの真空室が法外に大きいことが要求されるので、実用的ではないことに留意されたい。しかし、本発明は、DUTを真空室に配置することを必要としないので、様々な動作環境で波形を獲得することができる。
【0038】
図8は、本発明の他の実施形態801の図である。1.064μmで動作するモード・ロック・レーザ803は、光アイソレータ807を通過し、λ/2の半波長板808を通過し、偏光ビーム・スプリッタ809を通過し、λ/4の4分の1波長板810を通過し、ダイクロイック・ビーム・スプリッタ811を通過し、対物レンズ813を通過して、DUT815のシリコンの背面を通ってドープ領域817上に集束するレーザ・ビーム805を生成する。
【0039】
レーザ・ビーム805は、前面金属819から反射され、対物レンズ813を通過し、ダイクロイック・ビーム・スプリッタ811、λ/4の4分の1波長板810および偏光ビーム・スプリッタ809によって絞り821に導かれる。反射したレーザ・ビーム805は、絞り821によって導かれて、集束レンズ823を通過して光ダイオード825に入る。光ダイオード825は、エレクトロニクス827に結合されており、DUT815から反射されたレーザ・ビームの光子の振幅変調を検出し、ドープ領域817での電圧の存在を決定する。
【0040】
光アイソレータ807を使用して、レーザ803内に反射されて戻る光子の数を最小にする。λ/2の半波長板808およびλ/4の4分の1波長板810を偏光ビーム・スプリッタ809と共に使用して、DUT815へのレーザ・ビーム805の透過率、並びにDUTから絞り821に反射されたレーザ・ビーム805の透過率を増大させて、信号対雑音比を最適化する。
【0041】
また、図8に示す実施形態801は、タングステン照明源829を含む、モニタ用の撮像要素を含む。タングステン照明源829は、赤外線フィルタ833を通過し、コリメータ・レンズ835を通過し、ビーム・スプリッタ837を通過し、ダイクロイック・ビーム・スプリッタ811を通過し、対物レンズ813を通過して、DUT815のシリコンの背面を通ってドープ領域817上に送られる光831を生成する。光831は、DUT815から反射されて再び対物レンズ813を通過し、ダイクロイック・ビーム・スプリッタ811を通過し、ビーム・スプリッタ837および集束レンズ841を通過して赤外線カメラ843へと反射される。反射光839により、赤外線カメラ843を用いて、DUT815の背面を撮像することが可能となる。ビデオ・モニタ845は、赤外線カメラ843に結合されており、DUT815のシリコンの背面の画像を観測する。これにより、プローブする必要のあるドープ領域にレーザを集束させながら、その場でドープ領域を直接観測することが可能となる。
【0042】
本発明のさらに他の実施形態では、レーザ803は、走査レーザ光源としても働くように構成することが可能である。この実施形態では、レーザ・スポットは、撮像の目的で、DUT815の背面を横切って走査されラスタ化される。この実施形態では、DUT815から反射されたレーザ光は赤外線カメラ843に送られ、したがって、DUT815の画像をビデオ・モニタ845上で観測することが可能である。この実施形態では、光学検出システムは、共焦点ベースの光学システムである。
【0043】
本発明のさらに他の実施形態では、光源またはレーザ407は、DUTの半導体基板中を透過可能な波長で動作される。一実施形態では、レーザ407は、シリコン基板を通る約0.9μmより長い波長で動作させられる。簡単に図4を参照すると、レーザ407は、シリコン基板中を透過可能な約0.9μmより長い波長の光線またはレーザ・ビーム413を供給する。図4に示すように、レーザ407は、能動領域403上に集束される。一実施形態では、光源またはレーザ407は、赤外線連続波レーザ、またはQスイッチ・レーザなどのパルス・レーザ、モード・ロック・レーザなどである。
【0044】
一実施形態では、レーザ・ビーム413は、薄いシリコン基板を通過して能動領域403に集束する。他の実施形態では、レーザ407は、約1.3μmの波長で動作させられ、レーザ・ビーム413は、薄くないシリコン基板を通過して集束する。レーザ・ビーム413は、ビーム・スプリッタ409と、レーザ・ビーム413を能動領域403上に集束させる対物レンズ411とを通過する。レーザ・ビーム413は、基板および能動領域403を通過し、能動領域403の背後でコンタクト/金属406から反射され、再び能動領域403および基板を通過する。反射レーザ・ビーム415は、対物レンズ411を通過して戻り、ビーム・スプリッタ409を通過して検出器417に導かれる。検出器417は、能動領域403における信号に対応する、出力信号419を生成する。この実施形態では、反射レーザ・ビーム415は、能動領域403付近の変化する空乏領域の結果として生じるフリー・キャリアの吸収に応答して変調される。
【0045】
例えば、図9Aは、DUT905の基板内のフリー・キャリア911を示す。一実施形態では、DUT905の基板はシリコンを含む。レーザ・ビーム909は、DUT905のシリコンの背面を通過して能動領域903に入り、アイソレータ904を通過し、金属907から反射されてDUT905のシリコンの背面から出ることが示されている。一実施形態では、能動領域903はP−N接合を含む。これは、一実施形態では、MOSトランジスタのドレインなどである。図9Aに示す実施形態では、シリコンは赤外光に対し部分的に透明なので、レーザ・ビーム909は、DUT905のシリコン中を透過可能な波長を有する赤外線レーザ・ビームである。フリー・キャリア吸収の結果、レーザ・ビーム909は、P−N接合の付近で部分的に吸収される。
【0046】
図9Aは、能動領域903の付近に空乏領域がないとき、フリー・キャリア911が能動領域の付近に分布していることを示している。しかし、図9Bは、バイアスが能動領域903に印加されているとき、空乏領域913が能動領域903の付近で形成され、それによりフリー・キャリア911が、能動領域903から一掃されることを示している。能動領域903に印加するバイアスを変化させることによって、それに応じて空乏領域913が変化する。空乏領域913が変化することによって、能動領域903付近のフリー・キャリア911が変化される。能動領域に加えられた信号に応答して能動領域903付近のフリー・キャリア911が変化することによって、それに応じてレーザ・ビーム909のフリー・キャリア吸収が変調される。
【0047】
これは、数学的に以下のように説明することができる。
【0048】
標準P−N接合モデルを使用することによって、P−N接合の空間電荷分布プロファイルは、片側階段接合として近似することができる。この場合、電界Eおよび空乏層の幅Wは、次式で与えられる。
【数1】
Figure 0004846902
上式でqは電子の電荷、εsはシリコンの誘電率、VRBは逆バイアス電圧(または信号)、
【数2】
Figure 0004846902
はP−N接合のビルトイン・ポテンシャルである。
【0049】
第1近似として、空乏領域913を通過するレーザ・ビーム909の変調は、次式の形であると仮定することができる。
変調〜(1−e-a(w)) (3)
a(w)は、空乏領域913内のフリー・キャリア吸収により結果的に得られる寄与である。フリー・キャリアの効果は非常に小さいことが既知であるので(100万あたり若干程度)、式3の指数関数は、べき級数展開によって近似することができる。
【0050】
小さい値xに対し、e-x〜(1−x)なので、式(3)は次のように近似することができる。
変調〜a(w) (4)
【0051】
式(4)から、レーザ・ビーム909の光学変調は、空乏領域913の幅に比例することがわかる。式(2)から、光学信号は、P−N接合に印加された電気信号(VRB)に直接比例する。
【0052】
光のフリー・キャリア吸収は、光の波長の2乗に比例することに留意されたい。したがって、レーザ・ビーム909のフリー・キャリアで誘導された変調は、レーザ・ビーム909の波長の2乗に比例する。したがって、レーザ・ビーム909のフリー・キャリアの誘導変調は、レーザ・ビーム909の2乗に比例する。したがって、一実施形態では、フリー・キャリア吸収に応答するレーザ・ビーム909の変調は、レーザ・ビーム909の波長の2乗に比例して増大する。したがって、より長い波長(>0.9μm)を使用して、信号の大きさを増大させることができる。しかし、レーザ・ビーム909の波長が長くなるにつれ、それに対応して基板での吸収が増大し、これによって、使用できる最大波長が制限される可能性がある。レーザ・ビーム909に対し、シリコンのバンド・ギャップ波長である約1.1μmより長い波長を使用する利点は、これより長い波長では、光子エネルギーがDUT905のシリコン・バンドギャップよりも低くなることである。したがって、1.3μmで、レーザ・ビーム909によって生成される非常に小さい光電流があることになる。これにより、レーザ・ビーム909に対し、より大きな入射レーザ・パワーを使用することが可能となり、光ダイオードに対するより大きな戻り信号が得られる。
【0053】
以上の説明は、半導体内に配置された集積回路のドープ領域で、ドープ領域を露出させるために基板をミリングする必要なく、または基準ビームとして使用する第2レーザ・ビームを供給する必要なく、電界を検出する方法および装置に関するものである。ここで説明している赤外レーザ・ベースの光プローブを用いると、フリップ・チップ・パッケージ集積回路上のシリコンの背面を介してドープ領域から直接電圧および電界を測定する技術が提供される。
【0054】
上記の詳細な説明においては、本発明の方法および装置について、その特定の例示的実施形態に関して説明してきた。しかし、本発明のより広範な精神および範囲から逸脱することなく、本発明に対し様々な修正および変更を行うことが可能であることは明らかであろう。したがって、本明細書および図は、限定的なものではなく、例示的であると見なすべきものである。
【図面の簡単な説明】
【図1A】 今日のワイヤ・ボンド技術を示す図である。
【図1B】 フリップ・チップまたはフリップ・チップ・パッケージング技術を示す図である。
【図2】 2つのレーザ・ビームを用いて、シリコン2極接合の背面を介して能動領域をプローブし、電荷密度の変調による一方のレーザ・ビームと他方のレーザ・ビームの位相シフトを測定する従来の方法の図である。
【図3】 ヒ化ガリウム基板で使用される電気光学効果を用いて、集積回路を光学的にプローブする従来の方法の図である。
【図4】 本発明の教示による、単一レーザ・ビームを用いて能動領域をプローブする様子を示す図である。
【図5】 本発明を用いて生成することのできる様々な波形を示す図である。
【図6】 本発明の教示による、単一レーザ・ビームによってP−N接合内の空乏領域をプローブする様子を示す図である。
【図7】 高電圧が基板を横切って印加されている高度にドープされたシリコン基板において、様々な温度で測定した測定電気吸収を波長の関数としてプロットしたグラフである。
【図8】 本発明の教示による、能動領域をプローブおよびモニタする本発明の他の実施形態の図である。
【図9A】 付近に空乏領域がないときの、P−N接合付近のフリー・キャリアを示す図である。
【図9B】 P−N接合付近の空乏領域にフリー・キャリアがないことを示す図である。

Claims (4)

  1. 集積回路における信号を検出する方法であって、
    光源からの赤外光線を、半導体基板の背面を通り集積回路の能動領域のP−N接合近傍の空乏領域であって上記能動領域に印加されたバイアスの影響を受ける空乏領域を通るように送るステップと、
    上記能動領域の付近で上記信号に応答してフリー・キャリアを変調することによってフリー・キャリア吸収によって赤外光線を振巾変調するステップと、
    上記P−N接合に電界を付与することによって電気吸収によって赤外光線を振幅変調するステップと、
    上記P−N接合の屈折率の変化によって赤外光線を振幅変調するステップと、
    上記空乏領域を通り、半導体基板の背面を介した反射赤外光線の、上記フリー・キャリア吸収による振幅変調と上記電気吸収による振幅変調と上記屈折率の変化による振幅変調の合計の振幅変調を検出するステップと
    から構成されることを特徴とする検出方法。
  2. 請求項1記載の方法において、
    上記光源と集積回路との間の後に、λ/2の半波長板、偏光ビーム・スプリッタおよびλ/4の4分の1波長板とを備え、これらを通った赤外光線が上記半導体基板に向けられ、該半導体基板からの反射赤外光線が上記λ/4の4分の1波長板および上記偏光ビーム・スプリッタを通る、方法。
  3. 集積回路内の信号を検出するための装置であって、この装置は、
    赤外光線を出力するように構成された光源と、
    上記光源と集積回路との間に設けられたビーム・スプリッタと、
    ビーム・スプリッタと上記集積回路の間に配置され、上記赤外光線を、半導体基板の背面を通り上記集積回路の能動領域のP−N接合近傍の空乏領域であって上記能動領域に印加されたバイアスの影響を受ける空乏領域に向ける対物レンズと、
    上記空乏領域からの反射赤外光線を上記対物レンズとビーム・スプリッタを介して受ける検出器
    を備え
    上記検出器によって検出される赤外光線には、
    上記能動領域の付近で上記信号に応答してフリー・キャリアが変調されることによるフリー・キャリア吸収による振巾変調と、
    上記P−N接合に電界を付与することによる電気吸収による振幅変調と、
    上記P−N接合の屈折率の変化による振幅変調と
    の合計の振幅変調が含まれていることを特徴とする装置。
  4. 集積回路内の信号を検出するための装置であって、この装置は、
    赤外光線を出力するように構成された光源と、
    上記光源と集積回路との間に設けられたλ/2の半波長板、偏光ビーム・スプリッタおよびλ/4の4分の1波長板と、
    λ/4の4分の1波長板と上記集積回路の間に配置され、上記赤外光線を、半導体基板の背面を通り上記集積回路の能動領域のP−N接合近傍の空乏領域であって上記能動領域に印加されたバイアスの影響を受ける空乏領域に向ける対物レンズと、
    上記空乏領域からの反射赤外光線を上記対物レンズとλ/4の4分の1波長板、偏光ビーム・スプリッタおよびλ/2の半波長板を介して受ける検出器
    を備え
    上記検出器によって検出される赤外光線には、
    上記能動領域の付近で上記信号に応答してフリー・キャリアが変調されることによるフリー・キャリア吸収による振巾変調と

    上記P−N接合に電界を付与することによる電気吸収による振幅変調と、
    上記P−N接合の屈折率の変化による振幅変調と
    の合計の振幅変調が含まれていることを特徴とする装置。
JP2000564060A 1998-08-07 1999-07-26 赤外レーザ・プローブを用いて集積回路における電圧を直接測定する方法および装置 Expired - Fee Related JP4846902B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/130,741 1998-08-07
US09/130,741 US6072179A (en) 1998-08-07 1998-08-07 Method and apparatus using an infrared laser based optical probe for measuring voltages directly from active regions in an integrated circuit
PCT/US1999/016275 WO2000008478A1 (en) 1998-08-07 1999-07-26 Method and apparatus using an infrared laser probe for measuring voltages directly in an integrated circuit

Publications (3)

Publication Number Publication Date
JP2002522770A JP2002522770A (ja) 2002-07-23
JP2002522770A5 JP2002522770A5 (ja) 2006-09-14
JP4846902B2 true JP4846902B2 (ja) 2011-12-28

Family

ID=22446102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000564060A Expired - Fee Related JP4846902B2 (ja) 1998-08-07 1999-07-26 赤外レーザ・プローブを用いて集積回路における電圧を直接測定する方法および装置

Country Status (10)

Country Link
US (1) US6072179A (ja)
EP (1) EP1102999B1 (ja)
JP (1) JP4846902B2 (ja)
KR (1) KR100504135B1 (ja)
AU (1) AU5216699A (ja)
DE (1) DE69927387T2 (ja)
HK (1) HK1033978A1 (ja)
IL (1) IL141195A (ja)
TW (1) TW444125B (ja)
WO (1) WO2000008478A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI487924B (zh) * 2013-11-19 2015-06-11 Machvision Inc 印刷電路板的檢測方法及其裝置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215577B1 (en) * 1999-10-25 2001-04-10 Intel Corporation Method and apparatus for optically modulating an optical beam with a multi-pass wave-guided optical modulator
FR2801680B3 (fr) * 1999-11-26 2002-02-15 Christophe Vaucher Methode de test electrique de la conformite de l'interconnexion de conducteurs electriques disposes sur un substrat, sans contact et sans outillage
US6587258B1 (en) * 2000-03-24 2003-07-01 Southwest Sciences Incorporated Electro-optic electric field probe
US6636056B1 (en) * 2000-10-20 2003-10-21 Intel Corporation Apparatus and method for testing integrated circuits
US7019511B1 (en) * 2001-01-05 2006-03-28 Advanced Micro Devices, Inc. Optical analysis of integrated circuits
US6714035B2 (en) 2002-06-28 2004-03-30 Hewlett-Packard Development Company, L.P. System and method for measuring fault coverage in an integrated circuit
US7291508B2 (en) * 2003-03-31 2007-11-06 Intel Corporation Laser probe points
FR2859024B1 (fr) * 2003-08-22 2005-12-09 Centre Nat Rech Scient Dispositif et procede de detection et de mesure non invasives d'un champ electrique
FR2859020B1 (fr) * 2003-08-22 2005-11-04 Centre Nat Rech Scient Dispositif et procede de detection et de mesure non invasives des proprietes d'un milieu
WO2005057194A1 (en) * 2003-12-09 2005-06-23 Applied Materials, Inc. Differential evaluation of adjacent regions for change in reflectivity
US7136163B2 (en) * 2003-12-09 2006-11-14 Applied Materials, Inc. Differential evaluation of adjacent regions for change in reflectivity
US7190458B2 (en) * 2003-12-09 2007-03-13 Applied Materials, Inc. Use of scanning beam for differential evaluation of adjacent regions for change in reflectivity
US7505150B2 (en) * 2005-05-13 2009-03-17 Laytec Gmbh Device and method for the measurement of the curvature of a surface
US7616312B2 (en) 2005-06-29 2009-11-10 Dcg Systems, Inc. Apparatus and method for probing integrated circuits using laser illumination
US7659981B2 (en) * 2005-08-26 2010-02-09 Dcg Systems, Inc. Apparatus and method for probing integrated circuits using polarization difference probing
US7450245B2 (en) 2005-06-29 2008-11-11 Dcg Systems, Inc. Method and apparatus for measuring high-bandwidth electrical signals using modulation in an optical probing system
US7733100B2 (en) 2005-08-26 2010-06-08 Dcg Systems, Inc. System and method for modulation mapping
JP4711801B2 (ja) * 2005-10-28 2011-06-29 ルネサスエレクトロニクス株式会社 回路設計システム及び回路設計プログラム
SG10201506637YA (en) 2009-05-01 2015-10-29 Dcg Systems Inc Systems and method for laser voltage imaging state mapping
US9651610B2 (en) * 2013-06-29 2017-05-16 Intel Corporation Visible laser probing for circuit debug and defect analysis
US10573605B2 (en) * 2016-12-13 2020-02-25 University Of Florida Research Foundation, Incorporated Layout-driven method to assess vulnerability of ICs to microprobing attacks
CN109239023B (zh) * 2018-08-28 2020-11-17 西安工业大学 一种基于自由载流子吸收成像的半导体材料特性测量方法
KR20190091188A (ko) 2018-11-22 2019-08-05 주식회사 머니브레인 포먼트 주파수 신호들의 변조에 의해, 임의 삭제가 불가능한 합성음 표시를 포함하는 tts 음성 신호를 생성하는 방법 및 컴퓨터 판독가능 기록매체
US10768225B1 (en) 2019-03-08 2020-09-08 Advanced Micro Devices, Inc. Probe placement for laser probing system
US11143700B2 (en) 2019-09-25 2021-10-12 Advanced Micro Devices, Inc. Analysis of electro-optic waveforms
US11125815B2 (en) 2019-09-27 2021-09-21 Advanced Micro Devices, Inc. Electro-optic waveform analysis process

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63259446A (ja) * 1987-03-19 1988-10-26 Sony Tektronix Corp 光プローブ
JPH0317563A (ja) * 1989-06-14 1991-01-25 Fujitsu Ltd 半導体装置の信号測定方法
JPH04121673A (ja) * 1990-09-12 1992-04-22 Yokogawa Electric Corp 光サンプリング装置
JPH04148873A (ja) * 1990-10-12 1992-05-21 Yokogawa Electric Corp 光サンプリング装置
JPH04148874A (ja) * 1990-10-12 1992-05-21 Yokogawa Electric Corp 光サンプリング装置
JPH0513522A (ja) * 1991-07-04 1993-01-22 Advantest Corp 電荷光学プローブ
JPH1050784A (ja) * 1996-08-07 1998-02-20 Nec Corp 半導体デバイスの寄生MIM構造箇所解析法及びSi半導体デバイスの寄生MIM構造箇所解析法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976873A (en) * 1975-05-08 1976-08-24 The United States Of America As Represented By The Secretary Of The Navy Tunable electroabsorptive detector
JPS5269285A (en) * 1975-12-05 1977-06-08 Matsushita Electric Ind Co Ltd Semiconductor laser device
US4273421A (en) * 1977-01-17 1981-06-16 Motorola, Inc. Semiconductor lifetime measurement method
US4480916A (en) * 1982-07-06 1984-11-06 The United States Of America As Represented By The Secretary Of The Navy Phase-modulated polarizing interferometer
US4503541A (en) * 1982-11-10 1985-03-05 The United States Of America As Represented By The Secretary Of The Navy Controlled-linewidth laser source
US4583226A (en) * 1983-07-28 1986-04-15 At&T Bell Laboratories Coupled cavity injection laser
US4661770A (en) * 1984-12-18 1987-04-28 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method and apparatus for measuring minority carrier lifetime in a direct band-gap semiconductor
US4758092A (en) * 1986-03-04 1988-07-19 Stanford University Method and means for optical detection of charge density modulation in a semiconductor
US5097201A (en) * 1990-02-15 1992-03-17 Photon Dynamics, Inc. Voltage imaging system using electro-optics
US5164664A (en) * 1990-10-09 1992-11-17 Siemens Aktiengesellschaft Method for the optical measurement of electrical potentials
US5872360A (en) * 1996-12-12 1999-02-16 Intel Corporation Method and apparatus using an infrared laser based optical probe for measuring electric fields directly from active regions in an integrated circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63259446A (ja) * 1987-03-19 1988-10-26 Sony Tektronix Corp 光プローブ
JPH0317563A (ja) * 1989-06-14 1991-01-25 Fujitsu Ltd 半導体装置の信号測定方法
JPH04121673A (ja) * 1990-09-12 1992-04-22 Yokogawa Electric Corp 光サンプリング装置
JPH04148873A (ja) * 1990-10-12 1992-05-21 Yokogawa Electric Corp 光サンプリング装置
JPH04148874A (ja) * 1990-10-12 1992-05-21 Yokogawa Electric Corp 光サンプリング装置
JPH0513522A (ja) * 1991-07-04 1993-01-22 Advantest Corp 電荷光学プローブ
JPH1050784A (ja) * 1996-08-07 1998-02-20 Nec Corp 半導体デバイスの寄生MIM構造箇所解析法及びSi半導体デバイスの寄生MIM構造箇所解析法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI487924B (zh) * 2013-11-19 2015-06-11 Machvision Inc 印刷電路板的檢測方法及其裝置

Also Published As

Publication number Publication date
EP1102999A4 (en) 2002-10-09
KR100504135B1 (ko) 2005-07-28
AU5216699A (en) 2000-02-28
HK1033978A1 (en) 2001-10-05
US6072179A (en) 2000-06-06
DE69927387T2 (de) 2006-07-06
TW444125B (en) 2001-07-01
EP1102999B1 (en) 2005-09-21
JP2002522770A (ja) 2002-07-23
KR20010072315A (ko) 2001-07-31
DE69927387D1 (de) 2006-02-02
EP1102999A1 (en) 2001-05-30
IL141195A0 (en) 2002-02-10
IL141195A (en) 2004-12-15
WO2000008478A1 (en) 2000-02-17

Similar Documents

Publication Publication Date Title
JP4846902B2 (ja) 赤外レーザ・プローブを用いて集積回路における電圧を直接測定する方法および装置
US5872360A (en) Method and apparatus using an infrared laser based optical probe for measuring electric fields directly from active regions in an integrated circuit
KR100734186B1 (ko) 집적 회로의 동적 진단 테스트를 위한 장치 및 방법
US6168311B1 (en) System and method for optically determining the temperature of a test object
US8139228B2 (en) Methods for optically enhanced holographic interferometric testing for test and evaluation of semiconductor devices and materials
US6107107A (en) Analyzing an electronic circuit formed upon a frontside surface of a semiconductor substrate by detecting radiation exiting a backside surface coated with an antireflective material
US9250064B2 (en) Multiple beam transmission interferometric testing methods for the development and evaluation of subwavelength sized features within semiconductor and anisotropic devices
Paniccia et al. Novel optical probing technique for flip chip packaged microprocessors
Yee et al. Laser voltage probe (LVP): A novel optical probing technology for flip-chip packaged microprocessors
US7400411B2 (en) Method for optically testing semiconductor devices
US20200258794A1 (en) Semiconductor production method and wafer inspection method
US20060103378A1 (en) Apparatus and method for dynamic diagnostic testing of integrated circuits
US20160195479A1 (en) Multiple beam transmission interferometric testing methods for the development and evaluation of subwavelength sized features within semiconductor and anisotropic devices
US20200176339A1 (en) Semiconductor wafer
US6833716B1 (en) Electro-optical analysis of integrated circuits
US6252239B1 (en) Substrate removal from a semiconductor chip structure having buried insulator (BIN)
US7291508B2 (en) Laser probe points
US20200174074A1 (en) Semiconductor wafer
JPS63259446A (ja) 光プローブ
US10132861B2 (en) Visible laser circuit fault isolation
Koshikawa et al. Application to thermal analysis using optical probe technique
JP2023059861A (ja) 光学式デバイス劣化センサを有する半導体デバイス
Stuffer et al. Laser-Voltage-Prober Measurements on Bipolar Devices
Sayil et al. Electro-Optic Sampling and Charge-Density Probe

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees