JP2023059861A - 光学式デバイス劣化センサを有する半導体デバイス - Google Patents

光学式デバイス劣化センサを有する半導体デバイス Download PDF

Info

Publication number
JP2023059861A
JP2023059861A JP2022165314A JP2022165314A JP2023059861A JP 2023059861 A JP2023059861 A JP 2023059861A JP 2022165314 A JP2022165314 A JP 2022165314A JP 2022165314 A JP2022165314 A JP 2022165314A JP 2023059861 A JP2023059861 A JP 2023059861A
Authority
JP
Japan
Prior art keywords
semiconductor
sensor
electrical device
interface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022165314A
Other languages
English (en)
Inventor
アイヒンガー トーマス
Aichinger Thomas
ヴォルフガング ファイル マクシミリアン
Wolfgang Feil Maximilian
カバコフ アンドレ
Kabakow Andre
ライジンガー ハンス
Hans Reisinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2023059861A publication Critical patent/JP2023059861A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Light Receiving Elements (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】半導体本体の活性領域に形成された電気デバイスを含む半導体デバイスを監視および特性評価する方法および試験装置を提供する。【解決手段】半導体デバイスが、半導体本体と、半導体本体の活性領域に形成された電気デバイスであって、活性領域が半導体本体と絶縁材料との界面を有する電気デバイスと、電気デバイスが蓄積と反転との間で駆動されるときに界面におけるキャリア再結合によって放出される光のエネルギスペクトルの少なくとも一部に調整された帯域幅を有するセンサであって、当該放出される光の強度が界面における電荷捕獲状態の密度に比例するセンサと、を含み、センサは、センシングされた光の強度に比例する信号を出力するように構成されている。【選択図】なし

Description

背景
ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）デバイスでは、チャネル近傍のゲート酸化物における電荷捕獲に起因してバイアス温度不安定性（ＢＴＩ）が生じやすい。電荷の捕獲により、デバイスの閾値電圧が動作時間とともに静電的に変化する。これまで、閾値電圧のシフトは、ＭＯＳＦＥＴデバイスを適用回路から取り外して別の測定機構に配置することにより測定するのが一般的であった。このようなプロセスは、適用の中断および回路の分解を要することになる点で実現が困難である。こうした測定プロセスの困難性を考えると、ＭＯＳＦＥＴの寿命末期は、適用回路が完全に故障することによってしか認識されないと考えられる。
別の手法には、ミラープラトー電圧の測定に基づいて、適用中のＭＯＳＦＥＴデバイスの閾値電圧を測定することが含まれうる。しかし、この方法では、ゲート波形信号の測定が必要となり、複雑な電子機器および／または演算が必要となる。さらに、この方法の較正は、各適用条件について長期間の基準測定が必要となるため、困難である。
太陽光や自動車用インバータなどの多くの用途では、ＭＯＳＦＥＴデバイスは、高周波ゲート信号（例えば最大１００ｋＨｚ）で動作する。交流ゲート信号の電圧レベルが異なる極性である場合、測定困難な閾値電圧の上昇につながる劣化メカニズムが引き起こされる。
それゆえ、デバイスの劣化を測定する技術の改良が必要とされている。
半導体デバイスの一実施形態によれば、半導体デバイスは、半導体本体と、半導体本体の活性領域に形成された電気デバイスであって、活性領域が半導体本体と絶縁材料との界面を有する、電気デバイスと、電気デバイスが蓄積と反転との間で駆動されるときに界面におけるキャリア再結合によって放出される光のエネルギスペクトルの少なくとも一部に調整された帯域幅を有するセンサであって、当該放出される光の強度が界面における電荷捕獲状態の密度に比例するセンサと、を備え、センサが、センシングされた光の強度に比例する信号を出力するように構成されている。
半導体本体の活性領域に形成された電気デバイスを含む半導体デバイスを監視する方法であって、活性領域が半導体本体と絶縁材料との界面を有する、方法の一実施形態によれば、方法は、電気デバイスを蓄積と反転との間で駆動することと、電気デバイスが蓄積と反転との間で駆動されるときに界面におけるキャリア再結合によって放出される光のエネルギスペクトルの少なくとも一部をセンシングすることであって、当該放出される光の強度が界面における電荷捕獲状態の密度に比例する、ことと、センシングされた光の強度に比例する信号を生成することと、を含む。
半導体本体の活性領域に形成された電気デバイスを含む半導体デバイスを特性評価する方法であって、活性領域が半導体本体と絶縁材料との界面を有する、方法の一実施形態によれば、方法は、各電気デバイスを蓄積と反転との間で駆動することと、電気デバイスが蓄積と反転との間で駆動されるときに電気デバイスの界面におけるキャリア再結合によって放出される光を分光器デバイスに導くことと、分光器デバイスによって、電気デバイスが蓄積と反転との間で駆動されるときに電気デバイスの界面におけるキャリア再結合によって放出される光のエネルギスペクトルを測定することであって、当該放出される光の強度が界面における電荷捕獲状態の密度に比例する、ことと、を含む。
試験装置の一実施形態によれば、試験装置は、個々の半導体デバイス、または複数の半導体デバイスを含む半導体ウェハを受けるように構成された機械的インタフェースであって、各半導体デバイスが、半導体本体の活性領域に形成された電気デバイスを含み、活性領域が半導体本体と絶縁材料との界面を有する、機械的インタフェースと、各電気デバイスを蓄積と反転との間で駆動するように構成された電気インタフェースと、電気デバイスが蓄積と反転との間で駆動されるときに各電気デバイスの界面におけるキャリア再結合によって放出される光のエネルギスペクトルを測定するように構成された分光器デバイスであって、当該放出される光の強度が、界面における電荷捕獲状態の密度に比例する、分光器デバイスと、当該放出される光を分光器デバイスに導くように構成された１つ以上の光学部品と、を備える。
当業者は、以下の詳細な説明を読み、添付の図面を見ることにより、追加の特徴および利点を認識するであろう。
図面の要素は、必ずしも互いに縮尺通りに描かれていない。同様の参照番号は対応する類似の部品を指す。示されている様々な実施形態の特徴は、互いに排除されない限り、組み合わせることができる。実施形態を図面に図示し、以下の説明で詳述する。
半導体本体と、半導体本体の活性領域に形成された電気デバイスと、電気デバイスによって放出される光または他の電磁放射をセンシングするように構成された光学式デバイス劣化センサと、を含む半導体デバイスの一実施形態を示す断面図である。 半導体デバイスに含まれる電気デバイスが蓄積と反転との間で駆動されるときに、試験される半導体デバイス内の関心界面で起きるキャリア再結合を示す図である。 半導体デバイスに含まれる電気デバイスが蓄積と反転との間で駆動されるときに、試験される半導体デバイス内の関心界面で起きるキャリア再結合を示す図である。 どの材料が発光に対して透明であり、どの材料が発光に対して不透明であるかを示す図である。 光学式デバイス劣化センサを含むＳｉＣデバイスの一実施形態を示す上面図である。 それぞれ光学式デバイス劣化センサの一実施形態を示す断面図である。 それぞれ光学式デバイス劣化センサの一実施形態を示す断面図である。 光学式デバイス劣化センサの別の実施形態を示す断面図である。 光学式デバイス劣化センサが電気デバイスとは異なるダイ（チップ）に含まれる実施形態を示す図である。 光学式デバイス劣化センサが電気デバイスとは異なるダイ（チップ）に含まれる実施形態を示す図である。 光学式デバイス劣化センサが電気デバイスとは異なるダイ（チップ）に含まれる実施形態を示す図である。 光学式デバイス劣化センサと併せて使用できる、増幅回路および状態監視回路の一実施形態を示す概略図である。 半導体本体の活性領域に形成された電気デバイスを含むパッケージ型半導体デバイスを監視および特性評価するための試験装置の一実施形態を示す概略図である。 半導体本体の活性領域に形成された電気デバイスを含むパッケージ型半導体デバイスを監視および特性評価するための試験装置の一実施形態を示す概略図である。 パッケージ型半導体デバイスの放出される光信号と試験中にデバイスに印加されるゲート信号との間の時間的依存性を示す波形図である。 図１０および図１１に示す試験装置を使用して測定できる累積ピーク曲線を有する例示的なエネルギスペクトルの一実施形態を示す波形図である。 半導体ウェハを監視し、特性評価するための試験装置の一実施形態を示す概略図である。
本明細書では、半導体デバイスのための光学式デバイス劣化センサ、光学式デバイス劣化センサを使用して半導体デバイスを監視および特性評価する関連する方法、ならびに関連する試験装置について説明する。光学式デバイス劣化センサは、ＳｉＣ ＭＯＳＦＥＴなどの半導体デバイスからの光放出強度を測定する。光学式デバイス劣化センサが検出した放出強度に基づいて、半導体デバイスの閾値電圧ドリフトの大きさを決定することができる。放出される光のスペクトルを解析することによってデバイスを特性評価することができる。
次に、図を参照しながら、光学式デバイス劣化センサ、光学式デバイス劣化センサを使用して半導体デバイスを監視および特性評価する関連する方法、ならびに関連する試験装置の例示的な実施形態について説明する。
図１は、半導体本体１００と、半導体本体１００の活性領域１０４に形成された電気デバイス１０２と、を含む半導体デバイスの一実施形態を示す。活性領域１０４は、半導体本体１００と絶縁材料との界面を有する。図１では、説明の便宜上、界面および絶縁材料は図示されていない。
半導体本体１００の活性領域１０４に形成される電気デバイス１０２は、能動デバイスであっても受動デバイスであってもよい。例えば、電気デバイス１０２は、半導体本体１００と絶縁材料との界面がチャネル界面であるＳｉ、ＧａＮまたはＳｉＣ ＭＯＳＦＥＴであってよい。別の例では、電気デバイス１０２は、界面が半導体－酸化物界面であるコンデンサであってもよい。さらに他の種類の電気デバイス１０２が半導体本体１００の活性領域１０４に形成されていてもよい。
半導体デバイスは、光学式デバイス劣化センサ１０６も含む。センサ１０６は、電気デバイス１０２によって放出される光または他の電磁放射をセンシングするように構成された光検出器（光センサ）である。例えば、センサ１０６は、フォトダイオード、アバランシェフォトダイオード、シリコン光電子増倍管などであってよい。
いずれの場合も、センサ１０６は、電気デバイス１０２が蓄積と反転との間で駆動されるときに半導体本体１００と絶縁材料との界面におけるキャリア再結合によって放出される光のエネルギスペクトルの少なくとも一部に調整された帯域幅を有する。すなわち、センサ１０６は、波長に基づく一定の出力強度を有する。センサ１０６が感度を有する帯域幅は、関心スペクトルをカバーする。
半導体本体１００と絶縁材料との間のエネルギバンド図は、一方のキャリア型（例えば正孔）のための障壁と、反対のキャリア型（例えば電子）のための蓄積ウェルと、を含む。蓄積中、伝導チャネルは形成されない。反転中、半導体本体１００の伝導型が絶縁材料との界面で（例えばｐ型からｎ型に）反転して、伝導チャネルを形成する。
電気デバイス１０２が蓄積と反転との間で駆動されるときに半導体本体１００と絶縁材料との界面におけるキャリア再結合によって放出される光の強度は、関心界面におけるキャリア再結合に荷担する電荷捕獲状態１０８の密度に比例する。光の強度は、Ｉ＝Ｅ×Ｎ／（ｔ×Ａ）を一般に意味し、式中、Ｅはエネルギ、Ｎは測定時間（ｔ）および面積（Ａ）当たりの光子の数である。センシングされた光強度は、センサ１０６が特定の波長または波長範囲に調整されることによって近似される。
本明細書で使用する「電荷捕獲状態」という用語は、光子の放出につながる、関心界面における任意の種類の電荷捕獲状態を指す。センサ１０６は、センシングされた光の強度に比例する信号を出力する。本明細書で使用する「比例」という用語は、大きさ、程度または強度が対応していることを意味する。したがって、センサ出力は、センシングされた光の強度に線形的に比例することもあるし非線形的に比例することもある。
例えば、ＳｉＣ ＭＯＳＦＥＴが蓄積と反転との間で駆動されるとき、ＳｉＣとゲート誘電体絶縁材料（例えばＳｉＯ２）との界面における電子（「－」）および正孔（「＋」）の欠陥支援再結合が、例えば図２Ａおよび図２Ｂに示すような光子の放出につながる。こうした欠陥支援再結合の結果、ＳｉＣの場合、４００～９００ｎｍの可視およびＮＩＲ（近赤外）領域の発光が得られる。図２Ｃは、どの材料が発光に対して透明であり、どの材料が発光に対して不透明であるかを示す。センサ１０６は、限定されないがＳｉやＧａＮなど、さらに他の種類の半導体材料とともに使用されてもよい。
図２Ａおよび図２Ｂに示されているように、キャリア再結合が、電気デバイス１０２が蓄積と反転との間で駆動されるときに関心界面（例えばチャネル界面）で発生する。図２Ａは、駆動信号が電気デバイス１０２のフラットバンド電圧ＶＦＢおよび閾値電圧ＶＴＨの両方を上回る高電圧レベルＶｈｉｇｈにある、反転を示す。反転中、伝導帯の電子（「－」）が、関心界面における電荷捕獲状態１０８に関連する対応する正孔（「＋」）と再結合する。図２Ｂは、駆動信号が電気デバイス１０２のフラットバンド電圧ＶＦＢおよび閾値電圧ＶＴＨの両方を下回る低電圧レベルＶｌｏｗにある、蓄積を示す。蓄積中、価電子帯の正孔（「＋」）が、関心界面における電荷捕獲状態１０８に関連する対応する電子（「－」）と再結合する。
一般に、放出される光子の強度およびスペクトルは、界面欠陥の特性を反映する。デバイスの劣化は、ある波長での光子の放出強度に影響を与えうる。したがって、センサ１０６によって測定された放出強度は、ある波長範囲にわたる強度を反映し、界面特性の変化、ひいてはデバイスの信頼性の変化を決定するために使用することができる。
放出強度は、バイポーラ交流ゲート電圧印加のストレス時間の増大とともに減少し、これは、チャネル内の電荷キャリア密度の変化または欠陥支援再結合自体の変化の両方に関係しうる。逆に、直流ストレス信号では、放出強度は増大する。（直流または交流）いずれの場合も、放出強度は、閾値電圧のシフトと相関し、デバイス動作中のセンサ１０６によるｉｎ ｓｉｔｕ閾値電圧の監視に適している。
センサ１０６は、同じ半導体本体１００内の電気デバイス１０２とモノリシックに集積されていることもあるし、別個のダイ（チップ）に設けられていることもある。例えば、センサ１０６は、半導体本体１００を通って関心界面に至る直接光路が存在する場所に配置されうる。半導体本体１００内の直接光路は、電気デバイス１０２が蓄積と反転との間で駆動されるときに界面におけるキャリア再結合によって放出される光のエネルギスペクトルの少なくとも一部について、センサ１０６を関心界面に光学的に結合する。
例えば、ＳｉＣは、約３．２６ｅＶのバンドギャップを有する。当該エネルギを下回る光は、ほとんど吸収されない。ＳｉＯ２ゲート酸化物も、ＳｉＯ２がさらに大きな約９ｅＶのバンドギャップを有するので、発光を吸収しない。したがって、センサ１０６は、電気デバイス１０２とセンサ１０６との間の光路の材料が電気デバイス１０２によって放出される光に対して透明である、半導体本体１００の縁部１１０に配置されうる。
一実施形態で、光の放出エネルギが１．４～３．０ｅＶの範囲であれば、ＳｉＣ（３．２６ｅＶ）およびＳｉＯ２（８．９ｅＶ）のバンドギャップが放出される光のエネルギを上回るので、半導体本体１００の縁部１１０はＳｉＣおよび／またはＳｉＯ２のみを含むことができる。この場合、センサ１０６が半導体本体１００のバンドギャップ（Ｅｇａｐ２）に調整された帯域幅（Ｅｇａｐ１）を有する場合、放出される光は、図２Ｃに示されているように比較的妨げられずにセンサ１０６へと通過する。例えば、センサ１０６の帯域幅は、１．４～３．０ｅＶの発光エネルギ範囲（Ｅｐｈｏｔｏｎ）を有する光子２００に対して１．３～３ｅＶの範囲でありうる。この場合、センサ１０６は、入射する光子２００を電流に効率的に変換する。センサ１０６が出力する電流の大きさは、センサ１０６が検出した放出される光の強度に対応する。センサ１０６の帯域幅は、電気デバイス１０２が蓄積と反転との間で駆動されるときに界面におけるキャリア再結合によって放出される光のエネルギスペクトルの部分範囲に合わせることができ、エネルギスペクトルの部分範囲は、界面における電荷捕獲状態の密度に最も密接に相関する。
センサ１０６の他の配置構成も企図される。例えば、電気デバイス１０２を含む半導体本体１００は導波路を提供することができ、センサ１０６は、同じ半導体本体１００内の電気デバイス１０２とモノリシックに集積されうる。これには、発光が起きる半導体－絶縁体界面に近接して、メタライゼーションなどの光吸収層を間に介在させずに、センサ１０６を配置することが含まれうる。ＳｉＣ ＭＯＳＦＥＴの場合、放出される光の大部分を捕獲するために、センサ１０６は、半導体－絶縁体チャネル界面が両側に例えば５０～１００ｎｍ離れてあるトレンチ内に形成されうる。別の例では、センサ１０６は、センサ１０６が放出される光にまだ十分に近い、半導体本体１００の縁部に配置されてもよい。さらに別のオプションでは、センサ１０６は、放出される光がセンサ１０６に到達することを妨げないように、チップメタライゼーション（例えば、下面観察用のドレイン金属または上面観察用のソース金属）に開口部を設けて、電気デバイスを含むチップの外側に配置されてもよい。
チップ設計（例えば、トレンチまたは平面）に左右されずに、光放出は、吸収されずにセンサ１０６に到達する。半導体本体１００の屈折率が高いほど、導波効果によって信号の検出量が増大するはずであり、放出のスペクトルは典型的には４００ｎｍ～９００ｎｍである。次に、様々なセンサ配置の実施形態について、より詳細に説明する。
図３は、ＳｉＣデバイス３００の上面図を示す。ＳｉＣデバイス３００は、ＳｉＣ基板３０２と、ＳｉＣ基板３０２に形成された複数のトランジスタセル「ＴＣ」と、を含む。トランジスタセルＴＣは、電気的に並列に接続されて、ＳｉＣパワートランジスタデバイスを形成する。トランジスタセルＴＣは、ＳｉＣ基板３０２に形成されたトレンチ３０４を含む。各トレンチ３０４は、ＳｉＯ２などのゲート誘電体３０８によって周囲のＳｉＣ基板３０２から分離されたゲート電極３０６を含む。図３は、１つのトレンチ３０４の拡大断面図を示している。
ＳｉＣ基板３０２の上方のゲートパッド３１０が、ゲート電位のための接触点を提供し、ゲートパッド３１０から延びるゲートランナ３１２が、トレンチ３０４内に配置されたゲート電極３０６に対して（図示せず）ビアを介して電気的コンタクトを形成する。ＳｉＣ基板３０２の上方のソースパッド３１４が同様に、トランジスタセルＴＣのソース領域３１６および本体領域３１８に対して（図示せず）ビアによって提供されるソース電位のためのコンタクト点を形成する。ドレインコンタクトは、図３には示されていないＳｉＣ基板３０２の背面に設けられる。
図３に示す実施形態によれば、パワートランジスタデバイスが蓄積と反転との間で駆動されるときに、トランジスタセルＴＣのＳｉＣ基板３０２とゲート誘電体３０８との間のチャネル界面３２０でキャリア再結合が起きる。センサ１０６が出力する信号の大きさの変化は、パワートランジスタデバイスの閾値電圧ドリフトに比例する。また、センサ１０６は、並列接続されたトランジスタセルＴＣによって形成されたパワートランジスタデバイスと同じＳｉＣ基板３０２にモノリシックに集積される。
センサ１０６の配置オプションが、図３に「１」から「４」のラベルを付されて示されている。位置「１」の場合、センサ１０６は、ゲートパッド３１０の下に配置される。位置「２」の場合、センサ１０６は、トランジスタセルＴＣを含む活性領域３２４を側方から取り囲むＳｉＣ基板３０２の縁部終端領域３２２に形成される。縁部終端領域３２２には、パワートランジスタデバイスの完全な機能セル（fully functional cell）が存在しない。すなわち、縁部終端領域３２２は、能動的なトランジスタセルを含まない。位置「３」の場合、センサ１０６は、ゲートパッド３１０から延びるゲートランナ３１２に隣接して配置される。位置「４」の場合、センサ１０６は、ＳｉＣ基板３０２の活性領域３２４に形成される。
図４Ａは、センサ１０６の一実施形態の第１の断面図を示し、図４Ｂは、センサ１０６の一実施形態の第２の断面図を示す。センサ１０６は、ＳｉＣ基板３０２に形成されたトレンチ４００内に配置されている。図４Ａの断面は、トレンチ４００の幅にわたってとられているのに対し、図４Ｂの断面は、トレンチ４００の端部領域においてトレンチ４００の長さに沿ってとられている。
図４Ａおよび図４Ｂに示す実施形態によれば、センサ１０６は、トレンチ４００の下部に配置された第１の伝導型（例えばｐ型）の半導体材料４０２と、トレンチ４００の上部において第１の伝導型の半導体材料４０２上に配置された、第１の伝導型とは反対の第２の伝導型（例えばｎ型）の半導体材料４０４と、を含んで光センサを形成するフォトダイオード、アバランシェフォトダイオードまたはシリコン光電子増倍管である。半導体領域４０２，４０４の間に形成されたｐｎ接合部に入射する光子が光電効果を誘起する。すなわち、例えば図２Ｃに示されているように電子－正孔対が生成され分離することにより、電流が生じる。センサ１０６を形成する反対の伝導型の半導体領域４０２，４０４は、ＳｉＯ２などの誘電体材料４０６によって周囲のＳｉＣ基板３０２から分離されている。
図４Ｂに示されているように、トレンチ４００の端部にコンタクト構造４０８が設けられてもよい。トレンチ４００の下部に配置された第１の伝導型の半導体材料４０２は、トレンチ４００の端部領域でＳｉＣ基板３０２の前面３０１まで延びている。第１のコンタクト４１０が、センサ１０６が出力する電気信号にアクセスするために、第１の伝導型の半導体材料４０２に対する電気的接触点を形成し、第２のコンタクト４１２が、第２の伝導型の半導体材料４０４に対する電気的接触点を形成する。これに代えて、コンタクト構造４０８は、トレンチ４００の異なる部分、例えばトレンチ４００の長さに沿った中央部分に設けられてもよい。
図５は、センサ１０６の別の実施形態の断面図を示している。図５に示されている実施形態は、図４Ａおよび図４Ｂに示されている実施形態と同様である。ただし、第１の伝導型の半導体材料４０２が、誘電体材料４０６を介在させてトレンチ４００の側壁５０２および底部５０４にライニングを形成する第１の層５００として形成されている点が異なる。第１の層５００は、トレンチ４００の端部領域のみではなく、トレンチ４００の全長に沿ってＳｉＣ基板３０２の前面３０１まで延びている。したがって、センサ１０６を形成する半導体領域４０２，４０４は両方とも、トレンチ４００の全長に沿って接触するためにアクセス可能である。第２の伝導型の半導体材料４０４は、第１の層５００上に第２の層５０６として形成されている。
図３から図５は、センサ１０６が電気デバイス１０２とモノリシックに集積される実施形態を示している。図６から図８は、センサ１０６が電気デバイス１０２とは異なるダイ（チップ）に含まれる実施形態を示す。
図６では、センサ１０６によって光学的に監視される電気デバイス１０２は第１の半導体ダイ６００に含まれており、センサ１０６は第２の半導体ダイ６０２に含まれている。例えば、第１の半導体ダイ６００はＳｉＣダイであってよく、電気デバイス１０２は縦型ＳｉＣパワーＭＯＳＦＥＴであってよく、第２の半導体ダイ６０２はＳｉダイであってよく、センサ１０６はＳｉ光検出器であってよい。
第１の半導体ダイ６００と第２の半導体ダイ６０２とは、互いに積層される構成で配置されている。電気デバイス１０２が蓄積と反転との間で駆動されるときに関心界面（例えばチャネル界面）におけるキャリア再結合によって放出される光６０４は、第１の半導体ダイ６００の第２の半導体ダイ６０２に面する主面６０６を通って、第２の半導体ダイ６０２の第１の半導体ダイ６００に面する主面６０８へ伝搬する。一実施形態では、光６０４が放出される第１の半導体ダイの主面６０６は、第１の半導体ダイ６００のソース側である。したがって、ソース電極およびゲート電極（図示せず）は、光６０４が遮られずに第２の半導体ダイ６０２へと通過することを可能にする１つ以上の開口部を含むようにパターニングされうる。ソース電極およびゲート電極が典型的にパターニングされているので、放出される光６０４を遮らないようにパターニングを修正するだけでよい。
図７Ａおよび図７Ｂは、図６と同様に、別個のダイが互いに積層される構成で配置された一実施形態を示している。図７Ａは、積層される構成の側面透視図を示しているのに対し、図７Ｂは、積層される構成の底面図を示している。図７Ａ～図７Ｂに示されている実施形態は、図６に示す実施形態と同様である。ただし、縦型ＳｉＣパワーＭＯＳＦＥＴ１０２を備えた第１の半導体ダイ６００が、Ｓｉ光検出器１０６を備えた第２の半導体ダイ６０２上に積層されている点が異なる。この実施形態によれば、縦型ＳｉＣパワーＭＯＳＦＥＴのためのゲート電極７００およびソース電極７０２が第１の半導体ダイ６００の第１の主面６０８に配置されており、縦型ＳｉＣパワーＭＯＳＦＥＴ１０２のためのドレイン電極７０４が第１の半導体ダイ６００の第１の主面６０８とは反対側の第２の主面７０６に配置されており、第１の半導体ダイ６００の第２の主面７０６は第２の半導体ダイ６０２に面し、ドレイン電極７０４は開口部７０８を有し、この開口部により、縦型ＳｉＣパワーＭＯＳＦＥＴ１０２が蓄積と反転との間で駆動されるときに関心界面におけるキャリア再結合によって放出される光６０４が、第２の半導体ダイ６０２の第１の半導体ダイ６００に面する主面６０６へ伝搬することが可能となる。図７Ｂは、縦型ＳｉＣパワーＭＯＳＦＥＴ１０２のためのドレイン電極７０４の開口部７０８の一実施形態を示している。
図８では、第１の半導体ダイ６００と第２の半導体ダイ６０２は、横に並んで、すなわち縁部同士を合わせた状態で配置されている。電気デバイス１０２が蓄積と反転との間で駆動されるときに関心界面におけるキャリア再結合によって放出される光６０４は、第１の半導体ダイ６００の第２の半導体ダイ６０２に面する縁部８００を通って、第２の半導体ダイ６０２の第１の半導体ダイ６００に面する縁部８０２へ伝搬する。これに代えて、ダイ６００，６０２は、光６０４が第１のダイ６００の縁部８００から第２のダイ６０２の前面主センシング面６０６へ伝搬するように、互いに対して９０度の角度で配置されてもよい。
図９は、センサ１０６と併せて使用可能な増幅回路９００および状態監視回路９０２の一実施形態を示している。センサ１０６は、図９では、バイアス電圧Ｖｂｉａｓを有するフォトダイオードとして概略的に示されている。ただし、本明細書で説明しているように、センサ１０６は、電気デバイス１０２によって放出される光または他の電磁放射をセンシングするように構成された任意の種類の光検出器（光センサ）であってもよい。増幅回路９００および／または状態監視回路９０２は、電気デバイス１０２および／またはセンサ１０６のいずれかとモノリシックに集積されてもよいし、集積されなくてもよい。
センサ１０６が電気デバイス１０２とモノリシックに集積される場合、センサ１０６が出力する信号“ｓｅｎ＿ｏｕｔ”は、増幅なしに測定できる程度の強度を必要とし、センサ電流を読み出すために別のピン９０４が設けられる。例えば、センサは、第１の半導体ダイにおいて電気デバイス１０２と同じ半導体本体にモノリシックに集積されていてよく、増幅回路は、第２の半導体ダイに配置されていてよい。この場合、第１の半導体ダイは、センサ１０６に電気的に結合されるピン９０４を含み、第１の半導体ダイのピン９０４は、第２の半導体ダイの対応するピン９０６に電気的に結合されており、第２の半導体ダイのピン９０６は、増幅回路９００の入力（「－」）に電気的に結合されている。一般に、センサ１０６と増幅回路９００とは、同じダイに集積されていてもよいし、別々のダイに配置されていてもよい。いずれの場合も、パッケージは、増幅回路出力“Ｖｍｅａｓｕｒｅ”を読み出すための少なくとも１つの追加ピン９０８を有する。
増幅回路９００は、センサ１０６が出力する信号ｓｅｎ＿ｏｕｔを増幅させる。一実施形態では、増幅回路９００は、差動入力「－，＋」およびシングルエンド出力Ｖｍｅａｓｕｒｅを有するオペアンプ（ｏｐａｍｐ）９１０によって実装された相互インピーダンス増幅器を含む。相互インピーダンス増幅器は、光伝導モードで動作するフォトダイオード１０６とともに使用する反転相互インピーダンス増幅器として実装されるように示されている。フォトダイオードのカソードにおける正電圧Ｖｂｉａｓは、逆バイアスを印加する。逆バイアスは、空乏領域の幅を増大させ、接合キャパシタンスを低下させ、高周波性能を向上させる。オペアンプ９１０は、相互インピーダンス増幅を決定する。オペアンプ９１０は、理想オペアンプとして扱うことができる。したがって、オペアンプ９１０の開ループゲインを無限大とみなしうる。直流増幅、すなわち入力電流ＩｉｎのＶｍｅａｓｕｒｅへの変換は、Ｖｍｅａｓｕｒｅ＝Ｉｉｎ×ＲであるＲによって与えられる。抵抗器ＲおよびコンデンサＣが、増幅回路９００の統合挙動を決定する。
状態監視回路９０２は、増幅回路９００と同じダイに含まれてもよく、異なるダイに含まれてもよい。状態監視回路９０２が増幅回路９００とは異なるダイに含まれる場合、状態監視回路９０２を含むダイは、増幅回路９００の出力Ｖｍｅａｓｕｒｅに電気的に結合されるピン９１２を有する。
状態監視回路９０２は、増幅回路出力Ｖｍｅａｓｕｒｅを監視するためのスマートゲートドライバ、コントローラなどの一部として実装されうる。一実施形態では、状態監視回路９０２は、増幅回路９００の出力Ｖｍｅａｓｕｒｅを閾値と比較し、閾値を超える場合に何らかのアクションを起こすことができる。例えば、増幅回路９００の出力Ｖｍｅａｓｕｒｅが閾値を超える場合、状態監視回路は、電気デバイス１０２をディスエーブルするか、または電気デバイス１０２のためのゲート電圧を調整してゲートオーバードライブを一定値に維持する。本明細書で既に説明したように、発光強度は、交流信号を印加するストレス時間が増大すると減少し、逆に直流信号を印加する場合は増大する。したがって、Ｖｍｅａｓｕｒｅは、印加される信号の種類（交流または直流）に応じて、閾値を超えるかまたは閾値を下回るかのいずれかとして閾値を「超え」うる。
図１０および図１１は、半導体本体の活性領域に形成された電気デバイスを含み、活性領域が半導体本体と絶縁材料との界面を有する、パッケージ型半導体デバイス１０００を監視および特性評価するための試験装置の一実施形態を示す。図１０は、試験装置への半導体デバイス１０００の装填を示しており、図１１は、使用中の試験装置を示している。半導体デバイス１０００は、図１０および図１１ではモールド型半導体デバイスである。ただし、図１０および図１１に示す試験装置により、他の種類のパッケージ型半導体デバイス１０００を試験することもできる。
試験装置は、パッケージ型半導体デバイス１０００を受けるように構成された機械的インタフェース１００２を含む。例えば、機械的インタフェース１００２は、ベース１００４と、パッケージ型半導体デバイス１０００を挟むようにベース１００４上に配置されたカバー１００６と、を含んでもよい。カバー１００６は、蓄積と反転との間で駆動されるときにパッケージ型半導体デバイス１０００に含まれる電気デバイスが放出する光に対して透明な、石英窓などの窓１００８を有する。
試験装置は、パッケージ型半導体デバイス１０００に電気的に接続するための多ピンコンタクトプラグやケーブルなどの電気的インタフェース１０１０も含み、パッケージ型半導体デバイス１０００に含まれる電気デバイスを蓄積と反転との間で駆動させることができる。図１０に示されているように、パッケージ型半導体デバイス１０００は、デバイス１０００の種類に応じて３つ以上のピン１０１２を含むこともある。一般に、試験装置の電気的インタフェース１０１０は、パッケージ型半導体デバイス１０００のピン配列または端子構成に適合されている。試験装置は、試験中にパッケージ型半導体デバイス１０００を加熱し、機械的インタフェース１００２の内部温度をセンシングするために、ＰＩＤ（比例－積分－微分）コントローラなどのコントローラに接続される加熱および温度センサケーブル１０１４も含んでもよい。試験中にパッケージ型半導体デバイス１０００を所定の位置に固定するために、ねじまたはストッパ１０１８などのファスナ１０１６を使用することもできる。
ＳｉＣ ＭＯＳＦＥＴなどのパワー半導体デバイス１０００の試験中、ＳｉＣ ＭＯＳＦＥＴのドレインおよびソースは接地されてよく、ゲートのみが試験装置の電気的インタフェース１０１０を介してスイッチングされる。この状態では、ＳｉＣ ＭＯＳＦＥＴの本体ダイオードに電圧が印加されないので、電流が流れない。発光は、本明細書で既に説明したように、ＳｉＣ ＭＯＳＦＥＴが蓄積と反転との間で駆動されるたびに起きる。ＳｉＣ ＭＯＳＦＥＴは、典型的には、フラットバンド電圧ＶＦＢを下回る負のゲート電圧でオフにされる。ゆえに、ＳｉＣ ＭＯＳＦＥＴの通常のスイッチング制御により、発光状態がもたらされる。
試験装置は、パッケージ型半導体デバイス１０００に含まれる電気デバイスが蓄積と反転との間で駆動されるときに電気デバイスの界面におけるキャリア再結合によって放出される光のエネルギスペクトルを測定するための分光器デバイス１０２０も含む。色消し対物レンズのようなレンズ１０２２や反射型コリメータ１０２４などの１つ以上の構成要素により、放出される光を分光器デバイス１０２０に導かれる。
図２Ａおよび図２Ｂに示されているように、キャリアの再結合が、半導体デバイス１０００に含まれる電気デバイスが蓄積と反転との間で駆動されるときに、パッケージ型半導体デバイス１０００内の関心界面（例えばチャネル界面）で発生する。図２Ａは、駆動信号が、半導体デバイス１０００に含まれる電気デバイスのフラットバンド電圧ＶＦＢおよび閾値電圧ＶＴＨの両方を上回る高電圧レベルＶｈｉｇｈにある、反転を示している。反転中、伝導帯の電子（「－」）が、関心界面１２００における電荷捕獲状態１０８に関連する対応する正孔（「＋」）と再結合する。図２Ｂは、駆動信号が半導体デバイス１０００に含まれる電気デバイスのフラットバンド電圧ＶＦＢおよび閾値電圧ＶＴＨの両方を下回る低電圧レベルＶｌｏｗにある、蓄積を示している。蓄積中、価電子帯の正孔（「＋」）が、関心界面１２００における電荷捕獲状態１０８に関連する対応する電子（「－」）と再結合する。
図１２は、パッケージ型半導体デバイス１０００に印加されるゲート信号に応じた、放出される光信号“ＳｉＰＭ”の時間的依存性を示している。ＳｉＣ ＭＯＳＦＥＴの場合、パッケージ型半導体デバイス１０００は、図１２に示されているように負のゲート電圧によってオフにすることができる。ゆえに、ＳｉＣ ＭＯＳＦＥＴの通常のスイッチング制御により、発光状態がもたらされる。
電気デバイスを蓄積と反転との間で駆動することにより、放出される光の強度は、界面１２００における電荷捕獲状態の密度に比例し、放出される各光子のエネルギＥｐｈｏｔｏｎは、
Ｅｐｈｏｔｏｎ＝ｈｃ／λ
で与えられ、式中、ｈはプランク定数、ｃは真空中の光速、λは放出される光子の波長である。
放出される光のスペクトルには、関心界面１２００における電荷捕獲欠陥に関する情報が含まれる。放出される光の強度およびエネルギスペクトルを測定して特性評価することにより、界面１２００（例えばＳｉＣ－酸化物界面）に関する情報を知ることができる。例えば、放出される光の強度は、欠陥密度に比例する。時間の経過とともに、界面電荷捕獲状態の数は、直流ストレス信号の場合に増大し、交流ストレス信号の場合に減少すると考えられ、いずれの場合も光強度の変化として観察することができる。動作中にデバイスが劣化し、閾値電圧ＶＴＨが増大する場合、放出される光の強度も増大する。デバイスの寿命にわたるこうした光強度の変化を監視するために、ここで先に説明したセンサ１０６を使用することができる。検出される光強度が例えば２０％増大する場合に警告が発せられ、システムが故障する前にデバイスを交換することができる。
放出される光のスペクトルも有用な情報を提供し、試験装置を使用して観察し、特性評価することができる。例えば、試験装置の分光器デバイス１０２０は、上で説明したように、放出される光のエネルギスペクトルを測定することができる。
図１３は、いくつかのピーク（ピーク１からピーク１０）を有する累積ピーク曲線１３０２をフィッティングすることができる例示的なエネルギスペクトル１３００の一実施形態を示している。測定された光のスペクトルを特性評価することにより、関心界面１２００の異なる特性を調査することができる。例えば、スペクトル情報を使用して捕獲状態の微物理的性質を特定し、この情報を使用してデバイスの界面パッシベーションを調整することができる。測定された信号から個々の周波数シグネチャを得てもよい。試験装置は、図１３に示す各ピークが光学遷移を示しうる特定の周波数のみを通過させる１つ以上のフィルタ（図示せず）を含みうる。試験装置の分光器デバイス１０２０は、どのスペクトル遷移がデバイスの劣化と最も相関するかを決定するために使用されうる。例えば、分光器デバイス１０２０は、対応するピークが広帯域フォトダイオードと比較してさらに強い相関をもたらす特定の波長領域に対して最適化されうる。当該情報は、本明細書で説明しているセンサ１０６の帯域幅を調整するために使用することもできる。プロセス開発（零時性能）のために、分光器デバイス１０２０を使用して、任意のピークがチャネル移動度（例えば捕獲状態）の劣化に対応するかどうかを決定してもよい。例えば、プロセス分割を作製し、分光器デバイス１０２０を使用して、ピークの移動／強度がどのように変化するかを決定してもよい。分光器デバイス１０２０を使用してスペクトルを測定し、チャネル界面特性が改良されたか否かを予測することもできる。さらなるスペクトル解析の実施オプションも可能である。
図１４は、半導体本体の活性領域に形成された電気デバイスを含み、活性領域が半導体本体と絶縁材料との界面を有する半導体デバイスを、監視および特性評価するための試験装置の別の実施形態を示している。図１０および図１１に示す試験装置の実施形態は、パッケージ型半導体デバイスのために設計されているのに対し、図１４に示す試験装置の実施形態は、半導体ウェハ全体を試験するために設計されている。
図１４に示す試験装置は、ｘ、ｙおよびｚ方向に移動可能な第１のユニット１４００を含む。第１のユニット１４００は、対物レンズ１４０２、カメラ１４０４、フリップミラー１４０６、反射コリメータ１４０８、および図１０から図１３を参照して上述した分光器デバイスと同じ種類であってよい分光器デバイス１４１０を含む。ゆえに、分光器デバイス１４１０は、上述したものと同じ種類の分光機能を行うことができる。カメラ１４０４は、ウェハ背面メタライゼーションに集積された特定のパターンによってマーク可能な測定領域を特定するために使用される。フリップミラー１４０６は、測定領域が見つかった後に反転され、対物レンズ１４０２からの光を分光器デバイス１４１０に結合させる。
特性評価される半導体ウェハ１４１２は、チャック１４１４によって受容されうる。チャック１４１４は開口部１４１６を有し、この開口部の上方に、特性評価プロセス中、ウェハ１４１２の測定領域が位置する。ＩＴＯ（酸化インジウムスズ）被覆ガラス基板１４１８がチャック１４１４の開口部１４１６上に配置され、また取り外し可能なコンタクトクランプ１４２０が半導体ウェハ１４１２をＩＴＯ被覆ガラス基板１４１８にクランプするために使用されうる。チャック１４１４は、第１のユニット１４００とともに、ｘ方向およびｙ方向に移動可能な第２のユニット１４２２を形成する。第２のユニット１４２２は、試験される各デバイスを動作させて特性評価される発光を生成するために、ウェハ前面メタライゼーションの適切な接触を可能にするように移動される。図１４に示す試験装置によって行われるスペクトル特性評価は、図１０および図１１に示す試験装置について上で説明したものと同じであってよい。
ウェハ背面メタライゼーションは特性評価測定の前に部分的または完全に除去される。そうでないと関心発光が吸収されてしまうからである。部分的にしか除去されない場合、例えば小さな円１４２４内しか除去されない場合、ＩＴＯ被覆ガラス基板１４１８を配置するための開口部１４１６を中央に有するチャック１４１４を介して残りのメタライゼーションを接触させてもよい。ＩＴＯは４００ｎｍ超で透明であり、電気伝導性であるので、放出はガラス基板１４１８を通過することができるが、ＩＴＯは、取り外し可能なコンタクトクランプ１４２０を介して背面メタライゼーションに電気的接触をもたらす。チャックの穴に位置合わせされた基板の穴により、真空を加えてウェハ１４１２をＩＴＯ被覆ガラス基板１４１８に固定することができる。
放出は、対物レンズ１４０２を介してウェハ１４１２の背面から収集される。フリップミラー１４０６により、位置合わせに使用できるカメラ１４０４と、分光検出と、の間の選択を行うことができる。ウェハ１４１２の上面の電気コンタクトは、プローブ針（図示せず）によって実現される。代替的に、チャック１４１４の中央にＩＴＯ被覆ガラス基板１４１８なしで穴１４１６のみがあるようにして、同じ方式を適用することができる。このようにしてウェハ１４１２を加熱し、より高い温度で放出を測定することができる。
以下の付番された例は本開示の１つ以上の態様を示すが、本開示はこれらのみに限定されない。
例１．半導体デバイスであって、半導体本体と、半導体本体の活性領域に形成された電気デバイスであって、活性領域が半導体本体と絶縁材料との界面を有する、電気デバイスと、電気デバイスが蓄積と反転との間で駆動されるときに界面におけるキャリア再結合によって放出される光のエネルギスペクトルの少なくとも一部に調整された帯域幅を有するセンサであって、当該放出される光の強度が界面における電荷捕獲状態の密度に比例するセンサと、を備え、センサが、センシングされた光の強度に比例する信号を出力するように構成されている、半導体デバイス。
例２．半導体本体がＳｉＣ半導体本体であり、電気デバイスがトランジスタであり、絶縁材料がゲート誘電体であり、界面がチャネル界面であり、センサが出力する信号の大きさの変化が閾値電圧ドリフトに比例する、例１記載の半導体デバイス。
例３．半導体デバイスは、センサが出力する信号を増幅するように構成された増幅回路をさらに備える、例１または２記載の半導体デバイス。
例４．半導体デバイスは、増幅回路の出力を閾値と比較するように構成された状態監視回路をさらに備える、例３記載の半導体デバイス。
例５．状態監視回路は、増幅回路の出力が閾値を超える場合に、電気デバイスをディスエーブルするように、または電気デバイスのためのゲート電圧を調整してゲートオーバードライブを一定値に維持するようにさらに構成されている、例４記載の半導体デバイス。
例６．センサが、第１の半導体ダイにおいて電気デバイスと同じ半導体本体にモノリシックに集積されており、増幅回路が第２の半導体ダイに配置されており、第１の半導体ダイが、センサに電気的に結合されたピンをさらに備え、第１の半導体ダイのピンが、第２の半導体ダイの対応するピンに電気的に結合されており、第２の半導体ダイのピンが、増幅回路の入力に電気的に結合されている、例３から５までのいずれかに記載の半導体デバイス。
例７．センサが、フォトダイオード、アバランシェフォトダイオードまたはシリコン光電子増倍管である、例１から６までのいずれかに記載の半導体デバイス。
例８．センサが、電気デバイスと同じ半導体本体にモノリシックに集積されている、例１から７までのいずれかに記載の半導体デバイス。
例９．電気デバイスが蓄積と反転との間で駆動されるときに界面におけるキャリア再結合によって放出される光のエネルギスペクトルの少なくとも一部について、半導体本体内の直接光路がセンサを界面に光学的に結合する、例８記載の半導体デバイス。
例１０．センサが半導体本体の活性領域に形成されている、例８または９記載の半導体デバイス。
例１１．センサが、活性領域を側方から取り囲みかつ電気デバイスの完全な機能セルを有さない、半導体本体の縁部終端領域に形成されている、例８または９記載の半導体デバイス。
例１２．センサが、電気デバイスのためのゲートパッドの下に配置されているか、またはゲートパッドから延びるゲートランナに隣接して配置されている、例８から１１までのいずれかに記載の半導体デバイス。
例１３．センサが、半導体本体に形成されたトレンチ内に配置されている、例８から１２までのいずれかに記載の半導体デバイス。
例１４．センサが、トレンチの下部に配置された第１の伝導型の半導体材料と、トレンチの上部において第１の伝導型の半導体材料上に配置された、第１の伝導型とは反対の第２の伝導型の半導体材料と、を含む、例１３記載の半導体デバイス。
例１５．センサが、トレンチの側壁および底部にライニングを形成する第１の伝導型の半導体材料の第１の層と、第１の層上に形成される、第１の伝導型とは反対の第２の伝導型の半導体材料の第２の層と、を備える、例１３記載の半導体デバイス。
例１６．半導体本体および半導体本体の活性領域に形成された電気デバイスが第１の半導体ダイに含まれており、センサが第２の半導体ダイに含まれている、例１から１５までのいずれかに記載の半導体デバイス。
例１７．第１の半導体ダイと第２の半導体ダイとが横に並んで配置されており、電気デバイスが蓄積と反転との間で駆動されるときに界面におけるキャリア再結合によって放出される光が、第１の半導体ダイの第２の半導体ダイに面する縁部を通って、第２の半導体ダイの第１の半導体ダイに面する縁部へ伝搬する、例１６記載の半導体デバイス。
例１８．第１の半導体ダイと第２の半導体ダイとが互いに積層される構成で配置されており、電気デバイスが蓄積と反転との間で駆動されるときに界面におけるキャリア再結合によって放出される光が、第１の半導体ダイの第２の半導体ダイに面する主面を通って、第２の半導体ダイの第１の半導体ダイに面する主面へ伝搬する、例１６記載の半導体デバイス。
例１９．半導体本体の活性領域に形成された電気デバイスが、縦型パワートランジスタであり、縦型パワートランジスタのゲート電極およびソース電極が、第１の半導体ダイの第１の主面に配置されており、縦型パワートランジスタのドレイン電極が第１の半導体ダイの第１の主面とは反対側の第２の主面に配置されており、第１の半導体ダイの第２の主面が第２の半導体ダイに面しており、ドレイン電極が開口部を有し、当該開口部により、縦型パワートランジスタが蓄積と反転との間で駆動されるときに界面におけるキャリア再結合によって放出される光が、第２の半導体ダイの第１の半導体ダイに面する主面へ伝搬することが可能となる、例１８記載の半導体デバイス。
例２０．半導体デバイスは、第２の半導体ダイに含まれておりかつセンサが出力する信号を増幅するように構成された増幅回路をさらに備える、例１６から１９までのいずれかに記載の半導体デバイス。
例２１．半導体デバイスは、第２の半導体ダイに含まれておりかつ増幅回路の出力を閾値と比較するように構成された状態監視回路をさらに備える、例２０記載の半導体デバイス。
例２２．状態監視回路は、増幅回路の出力が閾値を超える場合に、電気デバイスをディスエーブルするように、または電気デバイスのためのゲート電圧を調整してゲートオーバードライブを一定値に維持するようにさらに構成されている、例２１記載の半導体デバイス。
例２３．第２の半導体ダイが、増幅回路の出力に電気的に結合されるピンをさらに備える、例２０から２２までのいずれかに記載の半導体デバイス。
例２４．センサの帯域幅が１．３～３ｅＶの範囲である、例１から２３までのいずれかに記載の半導体デバイス。
例２５．センサの帯域幅は、電気デバイスが蓄積と反転との間で駆動されるときに界面におけるキャリア再結合によって放出される光のエネルギスペクトルの部分範囲に調整されており、エネルギスペクトルの部分範囲は、界面における電荷捕獲状態の密度に最も密接に相関する、例１から２４までのいずれかに記載の半導体デバイス。
例２６．半導体本体の活性領域に形成された電気デバイスを含む半導体デバイスを監視する方法であって、活性領域が、半導体本体と絶縁材料との界面を有し、方法が、電気デバイスを蓄積と反転との間で駆動することと、電気デバイスが蓄積と反転との間で駆動されるときに界面におけるキャリア再結合によって放出される光のエネルギスペクトルの少なくとも一部をセンシングすることであって、当該放出される光の強度が界面における電荷捕獲状態の密度に比例する、ことと、センシングされた光の強度に比例する信号を生成することと、を含む、方法。
例２７．方法が、センシングされた光の強度に比例する信号を増幅することをさらに含む、例２６記載の方法。
例２８．方法が、増幅された信号を閾値と比較することをさらに含む、例２７記載の方法。
例２９．方法は、増幅された信号が閾値を超える場合に、電気デバイスをディスエーブルすることをさらに含む、例２８記載の方法。
例３０．監視が電気デバイスの通常動作中に行われる、例２６から２９までのいずれかに記載の方法。
例３１．監視が電気デバイスの試験中に行われる、例２６から３０までのいずれかに記載の方法。
例３２．試験装置であって、試験装置が、個々の半導体デバイス、または複数の半導体デバイスを含む半導体ウェハを受けるように構成された機械的インタフェースであって、各半導体デバイスが、半導体本体の活性領域に形成された電気デバイスを含み、活性領域が半導体本体と絶縁材料との界面を有する、機械的インタフェースと、各電気デバイスを蓄積と反転との間で駆動するように構成された電気インタフェースと、電気デバイスが蓄積と反転との間で駆動されるときに各電気デバイスの界面におけるキャリア再結合によって放出される光のエネルギスペクトルを測定するように構成された分光器デバイスであって、当該放出される光の強度が界面における電荷捕獲状態の密度に比例する、分光器デバイスと、当該放出される光を分光器デバイスに導くように構成された１つ以上の光学部品と、を備える、試験装置。
例３３．半導体本体の活性領域に形成された電気デバイスを含む半導体デバイスを特性評価する方法であって、活性領域が半導体本体と絶縁材料との界面を有し、方法が、各電気デバイスを蓄積と反転との間で駆動することと、電気デバイスが蓄積と反転との間で駆動されるときに電気デバイスの界面におけるキャリア再結合によって放出される光を分光器デバイスに導くことと、分光器デバイスによって、電気デバイスが蓄積と反転との間で駆動されるときに電気デバイスの界面におけるキャリア再結合によって放出される光のエネルギスペクトルを測定することであって、当該放出される光の強度が界面における電荷捕獲状態の密度に比例する、ことと、を含む、方法。
「第１の」、「第２の」などの用語は、様々な要素、領域、セクションなどを説明するために使用されており、限定を意図していない。本説明では、同様の用語は同様の要素を指すものとする。
本明細書で使用する「有する」、「含有する」、「含む」、「備える」などの用語は、述べられた要素または特徴の存在を示し、追加の要素または特徴を排除しない、オープンエンドの用語である。冠詞“ａ”、“ａｎ”および“ｔｈｅ”は、文脈が明らかにそうでないことを示さない限り、単数形と同様に複数形も含むことを意図している。
本明細書では特定の実施形態を示して説明してきたが、当業者であれば、本発明の範囲から逸脱することなく、図示および説明した特定の実施形態に代えて、様々な代替および／または同等の実装形態を用いてもよいことを理解するであろう。本出願は、本明細書で論じた特定の実施形態の任意の適応または変形をカバーすることを意図している。したがって、本発明が特許請求の範囲およびその等価物によってのみ限定されることが意図される。

Claims (27)

  1. 半導体デバイスであって、前記半導体デバイスは、
    半導体本体と、
    前記半導体本体の活性領域に形成された電気デバイスであって、前記活性領域が前記半導体本体と絶縁材料との界面を有する、電気デバイスと、
    前記電気デバイスが蓄積と反転との間で駆動されるときに前記界面におけるキャリア再結合によって放出される光のエネルギスペクトルの少なくとも一部に調整される帯域幅を有するセンサと、
    を備え、
    前記放出される光の強度は、前記界面における電荷捕獲状態の密度に比例し、
    前記センサは、センシングされた光の強度に比例する信号を出力するように構成されている、
    半導体デバイス。
  2. 前記半導体本体は、ＳｉＣ半導体本体であり、
    前記電気デバイスは、トランジスタであり、
    前記絶縁材料は、ゲート誘電体であり、
    前記界面は、チャネル界面であり、
    前記センサが出力する信号の大きさの変化は、閾値電圧ドリフトに比例する、
    請求項１記載の半導体デバイス。
  3. 前記半導体デバイスは、前記センサが出力する信号を増幅するように構成された増幅回路をさらに備える、
    請求項１記載の半導体デバイス。
  4. 前記半導体デバイスは、前記増幅回路の出力を閾値と比較するように構成された状態監視回路をさらに備える、
    請求項３記載の半導体デバイス。
  5. 前記状態監視回路は、前記増幅回路の出力が前記閾値を超える場合に、前記電気デバイスをディスエーブルするように、または前記電気デバイスのためのゲート電圧を調整してゲートオーバードライブを一定値に維持するようにさらに構成されている、
    請求項４記載の半導体デバイス。
  6. 前記センサは、第１の半導体ダイにおいて前記電気デバイスと同じ前記半導体本体にモノリシックに集積されており、前記増幅回路は、第２の半導体ダイに配置されており、前記第１の半導体ダイは、前記センサに電気的に結合されたピンをさらに備え、前記第１の半導体ダイのピンは、前記第２の半導体ダイの対応するピンに電気的に結合されており、前記第２の半導体ダイのピンは、前記増幅回路の入力に電気的に結合されている、
    請求項３記載の半導体デバイス。
  7. 前記センサは、前記電気デバイスと同じ前記半導体本体にモノリシックに集積されている、
    請求項１記載の半導体デバイス。
  8. 前記電気デバイスが蓄積と反転との間で駆動されるときに前記界面におけるキャリア再結合によって放出される光の前記エネルギスペクトルの少なくとも一部について、前記半導体本体内の直接光路は、前記センサを前記界面に光学的に結合する、
    請求項７記載の半導体デバイス。
  9. 前記センサは、前記半導体本体の前記活性領域に形成されている、
    請求項７記載の半導体デバイス。
  10. 前記センサは、前記活性領域を側方から取り囲みかつ前記電気デバイスの完全な機能セルを有さない、前記半導体本体の縁部終端領域に形成されている、
    請求項７記載の半導体デバイス。
  11. 前記センサは、前記電気デバイスのためのゲートパッドの下に配置されているか、または、前記ゲートパッドから延びるゲートランナに隣接して配置されている、
    請求項７記載の半導体デバイス。
  12. 前記センサは、前記半導体本体に形成されたトレンチ内に配置されている、
    請求項７記載の半導体デバイス。
  13. 前記センサは、前記トレンチの下部に配置された第１の伝導型の半導体材料と、前記トレンチの上部において前記第１の伝導型の半導体材料上に配置された、前記第１の伝導型とは反対の第２の伝導型の半導体材料と、を含む、
    請求項１２記載の半導体デバイス。
  14. 前記センサは、前記トレンチの側壁および底部にライニングを形成する第１の伝導型の半導体材料の第１の層と、前記第１の層上に形成される、前記第１の伝導型とは反対の第２の伝導型の半導体材料の第２の層と、を備える、
    請求項１２記載の半導体デバイス。
  15. 前記半導体本体と、前記半導体本体の前記活性領域に形成された前記電気デバイスと、は、第１の半導体ダイに含まれており、
    前記センサは、第２の半導体ダイに含まれている、
    請求項１記載の半導体デバイス。
  16. 前記第１の半導体ダイと前記第２の半導体ダイとは、横に並んで配置されており、前記電気デバイスが蓄積と反転との間で駆動されるときに前記界面におけるキャリア再結合によって放出される光は、前記第１の半導体ダイの前記第２の半導体ダイに面する縁部を通って、前記第２の半導体ダイの前記第１の半導体ダイに面する縁部へ伝搬する、
    請求項１５記載の半導体デバイス。
  17. 前記第１の半導体ダイと前記第２の半導体ダイとは、互いに積層される構成で配置されており、前記電気デバイスが蓄積と反転との間で駆動されるときに前記界面におけるキャリア再結合によって放出される光は、前記第１の半導体ダイの前記第２の半導体ダイに面する主面を通って、前記第２の半導体ダイの前記第１の半導体ダイに面する主面へ伝搬する、
    請求項１５記載の半導体デバイス。
  18. 前記半導体本体の前記活性領域に形成された前記電気デバイスは、縦型パワートランジスタであり、前記縦型パワートランジスタのゲート電極およびソース電極は、前記第１の半導体ダイの第１の主面に配置されており、前記縦型パワートランジスタのドレイン電極は、前記第１の半導体ダイの前記第１の主面とは反対側の第２の主面に配置されており、前記第１の半導体ダイの前記第２の主面は、前記第２の半導体ダイに面しており、前記ドレイン電極は、開口部を有しており、前記開口部により、前記縦型パワートランジスタが蓄積と反転との間で駆動されるときに前記界面におけるキャリア再結合によって放出される光は、前記第２の半導体ダイの前記第１の半導体ダイに面する前記主面へ伝搬することが可能となる、
    請求項１７記載の半導体デバイス。
  19. 前記半導体デバイスは、前記第２の半導体ダイに含まれておりかつ前記センサが出力する信号を増幅するように構成された増幅回路をさらに備える、
    請求項１５記載の半導体デバイス。
  20. 前記半導体デバイスは、前記第２の半導体ダイに含まれておりかつ前記増幅回路の出力を閾値と比較するように構成された状態監視回路をさらに備える、
    請求項１９記載の半導体デバイス。
  21. 前記状態監視回路は、前記増幅回路の出力が前記閾値を超える場合に、前記電気デバイスをディスエーブルするように、または前記電気デバイスのためのゲート電圧を調整してゲートオーバードライブを一定値に維持するようにさらに構成されている、
    請求項２０記載の半導体デバイス。
  22. 前記センサの前記帯域幅は、前記電気デバイスが蓄積と反転との間で駆動されるときに前記界面におけるキャリア再結合によって放出される光の前記エネルギスペクトルの部分範囲に調整されており、前記エネルギスペクトルの前記部分範囲は、前記界面における電荷捕獲状態の前記密度に最も密接に相関する、
    請求項１記載の半導体デバイス。
  23. 半導体本体の活性領域に形成された電気デバイスを含む半導体デバイスを監視する方法であって、前記活性領域は、前記半導体本体と絶縁材料との界面を有し、前記方法は、
    前記電気デバイスを蓄積と反転との間で駆動するステップと、
    前記電気デバイスが蓄積と反転との間で駆動されるときに前記界面におけるキャリア再結合によって放出される光のエネルギスペクトルの少なくとも一部をセンシングするステップであって、前記放出される光の強度は、前記界面における電荷捕獲状態の密度に比例するステップと、
    センシングされた光の強度に比例する信号を生成するステップと、
    を含む方法。
  24. 前記方法は、前記センシングされた光の強度に比例する信号を増幅するステップをさらに含む、
    請求項２３記載の方法。
  25. 前記方法は、増幅された信号を閾値と比較するステップをさらに含む、
    請求項２４記載の方法。
  26. 前記方法は、増幅された信号が前記閾値を超える場合に、前記電気デバイスをディスエーブルするステップをさらに含む、
    請求項２５記載の方法。
  27. 半導体本体の活性領域に形成された電気デバイスを含む半導体デバイスを特性評価する方法であって、前記活性領域は、前記半導体本体と絶縁材料との界面を有し、前記方法は、
    各電気デバイスを蓄積と反転との間で駆動するステップと、
    前記電気デバイスが蓄積と反転との間で駆動されるときに前記電気デバイスの前記界面におけるキャリア再結合によって放出される光を分光器デバイスに導くステップと、
    前記分光器デバイスによって、前記電気デバイスが蓄積と反転との間で駆動されるときに前記電気デバイスの前記界面におけるキャリア再結合によって放出される光のエネルギスペクトルを測定するステップであって、前記放出される光の強度は、前記界面における電荷捕獲状態の密度に比例するステップと、
    を含む方法。
JP2022165314A 2021-10-15 2022-10-14 光学式デバイス劣化センサを有する半導体デバイス Pending JP2023059861A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/502,335 2021-10-15
US17/502,335 US11940489B2 (en) 2021-10-15 2021-10-15 Semiconductor device having an optical device degradation sensor

Publications (1)

Publication Number Publication Date
JP2023059861A true JP2023059861A (ja) 2023-04-27

Family

ID=83505629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022165314A Pending JP2023059861A (ja) 2021-10-15 2022-10-14 光学式デバイス劣化センサを有する半導体デバイス

Country Status (4)

Country Link
US (1) US11940489B2 (ja)
EP (1) EP4166957A1 (ja)
JP (1) JP2023059861A (ja)
CN (1) CN115985911A (ja)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2889307B2 (ja) * 1990-03-26 1999-05-10 株式会社東芝 ▲ｉｖ▼族半導体のキャリアライフタイム測定法
JPH06151538A (ja) * 1992-02-03 1994-05-31 Leo Giken:Kk 半導体ウエハの評価方法及びその装置
US6051828A (en) * 1997-07-02 2000-04-18 Texas Instruments Incorporated Light emission noise detection and characterization
US6075234A (en) * 1997-12-22 2000-06-13 Silicon Systems, Inc. Non-contact method and apparatus to obtain a timing signal from internal integrated circuit nodes
US6049220A (en) * 1998-06-10 2000-04-11 Boxer Cross Incorporated Apparatus and method for evaluating a wafer of semiconductor material
US6856159B1 (en) * 1999-03-18 2005-02-15 Vanderbilt University Contactless optical probe for use in semiconductor processing metrology
JP2002323568A (ja) * 2001-04-25 2002-11-08 Japan Nuclear Cycle Development Inst States Of Projects 放射性ダストモニタ
US6836139B2 (en) * 2002-10-22 2004-12-28 Solid State Measurments, Inc. Method and apparatus for determining defect and impurity concentration in semiconducting material of a semiconductor wafer
DE10311658A1 (de) * 2003-03-14 2004-09-23 Accent Optical Technologies Inc., Bend Verfahren und Vorrichtung zum Bestimmen einer Eigenschaft einer Halbleiterprobe
US7057409B2 (en) * 2003-12-16 2006-06-06 Texas Instruments Incorporated Method and apparatus for non-invasively testing integrated circuits
US7202689B2 (en) * 2005-04-15 2007-04-10 International Business Machines Corporation Sensor differentiated fault isolation
JP5341440B2 (ja) * 2008-09-10 2013-11-13 株式会社日立ハイテクノロジーズ 検査装置
US8654333B2 (en) * 2010-03-30 2014-02-18 Fujifilm Corporation Surface inspection apparatus and method
JP6264470B2 (ja) * 2014-11-11 2018-01-24 株式会社島津製作所 原子吸光光度計及び原子吸光測定方法
WO2016129651A1 (ja) * 2015-02-12 2016-08-18 国立大学法人北海道大学 シンチレータ及びこれを用いた放射線線量計
US10707260B2 (en) 2015-08-04 2020-07-07 Artilux, Inc. Circuit for operating a multi-gate VIS/IR photodiode
US20210223398A1 (en) * 2020-01-21 2021-07-22 Semiconductor Components Industries, Llc Imaging systems with single-photon avalanche diodes and ambient light level detection

Also Published As

Publication number Publication date
US11940489B2 (en) 2024-03-26
US20230121426A1 (en) 2023-04-20
CN115985911A (zh) 2023-04-18
EP4166957A1 (en) 2023-04-19

Similar Documents

Publication Publication Date Title
KR100734186B1 (ko) 집적 회로의 동적 진단 테스트를 위한 장치 및 방법
JP4846902B2 (ja) 赤外レーザ・プローブを用いて集積回路における電圧を直接測定する方法および装置
US5025145A (en) Method and apparatus for determining the minority carrier diffusion length from linear constant photon flux photovoltage measurements
Zappa et al. Solid-state single-photon detectors
Spinelli et al. Avalanche detector with ultraclean response for time-resolved photon counting
Adamo et al. Silicon photomultipliers signal-to-noise ratio in the continuous wave regime
US20150061715A1 (en) Method and Apparatus for Non-Contact Measurement of Forward Voltage, Saturation Current Density, Ideality Factor and I-V Curves in P-N Junctions
US20060103378A1 (en) Apparatus and method for dynamic diagnostic testing of integrated circuits
US20080036464A1 (en) Probes and methods for semiconductor wafer analysis
JP2023059861A (ja) 光学式デバイス劣化センサを有する半導体デバイス
JP6412922B2 (ja) Ｖｌｓｉ装置用の最適波長光子放射顕微鏡
Polonsky et al. Photon emission microscopy of inter/intra chip device performance variations
Adamo et al. SNR measurements of silicon photomultipliers in the continuous wave regime
Winkler et al. Study on transient light emission of SiC power MOSFETs regarding the sensing of source-drain currents in hard-switched power electronic applications
US20070273400A1 (en) Apparatus and Method for Electrical Characterization of Semiconductors
Shehata et al. Novel NIR camera with extended sensitivity and low noise for photon emission microscopy of VLSI circuits
Stellari et al. Spontaneous photon emission from 32 nm and 14 nm SOI FETs
Dhulla et al. Single photon counting module based on large area APD and novel logic circuit for quench and reset pulse generation
Gaggero et al. Photon counting with a 24-pixel SSPD based photon number resolving detector
JP6501296B2 (ja) 屈折率測定装置
Koshikawa et al. Application to thermal analysis using optical probe technique
Politanskyi et al. An infrared optical sensor concept for determining the concentration of CO2 in the BLIP regime
US20020125473A1 (en) Semiconductor device and method of analyzing same
Tan et al. A Near-Infrared, continuous wavelength, In-Lens spectroscopic photon emission microscope system
Huang et al. A novel photoelectric MOSFET with AC output under constant illumination