TW201338103A - 半導體裝置及包含其之通訊系統 - Google Patents

半導體裝置及包含其之通訊系統 Download PDF

Info

Publication number
TW201338103A
TW201338103A TW102103199A TW102103199A TW201338103A TW 201338103 A TW201338103 A TW 201338103A TW 102103199 A TW102103199 A TW 102103199A TW 102103199 A TW102103199 A TW 102103199A TW 201338103 A TW201338103 A TW 201338103A
Authority
TW
Taiwan
Prior art keywords
antenna
semiconductor
semiconductor device
wafer
semiconductor wafer
Prior art date
Application number
TW102103199A
Other languages
English (en)
Other versions
TWI556358B (zh
Inventor
Kenichiro Hijioka
Koichi Yamaguchi
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201338103A publication Critical patent/TW201338103A/zh
Application granted granted Critical
Publication of TWI556358B publication Critical patent/TWI556358B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本發明揭示一種半導體裝置，其包含一半導體晶片及一半導體封裝。該半導體封裝包含：一天線，其由一引線框形成；一第一導線，其連接該天線與該半導體晶片之一第一電極墊；及一第二導線，其連接該天線與該半導體晶片之一第二電極墊。該半導體晶片安置於由連接該半導體封裝之兩對相對側之中點之線段切分之該半導體封裝中之四個區域之一者中。該半導體晶片之一質心定位於由以下各者組成之一封閉曲線外部：一直線段，其連接使該天線與該第一導線連接之一第一連接點與使該天線與該第二導線連接之一第二連接點；及一線，其沿著該天線連接該等第一與第二連接點。

Description

半導體裝置及包含其之通訊系統 相關申請案交互參照
本申請案基於及主張2012年2月3日申請之日本專利申請案第2012-021773號之優先權之權利，該案之全文以引用方式併入本文中。
本發明係關於一種半導體裝置及一種包含其之通訊系統，且本發明係關於一種適合於無線基頻傳輸之半導體裝置及一種包含其之通訊系統。
存在一種技術，其在相對於彼此而緊密安置之天線之間使用電磁耦合且將分別連接至天線之半導體晶片之間之資料傳輸執行為無接觸且高速之基頻傳輸。此一通訊方法實現高速傳輸且無需一調變電路，藉此亦有效減少功率消耗。應注意，在無線基頻傳輸中，半導體晶片經由天線而將一信號傳輸至另一半導體晶片或經由天線而接收自另一半導體晶片傳輸之一信號。
Y.Yoshida等人之「A 2 Gb/s Bi-Directional Inter-Chip Data Transceiver With Differential Inductors for High Density Inductive Channel Array」(IEEE JOURNAL OF SOLID-STATE CIRCUITS，2008 年，第43卷，第11期，第2363頁至第2369頁)及N.Miura等人之「A High-Speed Inductive-Coupling Link With Burst Transmission」(IEEE JOURNAL OF SOLID-STATE CIRCUITS，2009年，第44卷，第3期，第947頁至第955頁)揭示一種用於在一半導體晶片中形成一天線(電感器)之技術。然而，在此情況中，因為天線之尺寸減小(例如，因為電感減小)，所以已存在通訊距離將極其短之一問題。
T.Takeya等人之「A 12 Gb/s Non-Contact Interface with Coupled Transmission Lines」(IEEE International Solid-State Circuits Conference，Digest of Technical Papers，2011年，第492頁至第494頁)及日本未審查專利申請公開案第2009-278051號揭示一種問題之解決方案。T.Takeya等人及日本未審查專利申請公開案第2009-278051號揭示一種用於在一半導體封裝外部之一安裝基板上形成一天線之技術。
此外，日本專利第3563672號、第3926323號及第3877732號與日本未審查專利申請公開案第2006-221211號及第2005-38232號揭示一種用於在一半導體封裝中形成一天線之技術。
在日本專利第3563672號所揭示之一高頻模組中，由樹脂模製品密封組成一高頻電路之一積體電路晶片、其他電子組件及一天線，且由用於電磁屏蔽之一金屬屏蔽外殼僅覆蓋用於密封該積體電路晶片及其他電子組件之一第一樹脂模製品部分。
在日本專利第3926323號所揭示之一半導體裝置中，一半導體晶片安裝於一半導體晶片安裝構件上，複數個分隔天線安置於該半導體晶片安裝構件周圍，且由密封樹脂密封該半導體晶片安裝構件、該半導體晶片及該複數個分隔天線。
日本專利第3877732號中所揭示之一半導體裝置包含一半導體元件、用於安裝該半導體元件之一安裝部分、經設置以經由一開窗部分而包圍該安裝部分之一天線部分及密封樹脂。應注意，一切割路徑(其中在密封引線框之後切割引線框)與該開窗部分之間之一部分暴露 於該密封樹脂之一側以作為一天線部分。
日本未審查專利申請公開案第2006-221211號中所揭示之一半導體裝置包含：一半導體晶片，其具有形成於其上之一半導體積體電路及一無線電標籤電路；及一半導體封裝。待成為一天線之一導電圖案形成於此半導體封裝中。
日本未審查專利申請公開案第2005-38232號中所揭示之一積體電路裝置包含：一晶粒墊，其具有安裝於其上之一矩形積體電路；兩個天線連接盤，其等經安置以包圍該晶粒墊；及一間隔部分，其用於沿一實質上對角方向安置之該兩個天線連接盤。應注意，該晶粒墊及該兩個天線連接盤由引線框組成。
然而，用於在半導體封裝中形成天線之相關技術已無法在抑制來自天線之電磁場對半導體晶片之影響之同時增加天線之尺寸(增加電感)。換言之，在相關技術中，已無法在不劣化半導體晶片之效能之情況下增加封裝中之天線之尺寸。將自本說明書及附圖中之描述識別其他問題及新特徵。
本發明之一態樣為一種半導體裝置，其中一半導體晶片安置於由連接一半導體封裝之兩對相對側之中點之線段切分之該半導體封裝中之四個區域之一者中，且該半導體晶片之一質心定位於由以下各者組成之一封閉曲線外部：一線段，其藉由一直線而連接使一天線與一第一導線連接之一第一連接點與使該天線與一第二導線連接之一第二連接點；及一線，其沿著該天線連接該第一連接點與該第二連接點。
根據本發明之態樣，可提供能夠在不劣化半導體晶片之效能之情況下增加封裝中之天線之尺寸之半導體裝置。
1‧‧‧半導體裝置
1'‧‧‧半導體裝置
1"‧‧‧半導體裝置
1a‧‧‧半導體裝置
2‧‧‧半導體裝置
2a‧‧‧半導體裝置
3‧‧‧半導體裝置
3a‧‧‧半導體裝置
4‧‧‧半導體裝置
4a‧‧‧半導體裝置
4b‧‧‧半導體裝置
4c‧‧‧半導體裝置
4d‧‧‧半導體裝置
4e‧‧‧半導體裝置
11‧‧‧半導體晶片
11'‧‧‧半導體晶片
11"‧‧‧半導體晶片
11a‧‧‧半導體晶片
11b‧‧‧半導體晶片
12‧‧‧半導體封裝
12'‧‧‧半導體封裝
12"‧‧‧半導體封裝
13‧‧‧晶粒墊
13'‧‧‧晶粒墊
13"‧‧‧晶粒墊
14‧‧‧天線
14'‧‧‧天線
14"‧‧‧天線
14a‧‧‧第一天線部分
14b‧‧‧第二天線部分
14c‧‧‧第三天線部分
14d‧‧‧第四天線部分
15‧‧‧引線端子
15'‧‧‧引線端子
15"‧‧‧引線端子
15a‧‧‧內引線
15b‧‧‧外引線
16‧‧‧懸掛引線
16'‧‧‧懸掛引線
16"‧‧‧懸掛引線
17‧‧‧接合導線
17'‧‧‧接合導線
17"‧‧‧接合導線
17a‧‧‧第一接合導線
17b‧‧‧第二接合導線
18‧‧‧模製樹脂
18'‧‧‧模製樹脂
18"‧‧‧模製樹脂
21‧‧‧半導體晶片
21a‧‧‧半導體晶片
21b‧‧‧半導體晶片
22‧‧‧半導體封裝
23‧‧‧晶粒墊
24‧‧‧天線
24a‧‧‧第一天線部分
24b‧‧‧第二天線部分
24c‧‧‧第三天線部分
24d‧‧‧第四天線部分
25‧‧‧引線端子
26‧‧‧懸掛引線
27‧‧‧接合導線
28‧‧‧模製樹脂
31‧‧‧半導體晶片
31a‧‧‧半導體晶片
31b‧‧‧半導體晶片
32‧‧‧半導體封裝
33‧‧‧晶粒墊
34‧‧‧天線
34a‧‧‧第一天線部分
34b‧‧‧第二天線部分
34c‧‧‧第三天線部分
34d‧‧‧第四天線部分
35‧‧‧引線端子
36‧‧‧懸掛引線
37‧‧‧接合導線
38‧‧‧模製樹脂
41‧‧‧半導體晶片
41a‧‧‧半導體晶片
41b‧‧‧半導體晶片
41c‧‧‧半導體晶片
41d‧‧‧半導體晶片
42‧‧‧半導體封裝
44‧‧‧天線
44a‧‧‧第一天線部分
44b‧‧‧第二天線部分
44c‧‧‧第三天線部分
44d‧‧‧第四天線部分
45‧‧‧引線端子
46‧‧‧懸掛引線
47‧‧‧接合導線
47a‧‧‧第一接合導線
47b‧‧‧第二接合導線
48‧‧‧模製樹脂
49‧‧‧晶片安裝部分
49a‧‧‧第一晶片安裝部分
49b‧‧‧第二晶片安裝部分
50‧‧‧晶片安裝部分
50a‧‧‧第一晶片安裝部分
50b‧‧‧第二晶片安裝部分
51a‧‧‧第一晶片安裝部分
51b‧‧‧第二晶片安裝部分
52‧‧‧晶片安裝部分
111‧‧‧開關控制電路
511‧‧‧半導體晶片
512‧‧‧開關控制電路
513‧‧‧天線
DL 11‧‧‧交替長短虛線
DL 12‧‧‧交替長短虛線
DL 41‧‧‧交替長短虛線
DL 42‧‧‧交替長短虛線
P17a‧‧‧第一連接點
P17b‧‧‧第二連接點
P47a‧‧‧第一連接點
P47b‧‧‧第二連接點
PD1‧‧‧電極墊
PD1'‧‧‧電極墊
PD2‧‧‧電極墊
PD2'‧‧‧電極墊
PD3‧‧‧電極墊
PD3'‧‧‧電極墊
PD4‧‧‧電極墊
PD4'‧‧‧電極墊
PD5‧‧‧電極墊
PD5'‧‧‧電極墊
PD6‧‧‧電極墊
PD6'‧‧‧電極墊
Rx1‧‧‧接收電路
Rx2‧‧‧接收電路
T1‧‧‧中央分接頭
Tx1‧‧‧傳輸電路
Tx2‧‧‧傳輸電路
VIN1‧‧‧傳輸資料
VIN2‧‧‧傳輸資料
VOUT1‧‧‧輸出資料
VOUT2‧‧‧輸出資料
將自結合附圖之某些實施例之以下描述而更加瞭解以上及其他 態樣、優點及特徵。
圖1係展示根據一第一實施例之一半導體裝置之一平面圖；圖2展示根據第一實施例之一半導體晶片之一組態實例；圖3係展示根據第一實施例之半導體晶片之一實例之一平面圖；圖4解釋根據第一實施例之半導體裝置之一封閉曲線；圖5係展示根據一第二實施例之一半導體裝置之一平面圖；圖6係展示根據一第三實施例之一半導體裝置之一平面圖；圖7係展示根據一第四實施例之一半導體裝置之一平面圖；圖8解釋根據第四實施例之半導體裝置之一封閉曲線；圖9係展示根據第四實施例之半導體裝置之一修改方案之一平面圖；圖10係展示根據第四實施例之半導體裝置之一修改方案之一平面圖；圖11係展示根據第四實施例之半導體裝置之一修改方案之一平面圖；圖12係展示根據第一至第四實施例之半導體裝置之一修改方案之一平面圖；圖13係展示根據第一至第四實施例之半導體裝置之一修改方案之一平面圖；圖14係展示根據第一至第四實施例之半導體裝置之一修改方案之一平面圖；圖15係展示根據第一實施例之半導體裝置之一修改方案之一平面圖；圖16係展示根據第二實施例之半導體裝置之一修改方案之一平面圖；圖17係展示根據第三實施例之半導體裝置之一修改方案之一平 面圖；圖18係展示根據第四實施例之半導體裝置之一修改方案之一平面圖；及圖19係展示根據第四實施例之半導體裝置之一修改方案之一平面圖。
下文中參考圖式而解釋實施例。應注意，圖式已被簡化，且該等實施例之技術範疇不應被解譯為受限於圖式。再者，由相同元件符號標示相同元件，且將不重複相同元件之解釋。
在以下實施例中，為方便起見，將在若干區段或實施例中解釋本發明。然而，若無另外特別指定，則該等區段及實施例並非彼此不相關，且該等區段及實施例之一者與其他區段及實施例之部分或全部之一修改方案、一應用、一詳細解釋、一補充解釋及類似物相關。此外，在以下實施例中，當參考元件之數字(其包含件數、數值、數量及範圍)時，若原則上無另外特別指定且明確受限於一特定數字，則元件之數字不受限於一特定數字且可大於、小於或等於該特定數字。
此外，在以下實施例中，若原則上無另外特別指定或被視為明顯需要，則未必需要組件(其包含操作步驟)。類似地，在以下實施例中，當參考組件之形狀及一位置關係時，若原則上無另外特別指定或被視為明顯不同，則該等形狀及位置關係應包含實質上近似或類似於該等形狀及類似物之形狀及位置關係。此適用於上述數字及類似物(其包含件數、數值、數量及範圍)。
第一實施例
圖1係展示根據一第一實施例之一半導體裝置1之一平面圖。在根據此實施例之半導體裝置1中，一半導體晶片(其包含安裝於其上以用於執行無線基頻傳輸之一收發器電路)安置於一半導體封裝之一隅 角處，且該半導體晶片之一質心定位於由一天線(其由一引線框組成)包圍之一區域外部。此使此實施例之半導體裝置1能夠具有較短輸入及輸出路徑(其用於該半導體晶片之外部連接墊(電極墊)與該天線之間及該半導體晶片與半導體裝置外部之間之信號)，且亦促進此等輸入及輸出路徑之一頻寬之保留(防止一頻寬變窄)。此外，根據此實施例之半導體裝置1可在抑制來自該天線之電磁場對該半導體晶片之影響之同時增加該封裝中之該天線之尺寸(增加電感)。相應地，根據此實施例之半導體裝置1可具有用於無線基頻傳輸之一相對較長通訊距離。
下文中解釋細節。
圖1中所展示之半導體裝置1由一半導體晶片11及一半導體封裝12組成。半導體封裝12包含一晶粒墊13(其中安裝半導體晶片11之一島狀區)、一天線14、複數個引線端子15、複數個懸掛引線16、複數個接合導線17及模製樹脂18(由虛線包圍之平面圖中之一實質上呈方形部分)。此實施例解釋半導體封裝12例如為一QFP(四方扁平封裝)之情況。
晶粒墊13、天線14、引線端子15及懸掛引線16全部由引線框組成。藉由將一銅板、一鐵板或一金屬板(諸如由鎳或鐵組成之一合金板)壓印或蝕刻成一預定形狀而形成引線框。
半導體封裝12之一外部由模製樹脂18形成。因此，半導體封裝12之一平面形狀為與模製樹脂18一樣之一實質上呈方形形狀。然而，準確而言，模製樹脂18之隅角經切角，因此，模製樹脂18(即，半導體封裝12)之平面形狀並非一絕對方形。切角部分足夠小於模製樹脂18(即，半導體封裝12)之四側(四個主側)之長度。因此，若無明確陳述，則以下解釋中假定切角部分為模製樹脂18(即，半導體封裝12)之隅角。應注意，如圖12中所展示，四個隅角中之至少一隅角(此實例 中之左下隅角)可經切角。此適用於下文所解釋之其他實施例。
在下文中，關於模製樹脂18(即，半導體封裝12)之四側，頂側可被稱為第一側，底側可被稱為第二側，左側可被稱為第三側，且右側可被稱為第四側。此外，關於模製樹脂18(即，半導體封裝12)之四個隅角，右下隅角可被稱為第一隅角，左下隅角可被稱為第二隅角，左上隅角可被稱為第三隅角，且右上隅角可被稱為第四隅角。
(引線端子15)
引線端子15經形成以分別突出超出半導體封裝12之四側。更明確言之，關於引線端子15，由模製樹脂18密封之一部分被稱為一內引線15a，且自模製樹脂18暴露之一部分被稱為一外引線15b。外引線15b為經由一安裝基板(其中安裝半導體裝置12)上之佈線而連接至安裝於該安裝基板上之另一半導體晶片(圖中未展示)之一部分，且亦為經焊接以固定至該安裝基板上之一部分。即，外引線15b為連接至該安裝基板上(其中傳播至半導體晶片11之一輸入信號)之信號佈線(圖中未展示)之一部分，且為經焊接以連接至該安裝基板(其中傳播來自半導體晶片11之輸出信號)上之信號佈線(圖中未展示)之部分。另外，外引線15b亦為經焊接以連接至維持於固定電位(諸如電源供應器電位及接地電位)之該安裝基板上之電源供應器佈線(圖中未展示)之一部分。因此，可切斷不必要之外引線15b。替代地，可不自開端部分形成包含不必要外引線15b之引線端子15。
(晶粒墊13)
晶粒墊13用於安裝半導體晶片11。晶粒墊13之形狀需要為具有足夠尺寸以能夠安裝半導體晶片11之一形狀。圖1中解釋一實例，其中晶粒墊13之形狀為對應於矩形半導體晶片11且比半導體晶片11略大之矩形。然而，當增加後述天線14之尺寸時(當增加電感時)，晶粒墊13之形狀較佳地與半導體晶片11一樣小。另一方面，鑒於在半導體裝置 1之一密封程序期間將半導體晶片11安裝於晶粒墊13上時之可製造性，晶粒墊13之尺寸較佳地大於半導體晶片11之尺寸。即，半導體裝置1之一設計者根據若干要素(諸如封裝之所要天線特性、封裝尺寸及製程裕度)而確定晶粒墊13之形狀(尺寸)。
晶粒墊13形成於圖1之一右下區域中，該右下區域為由半導體封裝12中之交替長短虛線DL 11及DL 12切分之四個區域之一者。結合上述內容，安裝於晶粒墊13上之整個半導體晶片11安置於圖1之右下區域中，該右下區域為由半導體封裝12中之交替長短虛線DL 11及DL 12切分之四個區域之一者。應注意，當增加後述天線14之尺寸時(當增加電感時)，形成晶粒墊13之位置較佳地儘可能接近於半導體封裝12之隅角(第一隅角)。
應注意，沿圖式之縱向方向延伸之交替長短虛線DL 11為連接半導體封裝12之頂底兩側(第一側及第二側)之中點之一線段，其將半導體封裝12中之區域分成實質上相等之左右兩部分。此外，沿圖式之橫斷方向延伸之交替長短虛線DL 12為連接半導體封裝12之左右兩側(第三側及第四側)之中點之一線段，其將半導體封裝12中之區域分成實質上相等之上下兩部分。
因此，晶粒墊13安置於由連接半導體封裝12之兩對相對側之中點之線段切分之四個區域之一者中。更明確言之，晶粒墊13可將半導體晶片11安裝於由以下各者分隔之四個區域之一者中：連接一最長側及該最長側相對及平行之一側之中點之一線，該最長側為組成半導體封裝12之一外周邊之側中之一者；及連接垂直於該最長側之一側及與垂直於該最長側之該側相對及平行之一側之中點之一線。
由一些懸掛引線16支撐及固定晶粒墊13。例如，此等懸掛引線16與引線端子15一體成型或與框部分(在密封程序之前分別定位於半導體封裝12之四側外部之引線框之框部分)一體成型。雖然圖中未展 示，但框部分可與引線端子15及懸掛引線16一體成型。接著，在密封程序中囊封樹脂之後切割懸掛引線16、引線端子15及框部分之連接部分。此實施例主要特徵為藉由引線框及半導體晶片之天線之配置，且密封程序本身可執行為半導體裝置之普通密封程序。
(天線14)
天線14充當稍後所描述之組成電磁耦合元件之兩個天線中之一天線。安裝於晶粒墊13上之半導體晶片11例如經由天線對(電感器)而執行與包含另一天線之另一半導體晶片(圖中未展示)之無線基頻傳輸。即，使用相對電感器之電磁耦合來執行無接觸通訊。稍後解釋半導體晶片11之細節。
天線14在由晶粒墊13及引線端子15包圍之區域中形成有沿著晶粒墊13及引線端子15之一預定寬度，使得天線14之兩端定位於晶粒墊13附近。應注意，雖然稍後將解釋細節，但天線14具有含由一閉環中之一部分中之一狹縫形成之一分隔區之一組態(即，一半環組態)。由此狹縫形成之一端被稱為天線14之一端，且由此狹縫形成之另一端被稱為天線14之另一端。
更明確言之，天線14由第一天線部分14a至第四天線部分14d組成。
首先，第一天線部分14a由第一天線本體及第一導線連接部分形成為呈一L形狀。
更特定言之，第一天線本體在沿著半導體封裝12之底側(第二側)形成之引線端子15鄰近處形成有實質上平行於底側(第二側)之一預定寬度。應注意，第一天線本體之一端定位於半導體封裝12之左下隅角(第二隅角)附近。同時，第一天線本體之另一端定位成鄰近於晶粒墊13，但不與晶粒墊13接觸。
自第一天線本體之另一端朝向半導體封裝12之內部延伸而形成 垂直於第一天線本體之第一導線連接部分。應注意，第一導線連接部分之一端短接至第一天線本體之另一端。同時，第一導線連接部分之另一端(對應於天線14之一端)定位於晶粒墊13之四個隅角(即，半導體晶片11之四個隅角)中之最接近於半導體封裝12之一質心之隅角附近。
接著，第二天線部分14b在沿著半導體封裝12之左側(第三側)形成之引線端子15鄰近處形成有實質上平行於左側(第三側)之一預定寬度。應注意，第二天線部分14b之一端定位於半導體封裝12之左下隅角(第二隅角)附近且短接至第一天線部分14a之第一天線本體之一端。同時，第二天線部分14b之另一端定位於半導體封裝12之左上隅角(第三隅角)附近。
接著，第三天線部分14c在沿著半導體封裝12之頂側(第一側)形成之引線端子15鄰近處形成有實質上平行於頂側(第一側)之一預定寬度。應注意，第三天線部分14c之一端定位於半導體封裝12之左上隅角(第三隅角)附近且短接至第二天線部分14b之另一端。同時，第三天線部分14c之另一端定位於半導體封裝12之右上隅角(第四隅角)附近。
類似地，第四天線部分14d由一第二天線本體及一第二導線連接部分形成為呈一L形狀。
明確言之，第二天線本體在沿著半導體封裝12之右側(第四側)形成之引線端子15鄰近處形成有實質上平行於右側(第四側)之一預定寬度。應注意，第二天線本體之一端定位於半導體封裝12之右上隅角(第四隅角)附近且短接至第三天線部分14c之另一端。同時，第二天線本體之另一端定位成鄰近於晶粒墊13，但不與晶粒墊13接觸。
自第二天線本體之另一端朝向半導體封裝12之內部延伸而形成垂直於第二天線本體之第二導線連接部分。應注意，第二導線連接部 分之一端短接至第二天線本體之另一端。另一方面，第二導線連接部分之另一端(對應於天線14之另一端)定位於晶粒墊13之四個隅角(即，半導體晶片11之四個隅角)中之最接近於半導體封裝12之質心之隅角附近。
應注意，第一導線連接部分之另一端(對應於天線14之一端)及第二導線連接部分之另一端(對應於天線14之另一端)定位成彼此鄰近，但彼此不接觸。
以與晶粒墊13類似之一方式，由懸掛引線16支撐及固定天線14。此等懸掛引線16與引線端子15一體成型或與框部分(在密封程序之前分別定位於半導體封裝12之四側外部之引線框之框部分)一體成型。
如上文所提及，在圖1中，當一狹縫形成於圖1中之14a與14d之間時，天線14具有含由一閉環之一部分中之該狹縫形成之一分隔區之一組態(即，半環組態)。換言之，天線14具有由14a、14b、14c及14d組成之半環組態。
天線14具有由此狹縫形成之兩端。在本說明書中，由此狹縫形成之一端被稱為天線14之一端，且由此狹縫形成之另一端被稱為天線14之另一端。
(半導體晶片11)
半導體晶片11安裝於晶粒墊13上。因此，半導體晶片11安置於由連接半導體封裝12之兩對相對側之中點之線段切分之四個區域之一者中。半導體晶片11包含用於執行與另一半導體晶片(圖中未展示)之無線基頻傳輸之一傳輸電路及一接收電路之任一者。此實施例例如解釋其中半導體晶片11包含一傳輸電路、一接收電路及用於切換信號之傳輸及接收之一開關控制電路之情況。
圖2係展示半導體晶片11之一電路組態之一實例之一圖示。應注 意，圖2繪示設置於半導體晶片11側上之天線14(一電感器)、待與天線14通訊之另一半導體晶片511及設置於另一半導體晶片511側上之一天線513(另一電感器)。
圖2中所展示之半導體晶片11包含一傳輸電路Tx1、一接收電路Rx1及一開關控制電路111。半導體晶片511包含一傳輸電路Tx2、一接收電路Rx2及一開關控制電路512。應注意，開關控制電路111及512各具有切換傳輸電路及接收電路之一操作之一功能。然而，開關控制電路111及512可具有分別改變傳輸電路Tx1及Tx2與接收電路Rx1及Rx2之特性之一功能。明確言之，開關控制電路111及512可具有一功能，其調整傳輸電路及接收電路之一輸出電壓振幅、對接收電路之一輸入電壓振幅之敏感度及來自或至傳輸電路或接收電路之一輸入及輸出差動信號之一偏移電壓。
在半導體晶片11中，傳輸電路Tx1之一差動輸出端子與接收電路Rx1之一差動輸入端子兩者藉由晶片上之佈線而電連接至一電極墊PD1。再者，在半導體晶片11中，傳輸電路Tx1之另一差動輸出端子與接收電路Rx1之另一差動輸入端子兩者藉由晶片上之佈線而電連接至一電極墊PD2。
在半導體晶片11中，傳輸電路Tx1之一差動輸入端子與接收電路Rx1之一差動輸出端子兩者藉由晶片上之佈線而電連接至一電極墊PD3。再者，在半導體晶片11中，傳輸電路Tx1之另一差動輸入端子與接收電路Rx1之另一差動輸出端子兩者藉由晶片上之佈線而電連接至一電極墊PD4。
電極墊PD1與天線14之一端由一接合導線17a(接合導線17之一者且亦被稱為一第一導線)電連接。電極墊PD2與天線14之另一端由一接合導線17b(接合導線17之一者且亦被稱為一第二導線)電連接。
一控制信號經由電極墊PD5及PD6而自外部供應至半導體晶片11 中之開關控制電路111。連接至此等開關控制電路之電極墊之數目取決於開關控制電路之組態，且可為兩個或兩個以上。應注意，在半導體晶片11及511中，在諸多情況中，用於供應固定電位(諸如電源供應器電位及接地電位)之電極墊包含於以上傳輸電路、接收電路及開關控制電路中，然而，圖2中未繪示該等電極墊。
一對天線14與513(一對電感器)為彼此傳輸及接收AC信號之電磁耦合元件。天線14與513彼此電磁耦合。
首先，解釋其中半導體晶片11將資料傳輸至半導體晶片511之情況。在此情況中，開關控制電路111藉由經由半導體晶片11中之電極墊PD5及PD6接收之一控制信號而驅動傳輸電路Tx1及停止接收電路Rx1。另一方面，半導體晶片511中之開關控制電路512藉由經由半導體晶片511中之電極墊PD5'及PD6'接收之一控制信號而停止傳輸電路Tx2及驅動接收電路Rx2。
傳輸資料VIN1經由電極墊PD3及PD4而自半導體裝置1外部輸入至半導體晶片11。傳輸電路Tx1放大自半導體裝置1外部供應之傳輸資料VIN1(差動信號)且輸出放大信號作為一傳輸信號(差動信號)。應注意，傳輸電路Tx1可輸出藉由放大外部輸入基頻信號(如上文所描述)而獲得之信號，或可將一外部輸入信號轉換為一基頻信號且傳輸該基頻信號。天線14由自傳輸電路Tx1輸出之該基頻信號(傳輸信號)驅動且根據該傳輸信號而產生電磁場。天線513根據天線14之一電磁場變化而產生一電壓位準之一接收信號(差動信號)，且將該接收信號傳遞至接收電路Rx2。以此方式，自傳輸電路Tx1輸出之該傳輸信號經由由天線14及513組成之電磁耦合元件而傳輸至接收電路Rx2作為該接收信號。接收電路Rx2基於自天線513接收之該接收信號而再生傳輸資料VIN1且輸出再生資料作為輸出資料VOUT2(差動信號)。應注意，輸出資料VOUT2經由電極墊PD3'及PD4'而輸出至半導體晶片511 外部。
接著，解釋其中半導體晶片11接收自半導體晶片511傳輸之資料之情況。在此情況中，開關控制電路111藉由經由半導體晶片11中之電極墊PD5及PD6接收之一控制信號而驅動接收電路Rx1及停止傳輸電路Tx1。另一方面，半導體晶片511中之開關控制電路512藉由經由半導體晶片511中之電極墊PD5'及PD6'接收之一控制信號而驅動傳輸電路Tx2及停止接收電路Rx2。
設置於半導體晶片511上之傳輸電路Tx2放大傳輸資料VIN2(差動信號)且輸出放大資料作為傳輸信號(差動信號)。應注意，傳輸電路Tx2可輸出藉由放大外部輸入基頻信號(如上文所描述)而獲得之信號，或可將一外部輸入信號轉換為一基頻信號且傳輸該基頻信號。天線513由自傳輸電路Tx2輸出之一基頻信號(傳輸信號)驅動且根據該傳輸信號而產生電磁場。天線14根據天線513之一電磁場變化而產生一電壓位準之接收信號(差動信號)，且將接收信號傳遞至接收電路Rx1。以此方式，自傳輸電路Tx2輸出之傳輸信號經由由天線14及513組成之電磁耦合元件而傳輸至接收電路Rx1作為接收信號。接收電路Rx1基於自天線14接收之接收信號而再生傳輸資料VIN2且輸出再生資料作為輸出資料VOUT1(差動信號)。應注意，輸出資料VOUT1經由電極墊PD3及PD4而輸出至半導體晶片11外部。
應注意，可針對僅包含傳輸電路Tx1及接收電路Rx1之一者之電路組態而適當改變半導體晶片11。此亦適用於半導體晶片511。
圖3係示意性展示圖2中所展示之半導體晶片11之一佈局組態之一平面圖。在圖3之實例中，傳輸電路Tx1、接收電路Rx1及開關控制電路111安置於半導體晶片11之一中央部分上。再者，複數個電極墊經安置以沿半導體晶片11之周邊包圍傳輸電路Tx1、接收電路Rx1及開關控制電路111。應注意，圖3示意性展示關於半導體晶片11之佈局之 組態及接合導線至電極墊之一連接組態。圖3中未展示應形成於傳輸電路Tx1、接收電路Rx1、開關控制電路111及電極墊PD1至PD8中之半導體晶片11中之佈線連接。下文參考圖1及圖3而給出一解釋。
如同電極墊PD1，沿著半導體晶片11之四側中之接近於半導體封裝12之質心之兩側(頂側及左側)之至少一者安置連接至傳輸電路Tx1之一輸出端子及接收電路Rx1之一輸入端子之各者之電極墊(第二電極墊)PD2。在圖3之實例中，沿著半導體晶片11之頂側安置電極墊PD1。特定言之，電極墊PD1安置於半導體晶片11之四個隅角中之最接近於半導體封裝12之質心之隅角(圖3之左上隅角)附近。
沿著半導體晶片11之四側中之接近於半導體封裝12之質心之兩側(頂側及左側)之至少一者安置連接至傳輸電路Tx1之另一輸出端子及接收電路Rx1之另一輸入端子之各者之電極墊(第一電極墊)PD1。在圖3之實例中，沿著半導體晶片11之頂側安置電極墊PD2。特定言之，電極墊PD2安置於最接近於半導體封裝12之質心之隅角(圖3之左上隅角)附近。
應注意，電極墊PD1與PD2安置成彼此鄰近。此係因為：當兩個信號線用於傳輸差動信號時，一般較佳的是將電極墊PD1與PD2安置成彼此鄰近。例如，廣為人知之差動傳輸之另一優點為消除共同模式雜訊之能力。用於傳輸差動信號之導線安置成彼此鄰近，因此，一差動電路可消除作為共同模式雜訊之由信號線自一外部環境接收之雜訊。因為此實施例中所傳輸之信號為差動信號，所以電極墊PD1與PD2較佳地安置成彼此鄰近，如上文所描述。
電極墊PD1與天線14之一端由接合導線17a(接合導線17之一者且亦被稱為第一導線)電連接。電極墊PD2與天線14之另一端由接合導線17b(接合導線17之一者且亦被稱為第二導線)電連接。應注意，其中連接接合導線17a之天線14之一點應為P17a，且其中連接接合導線17b 之天線14之一點應為P17b。電極墊PD1及PD2與天線14之一端及另一端安置成彼此鄰近。因此，接合導線17a及17b之長度相對較短。此抑制無線基頻傳輸中之信號頻寬之變窄。因為基頻無線通訊中之傳輸資料為一隨機位元序列，所以必須傳輸及接收一頻譜上之一較寬頻率頻寬中之一信號。在此實施例中，如上文所描述，接合導線17a及17b之長度可較短，因此，可藉由接合導線而抑制信號頻寬之變窄且可提供用於傳輸及接收基頻信號之一較佳組態。
接著，沿著半導體晶片11之四側中之接近於半導體裝置1外部之兩側(右側及底側)之至少一者安置連接至傳輸電路Tx1之一輸入端子及接收電路Rx1之一輸出端子之各者之電極墊PD3。在圖3之實例中，沿著半導體晶片11之右側安置電極墊PD3。
如同電極墊PD3，沿著半導體晶片11之四側中之接近於半導體裝置1外部之兩側(右側及底側)之至少一者安置連接至傳輸電路Tx1之另一輸入端子及接收電路Rx1之另一輸出端子之各者之電極墊PD4。在圖3之實例中，沿著半導體晶片11之右側安置電極墊PD4。應注意，電極墊PD3與PD4安置成彼此鄰近。
另外，亦沿著半導體晶片11之四側中之接近於半導體裝置1外部之兩側(右側及底側)安置用於將控制信號自半導體裝置1外部供應至開關控制電路111之電極墊(PD5及PD6)、用於將固定電位(諸如電源供應器電位及接地電位)供應至半導體晶片11之電極墊(PD7及PD8)及用於自其他內部電路輸入一信號及將一信號輸出至其他內部電路之一電極墊。除電極墊PD1及PD2以外之此等電極墊(包含電極墊PD3及PD4)經由接合導線17而分別連接至鄰近引線端子15。
半導體晶片11之一質心定位於一封閉曲線外部，該封閉曲線由藉由一直線而連接天線14之兩端之一線段及連接天線14之兩端之天線14上之一線組成。即，半導體晶片11之質心定位於該封閉曲線(圖4中之 點線)外部，該封閉曲線由藉由直線而連接天線14之一端與另一端之線段及沿著天線14連接天線14之一端與另一端之線組成。特定言之，在圖1之實例中，整個半導體晶片11定位於該封閉曲線外部。此抑制來自天線14之電磁場對半導體晶片11之影響，藉此防止半導體晶片11之故障。
可針對天線14之形狀及端點而考量全部種類之變動，然而其等可至少依以下之一方式組態。即，半導體晶片11之質心定位於封閉曲線(圖4中之點線)外部，該封閉曲線由藉由一直線而連接使第一接合導線(17a)連接至天線14之一第一連接點(P17a)與使第二接合導線(17b)連接至天線14之一第二連接點(P17b)之一線段及沿著天線14連接第一連接點(P17a)與第二連接點(P17b)之一線組成。應注意，如圖1中所展示，第一及第二連接點(P17a及P17b)更較佳地設置於天線14之兩端處。
概括而言，在根據此實施例之半導體裝置1中，半導體晶片11(其包含安裝於其上之用於執行無線基頻傳輸之收發器電路)安置於半導體封裝12之隅角處(更特定言之，安置於由交替長短虛線DL 11及DL 12切分之四個區域之一區域中)。接著，根據此實施例之半導體裝置1可具有用於半導體晶片及天線之外部連接墊(電極墊)之間及半導體晶片與半導體裝置外部之間之信號之較短輸入及輸出路徑，且亦促進此等輸入及輸出路徑之一頻寬之保留。此相較於先前技術中之天線尺寸而進一步增加天線尺寸(增加電感)，藉此使無線基頻傳輸之傳輸距離增加至相對較長。
再者，在根據此實施例之半導體裝置1中，半導體晶片11之質心定位於由天線14包圍之區域外部(更特定言之，定位於封閉曲線外部)。特定言之，在根據此實施例之半導體裝置1中，整個半導體晶片11定位於由天線14包圍之區域外部(更特定言之，定位於上述封閉曲 線外部)。此使根據此實施例之半導體裝置1能夠抑制來自天線14之電磁場對半導體晶片11之影響，藉此防止半導體晶片11之故障。即，可抑制半導體晶片11之效能之劣化。
應注意，此實施例例如解釋關於第一天線部分14a之情況，其中例如形成垂直之第一天線本體與第一導線連接部分，然而，第一天線本體與第一導線連接部分未必垂直。類似地，例如解釋關於第四天線部分14d之情況，其中形成垂直之第二天線本體與第二導線連接部分，然而，第二天線本體與第二導線連接部分未必垂直。
再者，雖然圖2及圖3中未展示，但半導體晶片11可包含具有各種功能之一電路，諸如一計算電路、一時脈產生電路、一時脈再生電路、一AD/DA轉換電路、一記憶體電路及一電源供應器電路以及傳輸電路Tx1、接收電路Rx1及開關控制電路111。即，本說明書中所揭示之半導體晶片11之所繪示組件僅為必要組態以在半導體晶片11與半導體晶片511之間傳輸及接收基頻信號。明顯地，包含一資訊處理功能及一儲存功能之上述電路可形成於半導體晶片11及511中。例如，雖然圖中未展示，但半導體晶片11中之一計算處理裝置可使自安置於半導體裝置1外部之一感測器接收之一信號經受一預定計算程序，且由該計算處理裝置處理之資訊可傳輸至半導體晶片511作為基頻信號。
第二實施例
圖5係展示根據一第二實施例之一半導體裝置2之一平面圖。圖5中所展示之半導體裝置2與圖1中所展示之半導體裝置1之差異為天線及引線端子之平面形狀。在下文中，聚焦於與圖1中所展示之半導體裝置1之組態之差異。
圖5中所展示之半導體裝置2由一半導體晶片21及一半導體封裝22組成。半導體封裝22包含一晶粒墊23、一天線24、複數個引線端子25、複數個懸掛引線26、複數個接合導線27及模製樹脂28(由虛線包 圍之平面圖中之一實質上呈方形部分)。
應注意，半導體晶片21對應於圖1中之半導體晶片11。半導體封裝22對應於圖1中之半導體封裝12。晶粒墊23對應於圖1中之晶粒墊13。天線24對應於圖1中之天線14。引線端子25對應於圖1中之引線端子15。懸掛引線26對應於圖1中之懸掛引線16。接合導線27對應於圖1中之接合導線17。模製樹脂28對應於圖1中之模製樹脂18。
天線24在由晶粒墊23及引線端子25包圍之區域中形成有沿著晶粒墊23及引線端子25之一預定寬度，使得天線24之兩端定位於晶粒墊23附近。
更明確言之，天線24由第一天線部分24a至第四天線部分24d組成。第一天線部分24a至第四天線部分24d分別對應於第一天線部分14a至第四天線部分14d。天線24之第一及第四天線部分之平面形狀不同於天線14之第一及第四天線部分之平面形狀。
首先，第一天線部分24a由一第一天線本體及一第一導線連接部分組成。明確言之，該第一天線本體在沿著半導體封裝22之底側(第二側)形成之引線端子25鄰近處形成有實質上平行於底側(第二側)之一預定寬度。應注意，該第一天線本體之一端定位於半導體封裝22之左下隅角(第二隅角)附近。同時，該第一天線本體之另一端定位於半導體封裝22之底側之中點附近。即，該第一天線本體之另一端定位成比圖1中所展示之情況更遠離晶粒墊23。
自第一天線本體之另一端朝向半導體封裝22內部延伸而形成相對於第一天線本體成約135度之第一導線連接部分。應注意，第一導線連接部分之一端短接至第一天線本體之另一端。同時，第一導線連接部分之另一端(對應於天線24之一端)定位於晶粒墊23之四個隅角(即，半導體晶片21之四個隅角)中之最接近於半導體封裝22之一質心之隅角附近。
因此，一空間區域形成於第一導線連接部分與晶粒墊23之間以在一定程度上實現使引線端子25延伸至晶粒墊23之周邊。
第二天線部分24b及第三天線部分24c類似於第二天線部分14b及第三天線部分14c，因此，將不重複其等之解釋。
接著，第四天線部分24d由一第二天線本體及一第二導線連接部分組成。明確言之，該第二天線本體在沿著半導體封裝22之右側(第四側)形成之引線端子25鄰近處形成有實質上平行於右側(第四側)之一預定寬度。應注意，該第二天線本體之一端定位於半導體封裝22之右上隅角(第四隅角)附近且短接至第三天線部分24c之另一端。另一方面，該第二天線本體之另一端定位於半導體封裝22之右側之中點附近。即，該第二天線本體之另一端定位成比圖1中所展示之情況更遠離晶粒墊23。
自第二天線本體之另一端朝向半導體封裝22內部延伸而形成相對於第二天線本體成約135度之第二導線連接部分。應注意，第二導線連接部分之一端短接至第二天線本體之另一端。另一方面，第二導線連接部分之另一端(對應於天線24之另一端)定位於晶粒墊23之四個隅角(即，半導體晶片21之四個隅角)中之最接近於半導體封裝22之質心之隅角附近。
因此，一空間區域形成於第二導線連接部分與晶粒墊23之間以在一定程度上實現使引線端子25延伸至晶粒墊23之周邊。
應注意，第一導線連接部分之另一端(對應於天線24之一端)與第二導線連接部分之另一端(對應於天線24之另一端)定位成彼此鄰近，但彼此不接觸。
若干(此實例中為四個)引線端子25在第一導線連接部分與晶粒墊23之間之空間區域中延伸。此等引線端子25之尖端定位成與半導體封裝22內部之半導體晶片21之左側相對。此等引線端子25與沿著半導體 晶片21之左側安置之電極墊分別經由接合導線而連接。
類似地，若干(此實例中為四個)引線端子25亦在第二導線連接部分與晶粒墊23之間之空間區域中延伸。此等引線端子25之尖端定位成與半導體封裝22內部之半導體晶片21之頂側相對。此等引線端子25與沿著半導體晶片21之頂側安置之電極墊分別經由接合導線而連接。
圖5中所展示之半導體裝置2之其他組態類似於圖1中所展示之半導體裝置1之其他組態，因此，將不重複其等之解釋。
如已解釋，在根據此實施例之半導體裝置2中，空間區域設置於晶粒墊23與天線24之間以在一定程度上實現引線端子25之形成，且引線端子25形成於空間區域中。此促進經由接合導線27之半導體封裝22內部之半導體晶片21之電極墊與引線端子25之連接。即，在根據此實施例之半導體裝置2中，可安裝包含安置至全部四側之電極墊之半導體晶片21以向外拉出形成於半導體晶片21上之電路之信號線及用於供應固定電位之信號線。應注意，此時天線24之尺寸與圖1中所展示之情況幾乎相同。
雖然此實施例例如解釋使空間區域形成於第一導線連接部分與晶粒墊23之間及第二導線連接部分與晶粒墊23之間以在一定程度上實現引線端子25之形成之情況，但其不受限於此。空間區域可形成於第一導線連接部分與晶粒墊23之間及第二導線連接部分與晶粒墊23之間之任一者中。
即，在此實施例中，半導體封裝22經組態以包含由引線框組成之天線24、晶粒墊23及引線端子25，且引線端子25之部分安置於天線24與晶粒墊23之間。此增加半導體晶片21與外部之間之連接端子之數目。再者，可安裝包含至三側或全部四側之電極墊之半導體晶片21。
第三實施例
圖6係展示根據一第三實施例之一半導體裝置3之一平面圖。圖6中 所展示之半導體裝置3進一步包含至圖1中所展示之半導體裝置1之一中央分接頭。下文聚焦於與圖1中所展示之半導體裝置1之組態之差異。
圖6中所展示之半導體裝置3由一半導體晶片31及一半導體封裝32組成。半導體封裝32包含一晶粒墊33、一天線34、複數個引線端子35、複數個懸掛引線36、複數個接合導線37及模製樹脂38(由虛線包圍之平面圖中之一實質上呈方形部分)。
應注意，半導體晶片31對應於圖1中之半導體晶片11。半導體封裝32對應於圖1中之半導體封裝12。晶粒墊33對應於圖1中之晶粒墊13。天線34對應於圖1中之天線14。引線端子35對應於圖1中之引線端子15。懸掛引線36對應於圖1中之懸掛引線16。接合導線37對應於圖1中之接合導線17。模製樹脂38對應於圖1中之模製樹脂18。
中央分接頭T1設置至天線34之一實質上中間點(虛擬接地點)。中央分接頭T1設置至除天線34之兩端以外之部分，且更佳地，中央分接頭T1設置至與該兩端具有相等長度之該部分，使得電感組件將實質上相同。即，更佳地，在天線34中，中央分接頭T1與天線34之一端之間之形狀與中央分接頭T1與天線34之另一端之間之形狀實質上相同。
使用引線框來使此中央分接頭T1與引線端子35一體成型。固定電位經由引線端子而自外部供應至中央分接頭T1。此實現一偏壓點自半導體裝置3外部之調整。
圖6中所展示之半導體裝置3之其他組態類似於圖1中所展示之半導體裝置1之其他組態，因此，將不重複其等之解釋。
如已解釋，根據此實施例之半導體裝置3可藉由能夠自外部給天線34供應固定電位之中央分接頭而自半導體裝置3外部調整偏壓點。
第四實施例
圖7係展示根據一第四實施例之一半導體裝置4之一平面圖。圖7中所展示之半導體裝置4包含代替圖1中所展示之半導體裝置1中之晶 粒墊之自一天線之兩端延伸而形成之一晶片安裝部分。下文聚焦於與圖1中所展示之半導體裝置1之組態之差異。
圖7中所展示之半導體裝置4由一半導體晶片41及一半導體封裝42組成。半導體封裝42包含一天線44、自天線44之兩端延伸而形成之一晶片安裝部分49、複數個引線端子45、複數個懸掛引線46、複數個接合導線47及模製樹脂48(由虛線包圍之平面圖中之一實質上呈方形部分)。
應注意，半導體晶片41對應於圖1中之半導體晶片11。半導體封裝42對應於圖1中之半導體封裝12。天線44對應於圖1中之天線14。引線端子45對應於圖1中之引線端子15。懸掛引線46對應於圖1中之懸掛引線16。接合導線47對應於圖1中之接合導線17。模製樹脂48對應於圖1中之模製樹脂18。
天線44在由引線端子45包圍之區域中形成有沿著引線端子45之一預定寬度，使得天線44之兩端定位於其中安裝半導體晶片41之位置附近。再者，晶片安裝部分49在天線44之兩端處與天線44一體成型。
更明確言之，天線44由第一天線部分44a至第四天線部分44d組成。第一天線部分44a至第四天線部分44d分別對應於第一天線部分14a至第四天線部分14d。
首先，第一天線部分44a在沿著半導體封裝42之底側(第二側)形成之引線端子45鄰近處形成有實質上平行於底側(第二側)之一預定寬度。應注意，第一天線部分44a之一端定位於半導體封裝42之左下隅角(第二隅角)附近。同時，第一天線部分44a之另一端定位於半導體封裝42之右下隅角(第一隅角)附近。
自第一天線部分44a之另一端朝向半導體封裝42內部延伸而形成垂直於第一天線部分44a之第一晶片安裝部分49a(一晶片安裝部分49)。此晶片安裝部分49a包含用於容納約一半之半導體晶片41之長度 及寬度。
第二天線部分44b及第三天線部分44c類似於第二天線部分14b及第三天線部分14c，因此，將不重複其等之解釋。
隨後，第四天線部分44d在沿著半導體封裝42之右側(第四側)形成之引線端子45鄰近處形成有實質上平行於右側(第四側)之一預定寬度。應注意，第四天線部分44d之一端定位於半導體封裝42之右上隅角(第四隅角)附近且短接至第三天線部分44c之另一端。同時，第四天線部分44d之另一端定位於半導體封裝42之右下隅角(第一隅角)附近。
自第四天線部分44d之另一端筆直延伸而形成第二晶片安裝部分49b(另一晶片安裝部分49)。此晶片安裝部分49b包含用於容納約另一半之半導體晶片41之長度及寬度。
應注意，第一晶片安裝部分49a與第二晶片安裝部分49b定位成彼此鄰近，但彼此不接觸。因此，天線44之兩端不短接。再者，由第一晶片安裝部分49a及第二晶片安裝部分49b組成之晶片安裝部分49具有含足以實現半導體晶片41之安裝之尺寸之一形狀。
此外，晶片安裝部分49形成於圖7之右下區域中，該右下區域為由半導體封裝42中之交替長短虛線DL 41及DL 42切分之四個區域之一者。結合上述內容，安裝於晶片安裝部分49上之整個半導體晶片41安置於圖7之右下區域中，該右下區域為由半導體封裝42中之交替長短虛線DL 41及DL 42切分之四個區域之一者。
接著，半導體晶片41安裝於晶片安裝部分49上，其中一絕緣膜(圖中未展示)插入於半導體晶片41與晶片安裝部分49之間。例如，在半導體裝置之晶圓形成程序之最後程序中，被稱為一晶粒附著膜之一絕緣膜附著於晶圓之一後表面上。此後，執行晶圓切割且單一化(切割成矩形形狀)半導體晶片41安裝於晶片安裝部分49上。明確言之， 附著於半導體晶片41之該後表面上之該晶粒附著膜黏附於天線上。接著，半導體晶片41安裝於晶片安裝部分49上，其中該絕緣膜插入於半導體晶片41與晶片安裝部分49之間。
半導體晶片41上之電極墊PD1與天線44之一端經由接合導線47a(接合導線47之一者)而電連接。半導體晶片41上之電極墊PD2與天線44之另一端經由接合導線47b(接合導線47之一者)而電連接。應注意，其中連接接合導線47a之天線44之一點應為P47a，且其中連接接合導線47b之天線44之一點應為P47b。電極墊PD1及PD2與天線44之一端及另一端安置成彼此鄰近。因此，接合導線47a及47b之長度相對較短。此抑制無線基頻傳輸中之信號頻寬之變窄。因為基頻無線通訊中之傳輸資料為一隨機位元序列，所以必須傳輸及接收一頻譜上之一較寬頻率頻寬中之一信號。在此實施例中，如上文所描述，接合導線47a及47b之長度可較短，因此，可藉由接合導線而抑制信號頻寬之變窄且可提供用於傳輸及接收基頻信號之一較佳組態。
半導體晶片41上之其他電極墊經由接合導線47而分別連接至鄰近引線端子45。
半導體晶片41之一質心定位於封閉曲線外部，該封閉曲線由藉由一直線而連接天線44之兩端之一線段及連接天線44之兩端之天線44上之一線組成。即，半導體晶片41之質心定位於封閉曲線(圖8中之點線)外部，該封閉曲線由藉由直線而連接天線44之一端與另一端之線段及沿著天線44連接天線44之一端與另一端之線組成。此抑制來自天線44之電磁場對半導體晶片41之影響，藉此防止半導體晶片41之故障。
以類似於第一實施例之一方式，半導體晶片41之質心定位於封閉曲線(圖8中之點線)外部，該封閉曲線由連接使第一接合導線(47a)連接至天線44之第一連接點(P47a)與使第二接合導線(47b)連接至天線 44之第二連接點(P47b)之線段及沿著天線44連接第一連接點(P47a)與第二連接點(P47b)之線組成。如同此實施例，第一及第二連接點(P47a及P47b)更較佳地設置於天線44之兩端處。
圖7中所展示之半導體裝置4之其他組態類似於圖1中所展示之半導體裝置1，因此，將不重複其等之解釋。
相應地，根據此實施例之半導體裝置4可達成與圖1中所展示之半導體裝置1等效之優點。此外，根據此實施例之半導體裝置4不包含晶粒墊，因此，天線之尺寸可大於圖1中所展示之半導體裝置1中之天線之尺寸。因此，根據此實施例之半導體裝置4可進一步增加無線基頻傳輸之通訊距離。
(半導體裝置4之第一修改方案)
圖9係展示作為圖7中所展示之半導體裝置4之一修改方案之一半導體裝置4a之一平面圖。圖9中所展示之半導體裝置4a包含代替圖7中所展示之半導體裝置4之晶片安裝部分49之一晶片安裝部分50。圖9中所展示之半導體裝置4a之其他組態類似於圖7中所展示之半導體裝置4之其他組態。因此，由與圖7中所展示之半導體裝置4之其他組件相同之元件符號標示圖9中所展示之半導體裝置4a之其他組件，且將不重複其等之解釋。
晶片安裝部分50由一第一晶片安裝部分50a及一第二晶片安裝部分50b組成。自第一天線部分44a之另一端(對應於天線44之一端)延伸而形成第一晶片安裝部分50a。自第四天線部分44d之另一端(對應於天線44之另一端)延伸而形成第二晶片安裝部分50b。換言之，第一晶片安裝部分50a與第一天線部分44a之另一端(對應於天線44之一端)一體成型。第二晶片安裝部分50b與第四天線部分44d之另一端(對應於天線44之另一端)一體成型。第一晶片安裝部分50a與第二晶片安裝部分50b形成有介於其等之間之一預定間隔。
再者，第一晶片安裝部分50a及第二晶片安裝部分50b之相對側實質上平行於連接半導體封裝42之四個隅角中之最接近於半導體晶片41之隅角(第一隅角)與相對隅角(第三隅角)之一對角線。
應注意，只要晶片安裝部分50具有含足以在不使第一晶片安裝部分50a與第二晶片安裝部分50b彼此接觸之情況下實現半導體晶片41之安裝之尺寸之一形狀，則晶片安裝部分50可具有任何組態。
(半導體裝置4之第二修改方案)
圖10係展示作為圖7中所展示之半導體裝置4之一修改方案之一半導體裝置4b之一平面圖。圖10中所展示之半導體裝置4b包含代替圖7中所展示之半導體裝置4之晶片安裝部分49之一晶片安裝部分51。圖10中所展示之半導體裝置4b之其他組態類似於圖7中所展示之半導體裝置4之其他組態。因此，由與圖7中所展示之半導體裝置4之其他組件相同之元件符號標示圖10中所展示之半導體裝置4b之其他組件，且將不重複其等之解釋。
晶片安裝部分51由一第一晶片安裝部分51a及一第二晶片安裝部分51b組成。自第一天線部分44a之另一端(對應於天線44之一端)延伸而形成第一晶片安裝部分51a。自第四天線部分44d之另一端(對應於天線44之另一端)延伸而形成第二晶片安裝部分51b。換言之，第一晶片安裝部分51a與第一天線部分44a之另一端(對應於天線44之一端)一體成型。第二晶片安裝部分51b與第四天線部分44d之另一端(對應於天線44之另一端)一體成型。第一晶片安裝部分51a與第二晶片安裝部分51b形成有介於其等之間一預定間隔。
再者，第一晶片安裝部分51a及第二晶片安裝部分51b之相對側實質上平行於連接半導體封裝42之四個隅角中之最接近於半導體晶片41之隅角(第一隅角)與相對隅角(第三隅角)之對角線。此外，第一晶片安裝部分51a及第二晶片安裝部分51b之相對側組態成呈連續階梯狀 (鋸齒形)。
應注意，只要晶片安裝部分51具有含足以在不使第一晶片安裝部分51a與第二晶片安裝部分51b彼此接觸之情況下實現半導體晶片41之安裝之尺寸之一形狀，則晶片安裝部分51可具有任何組態。
在圖7、圖9及圖10所展示之實例中，半導體封裝42進一步包含：第一晶片安裝部分(49a、50a及51a)，其與天線44之一端一體成型以用於安裝半導體晶片41之一部分；及第二晶片安裝部分(49b、50b及51b)，其與天線44之另一端一體成型以用於安裝半導體晶片41之另一部分，其中一預定間隔介於第一晶片安裝部分與第二晶片安裝部分之間。
應注意，在此等實例中，第一晶片安裝部分(49a、50a及51a)及第二晶片安裝部分(49b、50b及51b)未必形成於天線44之兩端處，但可形成於天線44之一部分處。狹縫將晶片安裝部分(49、50及51)分成兩個區域(即，第一及第二晶片安裝部分)。
即，半導體封裝42包含與天線44一體成型之晶片安裝部分(49、50及51)。晶片安裝部分被狹縫分成兩個區域且經組態以將半導體晶片41安裝於區域中，其中絕緣材料插入於該兩個區域之間。
應注意，如此實施例中所繪示，第一及第二晶片安裝部分較佳地分別形成於儘可能最接近於天線之一端及另一端之位置。此增加天線44之電感。
在圖9及圖10中，此等狹縫實質上平行於連接半導體封裝42之四個隅角中之最接近於半導體晶片之隅角與相對隅角之對角線。在圖10中，狹縫呈鋸齒形。
(半導體裝置4之第三修改方案)
圖11係展示作為圖7中所展示之半導體裝置4之一修改方案之一半導體裝置4c之一平面圖。圖11中所展示之半導體裝置4c包含代替圖7中所展示之半導體裝置4之晶片安裝部分49之一晶片安裝部分52。圖 11中所展示之半導體裝置4c之其他組態類似於圖7中所展示之半導體裝置4之其他組態。因此，由與圖7中所展示之半導體裝置4之其他組件相同之元件符號標示圖11中所展示之半導體裝置4c之其他組件，且將不重複其等之解釋。
自第一天線部分44a之另一端(對應於天線44之一端)延伸而形成第一晶片安裝部分52。換言之，晶片安裝部分52與第一天線部分44a之另一端(對應於天線44之一端)一體成型。此晶片安裝部分52具有含足以實現半導體晶片41之安裝之尺寸之一形狀。應注意，此晶片安裝部分52不與第四天線部分44d之另一端(對應於天線44之另一端)接觸。
應注意，只要晶片安裝部分52與天線44之一端及另一端之一者一體成型，晶片安裝部分52形成有相對於天線44之一端及另一端之剩餘者之一預定間隔且具有含足以實現半導體晶片41之安裝之尺寸之一形狀，則晶片安裝部分52可具有任何組態。
即，半導體裝置4c進一步包含用於安裝半導體晶片41之晶片安裝部分52，其與天線44之一端及另一端之一者一體成型且亦形成有相對於天線44之一端及另一端之剩餘者之一預定間隔。
應注意，晶片安裝部分52未必形成於天線44之端部處，但可形成於天線44之一部分處。
即，半導體封裝42經組態以包含與天線44一體成型之晶片安裝部分52且將半導體晶片41安裝於晶片安裝部分52上，其中絕緣材料插入於半導體晶片41與晶片安裝部分52之間。
應注意，如此實施例中所繪示，晶片安裝部分52較佳地形成於儘可能最接近於天線44之端部之一位置處。此增加天線44之電感。
(根據上述實施例之半導體裝置與相關技術之間之差異)
下文給出根據上述實施例之半導體裝置與相關技術之間之差異 之一解釋。
在用於在半導體封裝中形成天線之相關技術中，已難以使用封裝中之區域來最大化天線之尺寸且難以在Gbps資料速率下有利地傳輸基頻信號。明確言之，就根據相關技術之封裝中之天線而言，半導體晶片之外部連接墊與天線之間及半導體晶片之外部連接墊與封裝之外部連接接腳之間之接合導線較長。此已導致使信號傳播之傳輸路徑之頻寬之一變窄問題，且藉此劣化用於傳輸及接收隨機資料之基頻傳輸之品質。此外，已難以在抑制來自天線之電磁場對半導體晶片之影響之同時增加天線之尺寸(增加電感)。換言之，在相關技術中，已難以保留用於有利基頻傳輸之待自半導體晶片及半導體封裝拉出之外部連接接腳之一頻寬，且亦難以達成藉由小型封裝尺寸之成本減少與用於改良天線之間之基頻傳輸效能之天線尺寸增加兩者。此外，已無法在不劣化半導體晶片之效能之情況下增加封裝中之天線之尺寸。下文解釋各專利文獻中所揭示之相關技術與根據上述實施例之半導體裝置之間之詳細差異。
首先，在日本未審查專利申請公開案第2009-278051號所揭示之半導體裝置中，天線形成於半導體封裝外部之安裝基板上。另一方面，在根據上述實施例之半導體裝置中，天線形成於半導體封裝中。即，天線之組態首先完全不同。
應注意，在日本未審查專利申請公開案第2009-278051號所揭示之半導體裝置中，天線之一部分亦形成於半導體封裝內部。然而，根據此相關技術之半導體裝置將半導體晶片安裝於半導體封裝之中央中，因此，無法增加半導體封裝中之天線之尺寸。
當利用日本未審查專利申請公開案第2009-278051號中所揭示之技術來增加天線尺寸時，封裝尺寸將相應增加，且成本亦將增加。再者，當形成包圍半導體晶片之天線以試圖增加天線尺寸時，半導體晶 片之效能歸因於由天線產生之電磁場之影響而劣化。簡言之，此相關技術之半導體裝置無法在不劣化半導體晶片之效能之情況下增加天線尺寸。
再者，在日本專利第3877732號及日本未審查專利申請公開案第2006-221211號與第2005-38232號所揭示之組態中，半導體晶片安裝於半導體封裝之中央中，且天線經形成以包圍半導體晶片。因此，半導體晶片之外部連接墊(電極墊)與天線之間及半導體晶片與半導體裝置外部之間之信號之輸入及輸出路徑變為相對較長，藉此難以保留此等輸入及輸出路徑之頻寬。再者，半導體晶片之效能歸因於由天線產生之電磁場之影響而劣化。換言之，此等相關技術中之組態無法在不劣化半導體晶片之效能之情況下增加封裝中之天線尺寸。特定言之，在日本未審查專利申請公開案第2006-221211號所揭示之組態中，晶粒墊完全包含於天線之內經中。為製造具有此一組態之半導體裝置，必須在切割引線框之前使晶粒墊與天線線圈電分離，因此，必須使用密封程序中之一絕緣支撐件來支撐晶粒墊。此增加製造成本。
再者，日本專利第3563672號中所揭示之高頻模組將半導體晶片安裝於半導體封裝之一側之中點附近，因此，無法增加半導體封裝中之天線尺寸。換言之，可用作為天線之面積在封裝之總面積中較小。
另外，在日本專利第3926323號所揭示之半導體裝置中，由引線框形成之複數個分隔天線經由半導體晶片而電連接。為此，電流流動通過彼此反相之天線上之相鄰導線且產生負互感，藉此減小天線線圈之電感。即，減小每單位面積之電感，且必須增加封裝尺寸以達成一所要電感值，且此增加成本。
同時，在根據上述實施例之半導體裝置中，半導體晶片安置於半導體封裝之隅角處(對於更多細節，參閱上文)，且半導體晶片之質心定位於由天線(其由引線框組成)包圍之區域外部(對於更多細節，參 閱上文)。此使根據上述實施例之半導體封裝能夠在不劣化半導體封裝之效能之情況下比相關技術更佳地增加封裝中之天線尺寸。此外，根據上述實施例之半導體裝置未必使用絕緣懸掛引線來支撐晶粒墊，因此，可防止製造成本之增加。
接著，在無線基頻傳輸中，差動信號一般用於執行精確信號交換。基頻傳輸進一步需要防止信號頻寬之變窄且傳輸寬頻信號。因此，必須鄰近地安置用於輸入及輸出差動信號之電極墊(對應於PD1及PD2)與天線之兩端且進一步具有儘可能短之接合導線。然而，在日本未審查專利申請公開案第2009-278051號、日本專利第3563672號與第3877732號及日本未審查專利申請公開案第2006-221211號與第2005-38232號所揭示之組態中，接合導線之長度歸因於諸如天線之兩端較疏遠之原因而相對較長，且此使信號頻寬變窄。
在使用一無線調變技術之一般無線通訊中，可包含一匹配電路以僅藉由待使用之一載波之一頻率而獲得一增益。然而，在無線基頻傳輸中，傳輸隨機資料(如上文所提及)，因此，傳輸信號具有一頻率軸上之一寬頻光譜。因此，利用天線來輸入及輸出信號之信號接腳及一外部資訊處理裝置之信號頻帶必須為寬範圍頻帶。當信號頻寬變窄(如同上述相關技術)時，無法執行基頻信號之精確傳輸。
另一方面，在根據此實施例之半導體裝置中，因為鄰近地安置利用天線來輸入及輸出差動信號之電極墊(對應於PD1及PD2)與天線之兩端，所以將不會產生此一問題。
另外，在日本未審查專利申請公開案第2005-38232號所揭示之組態中，半導體晶片之信號僅經由天線而輸入及輸出。另一方面，在根據上述實施例之半導體裝置中，經由天線而執行半導體晶片之間之信號傳輸及接收，然而，可藉由一有線連接而執行傳輸信號至半導體晶片之輸入及接收信號至半導體晶片外部之輸出。因此，根據上述實施 例之半導體裝置能夠有利地將資訊傳輸至半導體晶片11與511及定位於半導體裝置1外部之資訊處理裝置(其在日本未審查專利申請公開案第2005-38232號中未被考量)。
如上文所提及，在根據第一至第四實施例之半導體裝置中，半導體晶片(其包含用於執行無線基頻傳輸之收發器電路)安置於半導體封裝12之隅角處。此使根據第一至第四實施例之半導體裝置能夠減小半導體晶片之外部連接墊(電極墊)與天線之間及半導體晶片與半導體裝置外部之間之信號之輸入及輸出路徑之長度，且亦促進此等輸入及輸出路徑之頻寬之保留。再者，因為可比相關技術更多地增加封裝中之天線之尺寸，所以天線基頻傳輸之通訊距離可相對較長。
此外，在根據第一至第四實施例之半導體裝置中，半導體晶片之質心定位於由天線包圍之區域外部(特定言之，定位於上述封閉曲線外部)。此使根據上述實施例之半導體裝置能夠抑制來自天線之電磁場對半導體晶片之影響，藉此防止半導體晶片之故障。因此，可防止半導體晶片之效能之劣化。
此外，在根據第一至第四實施例之半導體裝置中，在針對半導體裝置之製程中，在無需使用絕緣支撐件之情況下使用與引線端子一體成型之懸掛引線來支撐天線及晶粒墊。此無需絕緣支撐件且抑制製造成本之增加。再者，因為可使用與引線端子一體成型之懸掛引線來緊緊固定天線及晶粒墊，所以可改良導線接合之產率。
例如，在使一對半導體裝置安置成彼此相對之此一通訊系統中，可增加使天線面向彼此之面積，且因此亦增加接收信號之振幅。換言之，自傳輸電路輸出之信號振幅可較小以在接收器側達成所要信號振幅。即，可減少傳輸電路之功率消耗。
雖然已基於實施例而詳細解釋由發明者提出之本發明，但本發明不受限於上述實施例，且明顯可在本發明之範疇內作出各種修改。
雖然上述第一至第四實施例例如解釋其中半導體裝置之平面形狀為一實質上呈方形形狀之情況，但其不受限於此。例如圖13中所展示，半導體裝置之平面形狀可為矩形。即，半導體裝置之平面形狀可為一矩形形狀或包含一方形及一矩形之一實質上呈矩形形狀。
應注意，在圖13中，一半導體裝置1'、一半導體晶片11'、一半導體封裝12'、一晶粒墊13'、一天線14'、引線端子15'、懸掛引線16'、接合導線17'及模製樹脂18'分別對應於半導體裝置1、半導體晶片11、半導體封裝12、晶粒墊13、天線14、引線端子15、懸掛引線16、接合導線17及模製樹脂18。
替代地，半導體裝置或半導體封裝之平面形狀可為一多邊形形狀。在此情況中，如同上述實例，半導體晶片安裝於由以下各者分隔之四個區域之一者中：一線，其連接組成多邊形之側中之最長側及與該最長側相對及平行之一側之中點；及一線，其連接垂直於該最長側之側及與垂直於該最長側之該側相對及平行之側之中點。
第一至第四實施例解釋其中半導體封裝為一QFP之實例，但其不受限於此。例如，半導體封裝可為一QFN(四方扁平無引線封裝)。替代地，如圖14中所展示，半導體封裝可為一SOP(小輪廓封裝)。
應注意，在圖14中，半導體裝置1"、半導體晶片11"、半導體封裝12"、晶粒墊13"、天線14"、引線端子15"、懸掛引線16"、接合導線17"及模製樹脂18"分別對應於圖1中之半導體裝置1、半導體晶片11、半導體封裝12、晶粒墊13、天線14、引線端子15、懸掛引線16、接合導線17及模製樹脂18。
第一至第四實施例中所展示之天線之平面形狀較佳地相對於連接於第一與第三隅角(右下與左上隅角)之間之一對角線而對稱。此改良一收發器信號(差動信號)之對稱性，因此，即使在例如一高資料速率下執行通訊，亦可高精度地傳輸資料。此外，例如，當一對半導體 裝置安置成彼此相對時，天線易於面向彼此。
再者，第一至第四實施例例如解釋其中第一天線部分(圖1、圖5及圖6中之第一天線部分之第一天線本體)、第二天線部分、第三天線部分及第四天線部分(圖1、圖5及圖6中之第四天線部分之第二天線本體)形成為平行於半導體封裝之四側之情況。然而，其等未必需要平行。
此外，第一至第四實施例例如解釋其中半導體晶片之四側分別平行於半導體封裝之四側之情況，但其等未必平行。例如，半導體晶片11之四側可形成為分別相對於半導體封裝成45度。應注意，根據半導體晶片之安置狀態而適當改變晶粒墊及晶片安裝部分之平面形狀。
再者，第一至第四實施例例如解釋其中天線寬度為固定(預定寬度)之情況，但其等未必固定。可例如根據無線基頻傳輸之通訊距離及類似物而適當改變天線寬度。再者，天線寬度例如大於引線端子之寬度。
第一至第四實施例例如解釋其中天線之兩端定位於晶粒墊(即，半導體晶片)之四個隅角中之最接近於半導體封裝之質心之隅角附近之情況，但其不受限於此。當電極墊PD1及PD2與半導體晶片之天線之兩端安置成彼此鄰近時，可適當改變天線之兩端之位置。在此情況中，適當改變電極墊PD1及PD2之安置位置。
再者，第一至第四實施例例如解釋其中一半導體晶片安裝於晶粒墊或晶片安裝部分上之情況，但其不受限於此。兩個或兩個以上半導體晶片可安裝於晶粒墊或晶片安裝部分上。在下文中，使用圖15至圖19來解釋一些實例。
圖15係展示作為圖1中所展示之半導體裝置1之一修改方案之一半導體裝置1a之一平面圖。圖15中所展示之半導體裝置1a包含代替圖1中所展示之半導體裝置1中之半導體晶片11之安裝於晶粒墊13上之兩 個半導體晶片11a及11b。應注意，兩個半導體晶片11a與11b經由接合導線17而連接。
圖16係展示作為圖5中所展示之半導體裝置2之一修改方案之一半導體裝置2a之一平面圖。圖16中所展示之半導體裝置2a包含代替圖5中所展示之半導體裝置2中之半導體晶片21之安裝於晶粒墊23上之兩個半導體晶片21a及21b。應注意，兩個半導體晶片21a與21b經由接合導線27而連接。
圖17係展示作為圖6中所展示之半導體裝置3之一修改方案之一半導體裝置3a之一平面圖。圖17中所展示之半導體裝置3a包含代替圖6中所展示之半導體裝置3中之半導體晶片31之安裝於一晶粒墊33上之兩個半導體晶片31a及31b。應注意，兩個半導體晶片31a與31b經由接合導線37而連接。
圖18係展示作為圖7中所展示之半導體裝置4之一修改方案之一半導體裝置4d之一平面圖。圖18中所展示之半導體裝置4d包含代替圖7中所展示之半導體裝置4中之半導體晶片41之安裝於一晶片安装部分49上之兩個半導體晶片41a及41b。應注意，兩個半導體晶片41a與4b經由接合導線47而連接。
圖19係展示作為圖11中所展示之半導體裝置4c之一修改方案之一半導體裝置4e之一平面圖。圖19中所展示之半導體裝置4e包含代替圖11中所展示之半導體裝置4c中之半導體晶片41之安裝於一晶片安装部分52上之兩個半導體晶片41c及41d。應注意，兩個半導體晶片41c與41d經由接合導線47而連接。
在圖15至圖19中，一半導體晶片(第一半導體晶片)11a、21a、31a、41a及41c分別具有等效於半導體晶片11、21、31、41及41之一功能。即，一半導體晶片11a、21a、31a、41a及41c各包含傳輸電路Tx1及接收電路Rx1之至少一者。另外，一半導體晶片11a、21a、 31a、41a及41c可進一步包含上述開關控制電路111、計算電路、時脈產生電路、時脈再生電路、AD/DA轉換電路、記憶體電路、電源供應器電路及類似物之部分。同時，其他半導體晶片(第二半導體晶片)11b、21b、31b、41b及41d各包含剩餘開關控制電路111、計算電路、時脈產生電路、時脈再生電路、AD/DA轉換電路、記憶體電路、電源供應器電路及類似物之部分或全部，或包含其他電路。
此時應注意，一或其他半導體晶片(第一及第二半導體晶片)安置於由連接半導體封裝之兩對相對側之中點之線段切分之半導體封裝中之四個區域之一者中。再者，一或其他半導體晶片(第一及第二半導體晶片)之質心定位於由以下各者組成之封閉曲線外部：藉由直線而連接天線之兩端之線段；及連接天線之兩端之天線上之線。即，半導體晶片之質心定位於由以下各者組成之封閉曲線外部：藉由直線而連接天線之一端與另一端之線段；及沿著天線連接天線之一端與另一端之線。接著，安裝複數個半導體晶片作為圖15至圖19中所展示之半導體晶片之半導體裝置可達成等效於第一至第四實施例之優點。此外，只要滿足此等條件，則可適當改變所安裝半導體晶片之數目。
應注意，半導體晶片11、21、31、41、11a、11b、21a、21b、31a、31b、41a、41b、41c及41d大體上形成為呈矩形。一般廣義而言，半導體晶片形成為實質上相同，半導體晶片11、21、31、41、11a、11b、21a、21b、31a、31b、41a、41b、41c及41d之質心對應於其中安裝半導體晶片之表面上之對角線之交叉點。
一般技術者可根據期望而組合第一與第四實施例。
雖然已參考若干實施例而描述本發明，但熟習技術者將認識到：可在隨附申請專利範圍之精神及範疇內利用各種修改方案來實踐本發明，且本發明不受限於上述實例。
此外，申請專利範圍之範疇不受限於上述實施例。
此外，應注意，申請者意欲涵蓋申請專利範圍之全部要素之等效物，即使在後期審查期間對申請專利範圍進行過修改亦是如此。
1‧‧‧半導體裝置
11‧‧‧半導體晶片
12‧‧‧半導體封裝
13‧‧‧晶粒墊
14‧‧‧天線
14a‧‧‧第一天線部分
14b‧‧‧第二天線部分
14c‧‧‧第三天線部分
14d‧‧‧第四天線部分
15‧‧‧引線端子
15a‧‧‧內引線
15b‧‧‧外引線
16‧‧‧懸掛引線
17‧‧‧接合導線
17a‧‧‧第一接合導線
17b‧‧‧第二接合導線
18‧‧‧模製樹脂
DL 11‧‧‧交替長短虛線
DL 12‧‧‧交替長短虛線
P17a‧‧‧第一連接點
P17b‧‧‧第二連接點

Claims (20)

  1. 一種半導體裝置，其包括：一半導體晶片；及一半導體封裝，其密封該半導體晶片且具有一實質上呈矩形之平面形狀，其中該半導體晶片包括：第一及第二電極墊；及經由該等第一及第二電極墊而傳輸一信號之一傳輸電路及經由該等第一及第二電極墊而接收該信號之一接收電路之至少一者，該半導體封裝包括：一天線，其由一引線框形成；一第一導線，其連接該天線與該第一電極墊；及一第二導線，其連接該天線與該第二電極墊，該半導體晶片安置於由連接該半導體封裝之兩對相對側之中點之線段切分之該半導體封裝中之四個區域之一者中，及該半導體晶片之一質心定位於由以下各者組成之一封閉曲線外部：一線段，其藉由一直線而連接使該天線與該第一導線連接之一第一連接點與使該天線與該第二導線連接之一第二連接點；及一線，其沿著該天線連接該第一連接點與該第二連接點。
  2. 如請求項1之半導體裝置，其中該四個區域由以下各者分隔：連接一第一側及一第二側之中點之一線，該第一側為組成該半導體封裝之一外周邊之側中之一最長側，該第二側為與該第一側相對及平行之一側；及連接一第三側及一第四側之中點之一 線，該第三側垂直於該第一側，該第四側為與該第三側相對及平行之一側。
  3. 如請求項1之半導體裝置，其中該整個半導體晶片安置於該封閉曲線外部。
  4. 如請求項1之半導體裝置，其中沿著該半導體晶片之四側中之該半導體封裝內部之一側安置該等第一及第二電極墊。
  5. 如請求項1之半導體裝置，其進一步包括：一晶粒墊；及複數個引線端子，其中使用一引線框來形成該天線、該晶粒墊及該複數個引線端子，及該半導體晶片安裝於該晶粒墊上且連接至該複數個引線端子之部分或全部。
  6. 如請求項5之半導體裝置，其中該複數個引線端子之部分安置於該天線與該晶粒墊之間。
  7. 如請求項1之半導體裝置，其中該半導體封裝進一步包含形成為與該天線電分離且安裝該半導體晶片之一晶粒墊。
  8. 如請求項1之半導體裝置，其中該半導體封裝進一步包括與該天線之一端及另一端之一者一體成型且亦形成有相對於該天線之該一端及該另一端之剩餘者之一預定間隔之一晶片安裝部分。
  9. 如請求項1之半導體裝置，其中該半導體封裝進一步包括：一第一晶片安裝部分，其與該天線之該一端一體成型且安裝該半導體晶片之一部分；及一第二晶片安裝部分，其與該天線之該另一端一體成型，亦形成有相對於該第一晶片安裝部分之一預定間隔，且安裝該半導體晶片之另一部分。
  10. 如請求項9之半導體裝置，其中該等第一及第二晶片安裝部分之相對側之各者實質上平行於連接該半導體封裝之四個隅角中之最接近於該半導體晶片之一隅角及與該隅角相對之一隅角之一對角線。
  11. 如請求項10之半導體裝置，其中該等第一及第二晶片安裝部分之該等相對側之各者形成為呈一鋸齒形。
  12. 如請求項1之半導體裝置，其中該天線包括自外部被供應固定電位之一中央分接頭。
  13. 如請求項12之半導體裝置，其中在該天線中，該中央分接頭與該天線之該一端之間之一形狀及該中央分接頭與該天線之該另有端之間之一形狀實質上相同。
  14. 如請求項1之半導體裝置，其中該半導體封裝具有一實質上呈方形之平面形狀。
  15. 如請求項14之半導體裝置，其中該天線形成為相對於連接該半導體封裝之該四個隅角中之最接近於該半導體晶片之該隅角及與該隅角相對之該隅角之該對角線而對稱。
  16. 如請求項1之半導體裝置，其中該天線形成有沿著該半導體封裝之該四側之一預定寬度。
  17. 如請求項1之半導體裝置，其中該半導體封裝之該四個隅角之至少一者經切角。
  18. 如請求項1之半導體裝置，其中該半導體晶片包括：該傳輸電路；及一計算處理裝置，其執行一預定計算程序，及該傳輸電路經由該等第一及第二電極墊而傳輸根據由該計算處理裝置處理之資訊之一信號。
  19. 如請求項1之半導體裝置，除了一第一半導體晶片外，其進一步包括不同於該第一半導體晶片之一第二半導體晶片，該第一半導體晶片為該半導體晶片，其中該等第一與第二半導體晶片兩者安置於由連接該半導體封裝之該兩對相對側之該等中點之該等線段切分之該半導體封裝中之該四個區域之一者中，及該等第一及第二半導體晶片之質心定位於由以下各者組成之該封閉曲線外部：該線段，其藉由該直線而連接使該天線與該第一導線連接之該第一連接點與使該天線與該第二導線連接之該第二連接點；及該線，其沿著該天線連接該第一連接點與該第二連接點。
  20. 一種通訊系統，其包括如請求項1至19中任一項之半導體裝置之一對，其中該對半導體裝置安置成彼此相對，使得天線面向彼此。
TW102103199A 2012-02-03 2013-01-28 半導體裝置及包含其之通訊系統 TWI556358B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012021773A JP5734217B2 (ja) 2012-02-03 2012-02-03 半導体装置

Publications (2)

Publication Number Publication Date
TW201338103A true TW201338103A (zh) 2013-09-16
TWI556358B TWI556358B (zh) 2016-11-01

Family

ID=47709829

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103199A TWI556358B (zh) 2012-02-03 2013-01-28 半導體裝置及包含其之通訊系統

Country Status (6)

Country Link
US (1) US8897832B2 (zh)
EP (1) EP2624295A2 (zh)
JP (1) JP5734217B2 (zh)
KR (1) KR20130090363A (zh)
CN (2) CN203192791U (zh)
TW (1) TWI556358B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749580B (zh) * 2020-06-08 2021-12-11 星河半導體股份有限公司 多通道天線晶片測試系統及方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5734217B2 (ja) * 2012-02-03 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置
JP6129657B2 (ja) * 2013-06-20 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置
US9864464B2 (en) * 2014-10-31 2018-01-09 Semtech Corporation Method and device for reducing radio frequency interference of proximity and touch detection in mobile devices
JP2016100702A (ja) 2014-11-20 2016-05-30 ルネサスエレクトロニクス株式会社 半導体装置及び送受信システム
JP6622649B2 (ja) 2015-12-21 2019-12-18 ホシデン株式会社 非接触通信モジュール
EP3504765A1 (en) * 2016-08-26 2019-07-03 NuCurrent, Inc. Wireless connector system
CN110137158A (zh) * 2019-06-04 2019-08-16 广东气派科技有限公司 一种封装模块天线的封装方法及封装结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909050A (en) * 1997-09-15 1999-06-01 Microchip Technology Incorporated Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor
JP2000299438A (ja) * 1999-04-15 2000-10-24 Hitachi Ltd 半導体集積回路
JP4018312B2 (ja) * 2000-02-21 2007-12-05 株式会社ルネサステクノロジ 無線通信装置
JP3563672B2 (ja) 2000-06-26 2004-09-08 シャープ株式会社 高周波モジュール及びその製造方法
KR100993276B1 (ko) * 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
WO2004042868A1 (en) * 2002-11-07 2004-05-21 Fractus, S.A. Integrated circuit package including miniature antenna
JP2005038232A (ja) 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 集積回路装置とそれを用いた非接触型ｉｃカード
JP3926323B2 (ja) 2003-12-18 2007-06-06 松下電器産業株式会社 半導体装置および半導体装置の製造方法
JP3877732B2 (ja) 2004-02-26 2007-02-07 松下電器産業株式会社 リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法
JP4743588B2 (ja) 2005-02-08 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP4892253B2 (ja) * 2006-02-28 2012-03-07 ルネサスエレクトロニクス株式会社 電子装置
JP5291381B2 (ja) 2008-05-19 2013-09-18 ルネサスエレクトロニクス株式会社 半導体パッケージ
US8201748B2 (en) * 2009-04-27 2012-06-19 Impinj, Inc. Packaged RFID IC with integrated antenna
TWI506710B (zh) * 2009-09-09 2015-11-01 Renesas Electronics Corp 半導體裝置之製造方法
JP2010166100A (ja) * 2010-05-06 2010-07-29 Panasonic Corp 樹脂封止型半導体装置
JP5706103B2 (ja) * 2010-05-25 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5734217B2 (ja) * 2012-02-03 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749580B (zh) * 2020-06-08 2021-12-11 星河半導體股份有限公司 多通道天線晶片測試系統及方法

Also Published As

Publication number Publication date
JP5734217B2 (ja) 2015-06-17
US8897832B2 (en) 2014-11-25
CN203192791U (zh) 2013-09-11
KR20130090363A (ko) 2013-08-13
EP2624295A2 (en) 2013-08-07
TWI556358B (zh) 2016-11-01
US20130203361A1 (en) 2013-08-08
JP2013161905A (ja) 2013-08-19
CN103247591B (zh) 2017-05-03
CN103247591A (zh) 2013-08-14

Similar Documents

Publication Publication Date Title
TWI556358B (zh) 半導體裝置及包含其之通訊系統
US7939907B2 (en) Semiconductor device including a digital semiconductor element and an analog semiconductor element in a common semiconductor device
US7304859B2 (en) Chip carrier and fabrication method
US7566955B2 (en) High-frequency chip packages
JP6039182B2 (ja) 半導体装置、該装置に用いられる実装基板及び該実装基板の製造方法
JP2009111010A (ja) 半導体装置およびその製造方法
JP2007516588A (ja) 最適化された多用途アセンブリ
JP2003086726A (ja) 高電力モノリシックマイクロ波集積回路パッケージ
US7250673B2 (en) Signal isolation in a package substrate
WO2023176006A1 (ja) 半導体パッケージおよび高周波モジュール
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
JP4252563B2 (ja) 半導体装置
US20040159929A1 (en) Semiconductor die package having two die paddles
US6876084B2 (en) Chip package structure
US20160093599A1 (en) Semiconductor device
US7091608B2 (en) Chip package
JPH10107200A (ja) 半導体集積回路装置
JP4503611B2 (ja) 半導体装置及びその製造方法
US20070102794A1 (en) Lead arrangement and chip package using the same
US20220238419A1 (en) Integrated circuit lead frame and semiconductor device thereof
US20230215795A1 (en) Mechanically reinforced electrical packages
JP2006066719A (ja) マイクロ波モジュール
CN117153799A (zh) 半导体装置
JP2003115508A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees