CN203192791U - 半导体器件和包括半导体器件的通信系统 - Google Patents

半导体器件和包括半导体器件的通信系统 Download PDF

Info

Publication number
CN203192791U
CN203192791U CN2013200596970U CN201320059697U CN203192791U CN 203192791 U CN203192791 U CN 203192791U CN 2013200596970 U CN2013200596970 U CN 2013200596970U CN 201320059697 U CN201320059697 U CN 201320059697U CN 203192791 U CN203192791 U CN 203192791U
Authority
CN
China
Prior art keywords
antenna
semiconductor
semiconductor device
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN2013200596970U
Other languages
English (en)
Inventor
肱冈健一郎
山口晃一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Application granted granted Critical
Publication of CN203192791U publication Critical patent/CN203192791U/zh
Anticipated expiration legal-status Critical
Withdrawn - After Issue legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本实用新型涉及半导体器件和包括半导体器件的通信系统。一个技术问题是解决与现有技术中存在的一个或更多个问题相关的问题。一种半导体器件包括半导体芯片和半导体封装。半导体封装包括由引线框架形成的天线、连接天线和半导体芯片的第一电极垫的第一导线、以及连接天线和半导体芯片的第二电极垫的第二导线。半导体芯片放置在半导体封装的四个区域中的一个中。半导体芯片的形心位于由连接第一连接点和第二连接点的直线段以及沿着天线连接第一和第二连接点的线构成的闭合曲线之外，天线和第一导线在第一连接点处连接，天线和第二导线在第二连接点处连接。根据本实用新型提供能够增大封装中天线的尺寸而不使半导体芯片的性能恶化的半导体器件。

Description

半导体器件和包括半导体器件的通信系统
相关申请交叉引用
本申请基于2012年2月3日提交的日本专利申请2012-021773，并要求享受其优先权，通过引用将其全部公开内容合并于此。
技术领域
本实用新型涉及半导体器件和包括该半导体器件的通信系统，以及适用于无线基带传输的半导体器件和包括该半导体器件的通信系统。
背景技术
有一种技术，其使用彼此靠近放置的天线之间的电磁耦合，执行分别连接到该天线的半导体芯片之间的数据传输，作为非接触式高速基带传输。这样的通信方法使得能够进行高速传输，并且消除了对调制电路的需要，由此也有效减小了功率消耗。要注意的是，在无线基带传输中，半导体芯片经由天线向另一个半导体器件发送信号，或者经由天线接收从另一个半导体器件发送的信号。
Y.Yoshida等人的"A2Gb/s Bi-Directional Inter-Chip DataTransceiver With Differential Inductors for High Density InductiveChannel Array"，IEEE JOURNAL OF SOLID-STATE CIRCUITS，2008，VOL.43，NO.11，第2363-2369页以及N．Miura等人的"AHigh-Speed Inductive-Coupling Link With Burst Transmission"，IEEE JOURNAL OF SOLID-STATE CIRCUITS，2009，VOL.44，NO.3，第947-955页公开了一种在半导体芯片中形成天线(电感器)的技术。然而，在这种情况下，随着天线尺寸减小(例如随着电感减小)，存在通信距离将极短的问题。
T.Takeya等人的"A12Gb/s Non-Contact Interface withCoupled Transmission Lines"，IEEE International Solid-StateCircuits Conference，Digest of Technical Papers，2011，第492-494页和日本未审查专利申请公开文本No.2009-278051公开了一种解决该问题的方案。T．Takeya等人的文章和日本未审查专利申请公开文本No.2009-278051公开了一种在半导体封装之外的安装基板上形成天线的技术。
另外，日本专利No.3563672、3926323和3877732以及日本未审查专利申请公开文本No.2006-221211和2005-38232公开了一种在半导体封装中形成天线的技术。
在日本专利No.3563672公开的高频模块中，由树脂模（resinmold）密封组成高频电路的集成电路芯片、其它电子组件以及天线，并且只有用于密封集成电路芯片和其它电子组件的第一树脂模部分被用于电磁屏蔽的金属屏蔽罩覆盖。
在日本专利No.3926323公开的半导体器件中，半导体芯片安装在半导体芯片安装部件上，多个分开的天线放置在半导体芯片安装部件周围，并且由密封树脂密封半导体芯片安装部件、半导体芯片以及该多个分开的天线。
日本专利No.3877732公开的半导体器件包括半导体元件、用于安装该半导体元件的安装部分、被提供为经由打开的窗口部分环绕安装部分的天线部分、以及密封树脂。要注意的是，在被密封之后切割引线框架之处的切割路径和打开的窗口部分之间的部分被暴露于密封树脂的一侧，作为天线部分。
日本未审查专利申请公开文本No.2006-221211公开的半导体器件包括半导体芯片和半导体封装，半导体芯片上形成有半导体集成电路和射频标签电路的。在这个半导体封装上形成有要作为天线的导电图案。
日本未审查专利申请公开文本No.2005-38232中公开的集成电路器件包括其上安装有矩形集成电路的管芯座(die pad)、被放置为围绕管芯座的两个天线区(antenna land)、以及基本上沿对角线方向放置的用于分离两个天线区的分离部分。要注意的是，管芯座和两个天线区是由引线框架构成的。
实用新型内容
然而，在半导体封装中形成天线的相关技术还不能在抑制来自天线的电磁场对半导体芯片的影响的同时增大天线的尺寸(增大电感)。换句话说，在相关技术中，还不可能增大封装中天线的尺寸而不使半导体芯片的性能恶化。本实用新型的一个技术问题是解决与现有技术中存在的一个或更多个问题相关的问题。其它问题和新特征将从本说明书和附图中的描述中确定。
本实用新型的一个方面是一种半导体器件。该半导体器件包括：半导体芯片；以及半导体封装，密封所述半导体芯片，并且具有基本上为矩形的平面形状。所述半导体芯片包括：第一和第二电极垫；以及经由所述第一和第二电极垫发送信号的发送电路和经由所述第一和第二电极垫接收信号的接收电路中的至少一个。所述半导体封装包括：由引线框架形成的天线；连接所述天线和所述第一电极垫的第一导线；以及连接所述天线和所述第二电极垫的第二导线。其中半导体芯片放置在半导体封装的由连接该半导体封装的两对相对侧边的中点的线段划分的四个区域中的一个中，半导体芯片的形心（centroid）位于由直线连接第一连接点和第二连接点的线段以及沿着天线连接第一连接点和第二连接点的线构成的闭合曲线之外，其中天线和第一导线在第一连接点处连接，天线和第二导线在第二连接点处连接。
根据本实用新型的一个方面，所述四个区域是由连接第一侧边和第二侧边的中点的线以及连接第三侧边和第四侧边的中点的线划分的，所述第一侧边为构成半导体封装的外周边的侧边中的最长侧边，所述第二侧边为与所述第一侧边相对且平行的侧边，所述第三侧边为垂直于所述第一侧边的侧边，所述第四侧边为与所述第三侧边相对且平行的侧边。
根据本实用新型的一个方面，整个半导体芯片放置在所述闭合曲线之外。
根据本实用新型的一个方面，所述第一和第二电极垫沿着所述半导体芯片的四个侧边中位于半导体封装内部的侧边放置。
根据本实用新型的一个方面，该半导体器件还包括：管芯座；以及多个引线端子，所述天线、所述管芯座、以及所述多个引线端子是使用引线框架形成的，并且所述半导体芯片安装在所述管芯座上，并且连接到所述多个引线端子中的一些或全部。
根据本实用新型的一个方面，所述多个引线端子中的一些被放置在所述天线和所述管芯座之间。
根据本实用新型的一个方面，所述半导体封装还包括管芯座，所述管芯座被形成为与所述天线电分离并且用于安装所述半导体芯片。
根据本实用新型的一个方面，所述半导体封装还包括芯片安装部分，所述芯片安装部分与所述天线的一端和另一端中的一个整体形成，并且还被形成为与所述天线的所述一端和所述另一端中的剩余一个具有预定间隔。
根据本实用新型的一个方面，所述半导体封装还包括：与所述天线的一端整体形成并且用于安装半导体芯片的一部分的第一芯片安装部分；以及与所述天线的另一端整体形成并且用于安装半导体芯片的另一部分的第二芯片安装部分，该第二芯片安装部分还被形成为与所述第一芯片安装部分具有预定间隔，。
根据本实用新型的一个方面，所述第一和第二芯片安装部分的相对侧边中的每一个都与连接所述半导体封装的四个角落中最接近所述半导体芯片的角落和与其相对的角落的对角线基本上平行。
根据本实用新型的一个方面，所述第一和第二芯片安装部分的相对侧边中的每一个都被形成为锯齿形。
根据本实用新型的一个方面，所述天线包括被从外部提供固定电位的中央分接头。
根据本实用新型的一个方面，在所述天线中，所述中央分接头和所述天线的一端之间的形状与所述中央分接头和所述天线的另一端之间的形状基本上相同。
根据本实用新型的一个方面，所述半导体封装具有基本上正方形的平面形状。
根据本实用新型的一个方面，所述天线被形成为相对于连接所述半导体封装的四个角落中最接近所述半导体芯片的角落和与其相对的角落的对角线是对称的。
根据本实用新型的一个方面，所述天线沿着所述半导体封装的四个侧边以预定宽度形成。
根据本实用新型的一个方面，所述半导体封装的四个角落中的至少一个被倒角。
根据本实用新型的一个方面，所述半导体芯片包括：所述发送电路；以及用于执行预定的计算处理的计算处理器件，并且所述发送电路是经由所述第一和第二电极垫根据由所述计算处理器件处理过的信息发送信号的发送电路。
根据本实用新型的一个方面，除了作为所述半导体芯片的第一半导体芯片，还包括与所述第一半导体芯片不同的第二半导体芯片，所述第一和第二半导体芯片都放置在所述半导体封装的由连接所述半导体封装的两对相对侧边的中点的线段划分的四个区域中的一个中，并且所述第一和第二半导体芯片的形心位于由直线连接所述第一连接点和所述第二连接点的所述线段以及沿着所述天线连接所述第一连接点和所述第二连接点的所述线构成的所述闭合曲线之外，所述天线和所述第一导线在所述第一连接点处连接，所述天线和所述第二导线在所述第二连接点处连接。
根据本实用新型的一个方面，提供一种通信系统，其包括一对根据上述任何一方面的半导体器件，该一对半导体器件被放置为彼此相对使得所述天线彼此面对。
根据本实用新型的方面，可以提供一种能够增大封装中天线的尺寸而不使半导体芯片的性能恶化的半导体器件。
附图说明
通过下面结合附图对一些实施例的描述，上述和其它方面、优点以及特征将变得更加清楚，其中：
图1是示出根据第一实施例的半导体器件的平面图；
图2是示出根据第一实施例的半导体芯片的结构示例；
图3是示出根据第一实施例的半导体芯片的示例的平面图；
图4说明根据第一实施例的半导体器件的闭合曲线；
图5是示出根据第二实施例的半导体器件的平面图；
图6是示出根据第三实施例的半导体器件的平面图；
图7是示出根据第四实施例的半导体器件的平面图；
图8说明根据第四实施例的半导体器件的闭合曲线；
图9是示出根据第四实施例的半导体器件的变型的平面图；
图10是示出根据第四实施例的半导体器件的变型的平面图；
图11是示出根据第四实施例的半导体器件的变型的平面图；
图12是示出根据第一至第四实施例的半导体器件的变型的平面图；
图13是示出根据第一至第四实施例的半导体器件的变型的平面图；
图14是示出根据第一至第四实施例的半导体器件的变型的平面图；
图15是示出根据第一实施例的半导体器件的变型的平面图；
图16是示出根据第二实施例的半导体器件的变型的平面图；
图17是示出根据第三实施例的半导体器件的变型的平面图；
图18是示出根据第四实施例的半导体器件的变型的平面图；
图19是示出根据第四实施例的半导体器件的变型的平面图。
具体实施方式
在下文中，参考附图说明实施例。要注意的是，附图是简化的，实施例的技术范围不应解释为限于附图。此外，相同的元素的用相同的附图标记来表示，将不再重复对它们的说明。
在下面的实施例中，当为了方便而需要这样做时，将以若干章节或实施例说明本实用新型。然而，除非特别地相反指出，这些章节和实施例不是彼此不相关的，其中的一个具有作为其它中的一些或全部的变型、应用、详细说明、补充说明等的关系。另外，在下面的实施例中，当提到元素的数(包括个数、数值、数量以及范围)时，除非特别地相反指出并且明确地原则上限于具体的数值，元素的数不限于具体的数，可以比该具体的数更大、更小、或相等。
此外，在下面的实施例中，除非特别地相反指出，或者被认为原则上明显需要，并不必然地需要各组件(包括操作步骤)。类似地，在下面的实施例中，除非特别地相反指出，或者被认为原则上明显不同，当提到组件的形状和位置关系时，形状和位置关系应当包括那些实质上近似或类似于该形状等的情况。这适用于上面提到的数量等(包括个数、数值、数量以及范围)。
第一实施例
图1是根据第一实施例的半导体器件1的平面图。在根据这一实施例的半导体器件1中，包括安装在其上以执行无线基带传输的收发电路的半导体芯片被放置在半导体封装的角落，并且半导体芯片的形心位于由引线框架构成的天线所围绕的区域之外。这使得这一实施例的半导体器件1能够具有半导体芯片的外部连接垫(电极垫)和天线之间以及半导体芯片和半导体器件外部之间更短的信号输入和输出路径，并且还有助于为这些输入和输出路径保留带宽(防止带宽变窄)。另外，根据这一实施例的半导体器件1可以增大封装中天线的尺寸(增大电感)，同时抑制来自天线的电磁场对半导体芯片的影响。相应地，根据这一实施例的半导体器件1可以具有相对长的无线基带传输通信距离。
下面进行详细说明。
图1所示的半导体器件1是由半导体芯片11和半导体封装12构成的。半导体封装12包括管芯座(在其上安装半导体芯片11的岛状物)13、天线14、多个引线端子15、多个悬空引线16、多个接合导线17、以及模塑树脂18(平面图中由虚线围绕的基本上为正方形的部分)。这个实施例说明了作为示例半导体封装12是QFP(四方扁平封装)的情况。
管芯座13、天线14、引线端子15、以及悬空引线16都是由引线框架构成的。引线框架是通过将铜板、铁板或诸如由镍和铁构成的合金板的金属板冲压或蚀刻成预定形状而形成的。
半导体封装12的外部是由模塑树脂18形成的。因此，半导体封装12的平面形状与模塑树脂18一样基本上为正方形。然而，准确地说，模塑树脂18的角部被倒角，因此，模塑树脂18(即半导体封装12)的平面形状并非精确地正方形。倒角部分与模塑树脂18(即半导体封装12)的四个侧边(四个主要侧边)的长度相比足够小。因此，除非特别指出，在下面的说明中，倒角部分被假定为模塑树脂18(即半导体封装12)的角部。要注意的是，如图12所示，四个角部中的至少一个角部(在此例中为左下角)被倒角。这适用于下面说明的其它实施例。
在下文中，关于模塑树脂18(即半导体封装12)的四个侧边，顶部侧边可以称为“第一侧边”，底部侧边可以称为第二侧边，左部侧边可以称为“第三侧边”，右部侧边可以称为“第四侧边”。另外，关于模塑树脂18(即半导体封装12)的四个角部，右下角部可以称为“第一角部”，左下角部可以称为“第二角部”，左上角部可以称为“第三角部”，右上角部可以称为“第四角部”。
(引线端子15)
引线端子15被形成以分别伸到半导体封装12之外。关于引线端子15，更具体地，由模塑树脂18密封的部分称为“内部引线15a”，从模塑树脂18暴露的部分称为“外部引线15b”。外部引线15b是经由在其上安装半导体器件12的安装基板上的导线连接到安装基板上安装的另一个半导体芯片(未示出)的部分，也是被焊接以便固定到安装基板上的部分。也就是说，外部引线15b是连接到位于安装基板上并且到半导体芯片11的输入信号在其中传播的信号线(未示出)的部分和被焊接以连接到位于安装基板上并且来自半导体芯片11的输出在其中传播的信号线(未示出)的部分。另外，外部引线15b也是被焊接以连接到安装基板上保持在固定电位例如电源电位和地电位的电源线(未示出)的部分。因此，可以切除不必要的外部引线15b。可替换地，包括不必要的外部引线15b的引线端子15可以从一开始就不形成。
(管芯座13)
管芯座13用于安装半导体芯片11。管芯座13的形状需要是具有足够的尺寸以使得能够安装半导体芯片11的形状。在图1中，说明了一个示例，其中，管芯座13的形状是对应于矩形半导体芯片11的矩形，并且稍大于半导体芯片11。然而，当下述天线14的尺寸增大时(当电感增大时)，管芯座13的形状优选和半导体芯片11一样小。另一方面，考虑到在半导体器件1的密封工艺期间在管芯座13上安装半导体芯片11时的可制造性，管芯座13的尺寸优选大于半导体芯片11的尺寸。也就是说，管芯座13的形状(尺寸)由半导体器件1的设计者考虑到诸如所期望的天线特性、封装尺寸以及封装的制造工艺裕量来确定的。
管芯座13形成于图1中的右下区域中，该右下区域是半导体封装12中由点划线DL11和DL12划分开的四个区域中的一个。与此有关地，安装在管芯座13上的半导体芯片11整个被放置在图1的右下区域，该右下区域是半导体封装12中由点划线DL11和DL12划分开的四个区域中的一个。要注意的是，当后面提到的天线19的尺寸增大时(当电感增大时)，形成管芯座13的位置优选尽可能靠近半导体封装12的角部(第一角部)。
要注意的是，沿附图的纵向延伸的点划线DL11是连接半导体封装12的顶部和底部两个侧边(第一和第二侧边)的中点的线段，其将半导体封装12中的区域划分成基本上相等的左右两部分。此外，沿附图的横向延伸的点划线DL12是连接左右两个侧边(第三和第四侧边)的中点的线段，其将半导体封装12中的区域划分成基本上相等的上下两部分。
因此，管芯座13放置在由连接半导体封装12的两对相对侧边的中点的线段划分的四个区域中的一个中。更具体地，管芯座13可以将半导体芯片11安装在由连接构成半导体封装12的外周边的侧边中的最长侧边和与该最长侧边相对且平行的侧边的中点的线、以及连接垂直于最长侧边的侧边和与垂直于最长侧边的侧边相对且平行的侧边的中点的线划分的四个区域中的一个中。
管芯座13由悬空引线（suspension lead）16支撑和固定。进一步讲，这些悬空引线16是与引线端子15整体形成的，或者是与框架部分(在密封工艺之前分别位于半导体封装12的四个侧边之外的引线框架的框架部分)整体形成的。尽管没有示出，框架部分可以是与引线端子15以及悬空引线16整体形成的。然后，在密封工艺中包封树脂之后，切割悬空引线16、引线端子15以及框架部分的连接部分。这个实施例的主要特征在于天线通过引线框架和半导体芯片的布置，而密封工艺本身可以按半导体器件通常的密封工艺执行。
(天线14)
天线14充当两个构成电磁耦合元件的天线中的一个天线的角色，这将在后面描述。安装在管芯座13上的半导体芯片11，例如经由天线(电感器)对，执行与包括其它天线的另一个半导体芯片(未示出)的无线基带传输。也就是说，使用相对导体的电磁耦合执行非接触式通信。半导体芯片11的细节将在后面说明。
天线14是在由管芯座13和引线端子15围绕的区域中，沿着管芯座13和引线端子15，以预定宽度形成的，使得天线14的两端都位于管芯座13附近。要注意的是，尽管后面描述了细节，天线14具有由闭合环的一部分中的狭缝形成的分割的结构(即半环结构)。由该狭缝形成的一端称为天线14的一端，而由该狭缝形成的另一端称为天线14的另一端。
更具体地，天线14由第一至第四天线部分14a至14d构成。
首先，第一天线部分14a是由第一天线体和第一导线连接部分以L形形成的。
更具体地说，第一天线体是邻近沿着半导体封装12的底部侧边(第二侧边)基本上平行于底部侧边(第二侧边)形成的引线端子15，以预定宽度形成的。要注意的是，第一天线体的一端位于半导体封装12的左下角落(第二角落)附近。同时，第一天线体的另一端位置邻近管芯座13，但是不与管芯座13接触。
第一导线连接部分被形成为从第一天线体的所述另一端向半导体封装12的内侧延伸从而垂直于第一天线体。要注意的是，第一导线连接部分的一端被短接到第一天线体的所述另一端。同时，第一导线连接部分的另一端(对应于天线14的一端)位于管芯座13的四个角落(即半导体芯片11的四个角落)中最靠近半导体封装12的形心的角落附近。
接下来，第二天线部分14b是邻近沿着半导体封装12的左部侧边(第三侧边)基本上平行于左部侧边(第三侧边)形成的引线端子15，以预定宽度形成的。要注意的是，第二天线部分14b的一端位于半导体封装12的左下角落(第二角落)附近，并且被短接到第一天线部分14a的第一天线体的所述一端。同时，第二天线部分14b的另一端位于半导体封装12的左上角落(第三角落)附近。
接下来，第三天线部分14c是邻近沿着半导体封装12的顶部侧边(第一侧边)基本上平行于顶部侧边(第一侧边)形成的引线端子15，以预定宽度形成的。要注意的是，第三天线部分14c的一端位于半导体封装12的左上角落(第三角落)附近，并且被短接到第二天线部分14b的所述另一端。同时，第三天线部分14c的另一端位于半导体封装12的右上角落(第四角落)附近。
类似地，第四天线部分14d是由第二天线体和第二导线连接部分以L形形成的。
具体地说，第二天线体是邻近沿着半导体封装12的右部侧边(第四侧边)基本上平行于右部侧边(第四侧边)形成的引线端子15，以预定宽度形成的。要注意的是，第二天线体的一端位于半导体封装12的右上角落(第四角落)附近，并且被短接到第三天线部分14c的所述另一端。同时，第二天线体的另一端位置邻近管芯座13，但是不与管芯座13接触。
第二导线连接部分被形成为从第二天线体的所述另一端向半导体封装12的内侧延伸从而垂直于第二天线体。要注意的是，第二导线连接部分的一端被短接到第二天线体的所述另一端。另一方面，第二导线连接部分的另一端(对应于天线14的另一端)位于管芯座13的四个角落(即半导体芯片11的四个角落)中最靠近半导体封装12的形心的角落附近。
要注意的是，第一导线连接部分的所述另一端(对应于天线14的所述一端)和第二导线连接部分的所述另一端(对应于天线14的所述另一端)彼此位置邻近，但是并不接触。
以与管芯座13类似的方式，天线14由悬空引线16支撑和固定。这些悬空引线16是与引线端子15整体形成的，或者是与框架部分(在密封工艺之前分别位于半导体封装12的四个侧边之外的引线框架的框架部分)整体形成的。
如上所述，在图1中，考虑到在图1中的14a和14d之间形成了狭缝，天线14具有由闭合环的一部分中的狭缝形成的分割的结构(即半环结构)。换句话说，天线14具有由14a、14b、14c和14d构成的半环结构。
天线14具有由这一狭缝形成的两端。在本说明书中，由这一狭缝形成的一端称为天线14的一端，由这一狭缝形成的另一端称为天线14的另一端。
(半导体芯片11)
半导体芯片11安装在管芯座13上。因此，半导体芯片11放置在由连接半导体封装12的两对相对侧边的线段划分的四个区域中的一个中。半导体芯片11包括用于执行与另一个半导体芯片(未示出)的无线基带传输的发送电路和接收电路中的任一个。这个实施例说明了，作为例子，半导体芯片11包括发送电路、接收电路、用于切换信号的发送和接收的切换控制电路的情况。
图2是示出半导体芯片11的电路结构的示例的图。要注意的是，图2图解说明设置在半导体芯片11一侧上的天线14(电感器)、要与其进行通信的另一个半导体芯片511、以及设置在该另一个半导体芯片511一侧上的天线513(另一个电感器)。
图2示出的半导体芯片11包括发送电路Tx1、接收电路Rx1、以及切换控制电路111。半导体芯片511包括发送电路Tx2、接收电路Rx2、以及切换控制电路512。要注意的是，切换控制电路111和512各自具有切换发送电路和接收电路的操作的功能。然而，切换控制电路111和512可以分别具有改变发送电路Tx1和Tx2、以及接收电路Rx1和Rx2的特性的功能。具体地说，切换控制电路111和512可以具有调节发送电路和接收电路的电压幅度、接收电路的输入电压幅度的敏感性以及来自或去往发送电路或接收电路的输入和输出差分信号的偏移电压的功能。
在半导体芯片11中，发送电路Tx1的一个差分输出端和接收电路Rx1的一个差分输入端两者都通过芯片上的布线电连接到电极垫PD1。此外，在半导体芯片11中，发送电路Tx1的另一个差分输出端和接收电路Rx1的另一个差分输入端两者都通过芯片上的布线电连接到电极垫PD2。
在半导体芯片11中，发送电路Tx1的一个差分输入端和接收电路Rx1的一个差分输出端两者都通过芯片上的布线电连接到电极垫PD3。此外，在半导体芯片11中，发送电路Tx1的另一个差分输入端和接收电路Rx1的另一个差分输出端两者都通过芯片上的布线电连接到电极垫PD4。
电极垫PD1和天线14的所述一端通过接合导线17a(接合导线17之一，也称为“第一导线”)电连接。电极垫PD2和天线14的所述另一端通过接合导线17b(接合导线17之一，也称为“第二导线”)电连接。
控制信号经由电极垫PD5和PD6从外部提供给半导体芯片11中的切换控制电路111。连接到这些切换控制电路的电极垫的数量取决于切换控制电路的结构，可以为两个或更多个。要注意的是，在半导体芯片11和511中，在许多情况下，用于提供诸如电源电位和地电位的固定电位的电极垫包括在上述发送电路、接收电路以及切换控制电路中，然而它们在图2中没有示出。
一对天线14和513(一对电感器)是彼此向对方发送和从对方接收AC信号的电磁耦合元件。天线14和513彼此电磁耦合。
首先，说明半导体芯片11向半导体芯片511发送数据的情况。在这种情况下，通过经由半导体芯片11中的电极垫PD5和PD6接收的控制信号，切换控制电路111驱动发送电路Tx1，并停止接收电路Rx1。另一方面，通过经由半导体芯片511中的电极垫PD5'和PD6'接收的控制信号，半导体芯片511中的切换控制电路512停止发送电路Tx2，并驱动接收电路Rx2。
发送数据VIN1被经由电极垫PD3和PD4从半导体器件1外部输入到半导体芯片11。发送电路Tx1放大从半导体芯片1外部提供的发送数据VIN1(差分信号)，并输出放大后的信号作为发送信号(差分信号)。要注意的是，发送电路Tx1可以如上所述输出通过放大外部输入的基带信号获得的信号，或者可以将外部输入信号转变成基带信号并发送该基带信号。天线14被从发送电路Tx1输出的基带信号(发送信号)驱动，并且根据发送信号产生电磁场。天线513根据由天线14改变的电磁场产生电压电平的接收信号(差分信号)，并将接收信号传递给接收电路Rx2。以这种方式，从发送电路Tx1输出的发送信号经由由天线14和513构成的电磁耦合元件被发送到接收电路Rx2作为接收信号。接收电路Rx2基于从天线513接收的接收信号再现发送数据VIN1，并输出再现数据作为输出数据VOUT2(差分信号)。要注意的是，输出数据VOUT2经由电极垫PD3'和PD4'输出到半导体芯片511之外。
接下来，说明半导体芯片11接收从半导体芯片511发送的数据的情况。在这种情况下，通过经由半导体芯片11中电极垫PD5和PD6接收的控制信号，切换控制电路111驱动接收电路Rx1，并停止发送电路Tx1。另一方面，通过经由半导体芯片511中的电极垫PD5'和PD6'接收的控制信号，半导体芯片511中的切换控制电路512驱动发送电路Tx2，并停止接收电路Rx2。
设置在半导体芯片511上的发送电路Tx2放大发送数据VIN2(差分信号)，并输出放大后的数据作为发送信号(差分信号)。要注意的是，发送电路Tx2可以如上所述输出通过放大外部输入的基带信号获得的信号，或者可以将外部输入信号转变成基带信号并发送该基带信号。天线513被从发送电路Tx2输出的基带信号(发送信号)驱动，并且根据发送信号产生电磁场。天线14根据由天线513改变的电磁场产生电压电平的接收信号(差分信号)，并将接收信号传递给接收电路Rx1。以这种方式，从发送电路Tx2输出的发送信号经由由天线14和513构成的电磁耦合元件被发送到接收电路Rx1作为接收信号。接收电路Rx1基于从天线14接收的接收信号再现发送数据VIN2，并输出再现数据作为输出数据VOUT1(差分信号)。要注意的是，输出数据VOUT1经由电极垫PD3和PD4输出到半导体芯片11之外。
要注意的是，半导体芯片11可以视情况而被改变为仅包括发送电路Tx1和接收电路Rx1之一的电路结构。这也适用于半导体芯片511。
图3是示意性示出图2所示半导体芯片11的布局配置的平面图。在图3的示例中，发送电路Tx1、接收电路Rx1、以及切换控制电路111被放置在半导体芯片11的中心部分上。此外，多个电极垫被放置为在半导体芯片11的外围围绕发送电路Tx1、接收电路Rx1、以及切换控制电路111。要注意的是，图3示意性的示出了半导体芯片11的布局的配置以及接合导线到电极垫的连接配置。图3中没有示出半导体芯片11中应当在发送电路Tx1、接收电路Rx1、切换控制电路111以及电极垫P01至PD8之间形成的布线连接。下面给出的说明除了图3还参考了图1。
和电极垫PD1一样，连接到发送电路Tx1的一个输出端和接收电路Rx1的一个输入端中的每一个的电极垫(第二电极垫)PD2沿半导体芯片11的四个侧边中靠近半导体封装12的形心的两个侧边(顶部和左部侧边)中的至少一个放置。在图3的示例中，电极垫PD1沿着半导体芯片11的顶部侧边放置。具体说来，电极垫PD1放置在半导体芯片11的四个角落中最靠近半导体封装12的形心的角落(图3中的左上角落)附近。
连接到发送电路Tx1的另一个输出端和接收电路Rx1的另一个输入端中的每一个的电极垫(第一电极垫)PD1沿半导体芯片11的四个侧边中靠近半导体封装12的形心的两个侧边(顶部和左部侧边)中的至少一个放置。在图3的示例中，电极垫PD2沿着半导体芯片11的顶部侧边放置。具体说来，电极垫PD2放置在最靠近半导体封装12的形心的角落(图3中的左上角落)附近。
要注意的是，电极垫PD1和PD2被彼此邻近地放置。这是因为当两个信号用于发送差分信号时，一般优选将电极垫PD1和PD2彼此邻近地放置。例如，广为人知的差分发送的另一个优点是抵消共模噪声的能力。发送差分信号的导线彼此邻近地放置，因此由信号线从外部环境接收的噪声可以被差分电路作为共模噪声消除。由于这一实施例中发送的信号是差分信号，如上所述，电极垫PD1和PD2优选彼此邻近的放置。
电极垫PD1和天线14的所述一端通过接合导线17a(接合导线17之一，也称为“第一导线”)电连接。电极垫PD2和天线14的所述另一端被接合导线17b(接合导线17之一，也称为“第二导线”)电连接。要注意的是，天线14的连接接合导线17a的点应当是P17a，而天线14的连接接合导线17b的点应当是P17b。电极垫PDl和PD2、天线14的所述一端和所述另一端被彼此邻近地放置。因此，接合导线17a和17b的长度相对短。这抑制了无线基带传输中的信号带宽变窄。由于基带无线通信中的发送数据是随机位序列，需要在频率谱上更宽的频率带宽中发送和接收信号。在这一实施例中，如上所述，可以将接合导线17a和17b的长度制作得短，因此可以抑制由接合导线引起的信号带宽变窄，并且提供用于发送和接收基带信号的优选结构。
接下来，连接到发送电路Tx1的一个输入端和接收电路Rx1的一个输出端中的每一个的电极垫PD3沿半导体芯片11的四个侧边中靠近半导体器件1的外侧的两个侧边(右部和底部侧边)中的至少一个放置。在图3的示例中，电极垫PD3沿半导体芯片11的右部侧边放置。
和电极垫PD3一样，连接到发送电路Tx1的另一个输入端和接收电路Rx1的另一个输出端中的每一个的电极垫PD4沿半导体芯片11的四个侧边中靠近半导体器件1的外侧的两个侧边(右部和底部侧边)中的至少一个放置。在图3的示例中，电极垫PD4沿半导体芯片11的右部侧边放置。要注意的是，电极垫PD3和PD4被彼此邻近的放置。
另外，用于从半导体器件1向切换控制电路111提供控制信号的电极垫(PD5和PD6)、用于向半导体芯片11提供诸如电源电位和地电位的固定电位的电极垫(PD7和PD8)、以及用于从其它内部电路输入信号及向其它内部电路输出信号的电极垫也沿半导体芯片11的四个侧边中靠近半导体器件1的外侧的两个侧边(右部和底部侧边)放置。除了电极垫PD1和PD2之外的这些电极垫(包括电极垫PD3和PD4)分别经由接合导线17连接到邻近的引线端子15。
半导体芯片11的形心位于由直线连接天线14的两端的线段和在天线14上连接天线14的两端的线构成的闭合曲线之外。也就是说，半导体芯片11的形心位于由直线连接天线14的所述一端和所述另一端的线段和沿着天线14连接天线14的所述一端和所述另一端的线构成的闭合曲线(图4中的虚线)之外。具体说来，在图1的示例中，整个半导体芯片11位于该闭合曲线之外。这抑制了来自天线14的电磁场对半导体芯片11的影响，由此防止了半导体芯片11的故障。
对于天线14的形状和端点，可以考虑各种变化，然而它们可以至少按下面的方式配置。也就是说，半导体芯片11的形心可以位于由直线连接第一连接点(P17a)和第二连接点(P17b)的线段以及沿着天线14连接第一连接点(P17a)和第二连接点(P17b)的线构成的闭合曲线(图4中的虚线)之外，其中第一接合导线(17a)在第一连接点(P17a)处连接到天线14，第二接合导线(17b)在第二连接点(P17b)处连接到天线14。要注意的是，更优选地，如图1所示，第一和第二连接点(P17a和P17b)设置在天线14的端部。
简要地说，在根据这一实施例的半导体器件1中，包括安装在其上以执行无线基带传输的收发器电路的半导体芯片11放置在半导体封装12的角落(更具体地说，在由点划线DL11和DL12划分的四个区域中的一个区域中)。于是，根据这一实施例的半导体器件1可以在半导体芯片的外部连接垫(电极垫)和天线之间以及在半导体芯片和半导体器件外部之间具有更短的信号输入和输出路径，并且还有助于为这些输入和输出路径保留带宽。与相关技术相比，这进一步增大了天线的尺寸(增大了电感)，由此将无线基带传输的通信距离增大到相对长。
此外，在根据这一实施例的半导体器件1中，半导体芯片11的形心位于由天线14围绕的区域之外(更具体地说，闭合曲线之外)。特别是，在根据这一实施例的半导体器件1中，整个半导体芯片11位于由天线14围绕的区域之外(更具体地说，闭合曲线之外)。这使得根据这一实施例的半导体器件1能够抑制来自天线14的电磁场对半导体芯片11的影响，由此防止半导体芯片11的故障。也就是说，可以抑制半导体芯片11的性能恶化。
要注意的是，关于第一天线部分14a，作为示例，这一实施例说明了第一天线体和第一导线连接部分作为示例被形成为垂直的情况，然而，其不必是垂直的。类似地，关于第四天线部分14d，作为示例，这一实施例说明了第二天线体和第二导线连接部分被形成为垂直的情况，然而，其不必是垂直的。
此外，尽管在图2和3中没有示出，除了发送电路Tx1、接收电路Rx1以及切换控制电路111之外，半导体芯片11还可以包括具有各种功能的电路，例如计算电路、时钟发生电路、时钟再现电路、AD/DA转换电路、存储器电路、电源电路。也就是说，这一说明书中图解公开的半导体芯片11的组件仅仅是为了在半导体芯片11和半导体芯片511之间发送和接收基带信号所需要的配置。显然，可以在半导体芯片11和511中形成包括信息处理功能和存储功能的上述电路。例如，尽管没有示出，可以由半导体芯片11中的计算处理器件对从放置在半导体器件1外部的传感器接收的信号进行预定的计算处理，并且可以将由计算处理器件处理过的信息作为基带信号发送给半导体芯片511。
第二实施例
图5是示出根据第二实施例的半导体器件2的平面图。图5所示的半导体器件2与图1所示的半导体器件1在引线端子和天线的平面形状方面不同。在下文中，专注于与图1所示的半导体器件的结构的不同。
图5所示的半导体器件2由半导体芯片21和半导体封装22构成。半导体封装22包括管芯座23、天线24、多个引线端子25、多个悬空引线26、多个接合导线27、以及模塑树脂28(平面图中由虚线围绕的基本上为正方形的部分)。
要注意的是，半导体芯片21对应于图1中的半导体芯片11。半导体封装22对应于图1中的半导体封装12。管芯座23对应于图1中的管芯座13。天线24对应于图1中的天线14。引线端子25对应于图1中的引线端子15。悬空引线26对应于图1中的悬空引线16。接合导线27对应于图1中的接合导线17。模塑树脂28对应于图1中的模塑树脂18。
天线24是在由管芯座23和引线端子25围绕的区域中，沿着管芯座23和引线端子25，以预定宽度形成的，使得天线24的两端都位于管芯座23附近。
更具体地，天线24由第一至第四天线部分24a至24d构成。第一至第四天线部分24a至24d分别对应于第一至第四天线部分14a至14d。天线24的第一至第四天线部分24a至24d的平面形状与天线14的那些部分的平面形状不同。
首先，第一天线部分24a是由第一天线体和第一导线连接部分构成的。具体说来，第一天线体是邻近沿着半导体封装22的底部侧边(第二侧边)基本上平行于底部侧边(第二侧边)形成的引线端子25，以预定宽度形成的。要注意的是，第一天线体的一端位于半导体封装22的左下角落(第二角落)附近。同时，第一天线体的另一端位于半导体封装22的底部侧边的中点附近。也就是说，与图1所示的情况相比，第一天线体的所述另一端的位置更远离管芯座23。
第一导线连接部分被形成为从第一天线体的所述另一端以相对于第一天线体大约135度的角度向半导体封装22的内侧延伸。要注意的是，第一导线连接部分的一端被短接到第一天线体的所述另一端。同时，第一导线连接部分的另一端(对应于天线24的一端)位于管芯座23的四个角落(即半导体芯片21的四个角落)中最靠近半导体封装22的形心的角落附近。
因此，在第一导线连接部分和管芯座23之间，以能够将引线端子25延伸到管芯座23的外围的程度，形成空间区域。
第二天线部分24b和第三天线部分24c与第二天线部分14b和第三天线部分14c类似，因此不再重复对其的说明。
接下来，第四天线部分24d是由第二天线体和第二导线连接部分形成的。具体地说，第二天线体是邻近沿着半导体封装22的右部侧边(第四侧边)基本上平行于右部侧边(第四侧边)形成的引线端子25，以预定宽度形成的。要注意的是，第二天线体的一端位于半导体封装22的右上角落(第四角落)附近，并且被短接到第三天线部分24c的另一端。另一方面，第二天线体的另一端位于半导体封装22的右部侧边的中点附近。也就是说，与图1所示的情况相比，第二天线体的所述另一端的位置更远离管芯座23。
第二导线连接部分被形成为从第二天线体的所述另一端以相对于第二天线体以135度的角度向半导体封装22的内侧延伸。要注意的是，第二导线连接部分的一端被短接到第二天线体的所述另一端。另一方面，第二导线连接部分的另一端(对应于天线24的另一端)位于管芯座23的四个角落(即半导体芯片21的四个角落)中最靠近半导体封装22的形心的角落附近。
因此，在第二导线连接部分和管芯座23之间，以能够将引线端子25延伸到管芯座23的外围的程度，形成空间区域。
要注意的是，第一导线连接部分的所述另一端(对应于天线24的所述一端)和第二导线连接部分的所述另一端(对应于天线24的所述另一端)彼此位置邻近，但是并不接触。
若干个(在此示例中为四个)引线端子25在第一导线连接部分和管芯座23之间的空间区域中延伸。这些引线端子25的末端的位置与半导体封装22内部的半导体芯片21的左部侧边相对。这些引线端子25和沿半导体芯片21的左部侧边放置的电极垫分别经由接合导线相连接。
类似地，也有若干个(在此示例中为四个)引线端子25在第二导线连接部分和管芯座23之间的空间区域中延伸。这些引线端子25的末端的位置与半导体封装22内部的半导体芯片21的顶部侧边相对。这些引线端子25和沿半导体芯片21的顶部侧边放置的电极垫分别经由接合导线相连接。
图5所示的半导体器件2的其它配置与图1所示的半导体器件1的其它配置类似，因此不再重复对它们的说明。
如已经说明的，在根据这一实施例的半导体器件2中，在管芯座23和天线24之间以使得能够形成引线端子25的程度提供了空间区域，并且在该空间区域中形成引线端子25。这有助于半导体封装22内部的半导体芯片21的电极垫和引线端子25经由接合导线27连接。也就是说，在根据这一实施例的半导体器件2中，包括放置到所有四个侧边的电极垫的半导体芯片21被安装以将半导体芯片21上形成的电路的信号线和用于提供固定电位的信号线拉出到外部。要注意的是，此时，天线24的尺寸与图1所示的情况几乎相同。
尽管这个实施例作为示例说明了在第一导线连接部分和管芯座23之间以及在第二导线连接部分和管芯座23之间以能够形成引线端子25的程度形成空间区域的情况，但是不限于此。可以在其任一个中形成空间区域。
也就是说，在这个实施例中，半导体封装22被配置为包括天线24、管芯座23、以及由引线框架构成的引线端子25，一些引线端子25放置在天线24和管芯座23之间。这增大了半导体芯片21和外部的连接端子的数量。此外，可以安装在三个侧边或所有四个侧边包括电极垫的半导体芯片21。
第三实施例
图6是示出根据第三实施例的半导体器件3的平面图。图6所示的半导体器件3相对于图1所示半导体器件1还包括中央分接头。下面专注于与图1所示半导体器件的结构的不同。
图6所示的半导体器件3由半导体芯片31和半导体封装32构成。半导体封装32包括管芯座33、天线34、多个引线端子35、多个悬空引线36、多个接合导线37、以及模塑树脂38(平面图中由虚线围绕的基本上为正方形的部分)。
要注意的是，半导体芯片31对应于图1中的半导体芯片11。半导体封装32对应于图1中的半导体封装12。管芯座33对应于图1中的管芯座13。天线34对应于图1中的天线14。引线端子35对应于图1中的引线端子15。悬空引线36对应于图1中的悬空引线16。接合导线37对应于图1中的接合导线17。模塑树脂38对应于图1中的模塑树脂18。
中央分接头T1被设置在天线34的大致中点(虚拟接地点)。中央分接头T1被设置在除天线34的两端之外的部分，更优选地，中央分接头T1被设置在从两端起等长的部分，使得电感分量将基本上相同。也就是说，更优选地，在天线34中，中央分接头T1和天线34的一端之间的形状与中央分接头T1和天线34的另一端之间的形状基本上相同。
这个中央分接头T1是使用引线框架与引线端子35整体形成的。固定电位经由引线端子从外部提供给中央分接头T1。这使得能够从半导体器件3的外部调节偏置点。
图6所示半导体器件3的其它结构类似于图1所示半导体器件1的其它结构，因此不再重复对它们的说明。
如已经说明的，根据这一实施例的半导体器件3可以通过能够从外部向天线34提供固定电位的中央分接头从半导体器件3的外部调节偏置点。
第四实施例
图7是根据第四实施例的半导体器件4的平面图。图7所示的半导体器件4包括从天线的两端延伸形成的芯片安装部分，以代替图1所示的半导体器件1中的管芯座。下面专注于与图1所示半导体器件1的结构的不同。
图7所示的半导体器件4是由半导体芯片41和半导体封装42构成的。半导体封装42包括天线44、从天线44的两端延伸形成的芯片安装部分49、多个引线端子45、多个悬空引线46、多个接合导线47、以及模塑树脂48(平面图中由虚线围绕的基本上为正方形的部分)。
要注意的是，半导体芯片41对应于图1中的半导体芯片11。半导体封装42对应于图1中的半导体封装12。天线44对应于图1中的天线14。引线端子45对应于图1中的引线端子15。悬空引线46对应于图1中的悬空引线16。接合导线47对应于图1中的接合导线17。模塑树脂48对应于图1中的模塑树脂18。
天线44是在由引线端子45围绕的区域中，沿着引线端子45，以预定宽度形成的，使得天线44的两端都位于安装半导体芯片41的地方附近。此外，芯片安装部分49是在天线44的两端与天线44整体形成的。
更具体地，天线44由第一至第四天线部分44a至44d构成。第一至第四天线部分44a至44d分别对应于第一至第四天线部分14a至14d。
首先，第一天线部分44a是邻近沿着半导体封装42的底部侧边(第二侧边)基本上平行于底部侧边(第二侧边)形成的引线端子45，以预定宽度形成的。要注意的是，第一天线部分44a的一端位于半导体封装42的左下角落(第二角落)附近。同时，第一天线部分44a的另一端位于半导体封装42的右下角落(第一角落)附近。
第一芯片安装部分49a(一个芯片安装部分49)被形成为从第一天线部分44a的所述另一端向半导体封装42的内部延伸从而垂直于第一天线部分44a。这个芯片安装部分49a包括容纳半导体芯片41的大约一半的长度和宽度。
第二天线部分44b和第三天线部分44c类似于第二天线部分14b和第三天线部分14c，因此不再重复对它们的说明。
随后，第四天线部分44d是邻近沿着半导体封装42的右部侧边(第四侧边)基本上平行于右部侧边(第四侧边)形成的引线端子45，以预定宽度形成的。要注意的是，第四天线部分44d的一端位于半导体封装42的右上角落(第四角落)附近。同时，第四天线部分44d的另一端位于半导体封装42的右下角落(第一角落)附近。
第二芯片安装部分49b(另一个芯片安装部分49)被形成为从第四天线部分44d的所述另一端径直延伸。这个芯片安装部分49b包括容纳半导体芯片41的大约另一半的长度和宽度。
要注意的是，第一芯片安装部分49a和第二芯片安装部分49b彼此位置邻近，但是并不接触。所以，天线44的两端未被短接。此外，由第一芯片安装部分49a和第二芯片安装部分49b构成的芯片安装部分49的形状具有足够的尺寸以使得能够安装半导体芯片41。
此外，芯片安装部分49形成在图7的右下区域中，该右下区域是半导体封装42中由点划线DL41和DL42划分开的四个区域中的一个。与此有关地，安装在芯片安装部分49上的半导体芯片41整个被放置在图7的右下区域，该右下区域是半导体封装42中由点划线DL41和DL42划分开的四个区域中的一个。
接下来，半导体芯片41安装在芯片安装部分49上，绝缘膜(未示出)插在它们中间。例如，在半导体器件的晶片形成工艺的最后一个工艺中，在晶片的背面上附着上称为“管芯附着膜”的绝缘膜。在此之后，执行晶片切割，并且将被切单(切割为矩形形状)的半导体芯片41安装在芯片安装部分49上。具体说来，附着在半导体芯片41背面上的管芯附着膜粘附到天线上。于是，半导体芯片41被安装到芯片安装部分49，绝缘膜插在它们中间。
半导体芯片41上的电极垫PD1和天线44的所述一端经由接合导线47a(一个接合导线47)电连接。半导体芯片41的电极垫PD2和天线44的所述另一端经由接合导线47b(一个接合导线47)电连接。要注意的是，天线44的连接接合导线47a的点应当是P47a，天线44的连接接合导线47b的点应当是P47b。电极垫PD1和PD2以及天线的所述一端和所述另一端被放置得彼此邻近。所以，接合导线47a和47b的长度相对短。这抑制了无线基带传输的信号带宽变窄。由于基带无线通信中的发送数据是随机位序列，需要在频率谱上更宽的频率带宽中发送和接收信号。在这一实施例中，如上所述，可以将接合导线47a和47b的长度制作得短，因此可以抑制由接合导线引起的信号带宽变窄，并且提供用于发送和接收基带信号的优选结构。
半导体芯片41上的其它电极垫分别经由接合导线47连接到邻近的引线端子45。
半导体芯片41的形心位于直线连接天线44的两端的线段和在天线44上连接天线44的两端的线构成的闭合曲线之外。也就是说，半导体芯片41的形心位于由直线连接天线44的所述一端和所述另一端的线段和沿着天线44连接天线44的所述一端和所述另一端的线构成的闭合曲线(图8中的虚线)之外。这抑制了来自天线44的电磁场对半导体芯片41的影响，由此防止了半导体芯片41的故障。
以与第一实施例类似的方式，半导体芯片41的形心位于由连接第一连接点(P47a)和第二连接点(P47b)的线段以及沿着天线44连接第一连接点(P47a)和第二连接点(P47b)的线构成的闭合曲线(图8中的虚线)之外，其中第一接合导线(47a)在第一连接点(P47a)处连接到天线44，第二接合导线(47b)在第二连接点(P47b)处连接到天线44。如在这个实施例中一样，更优选地，第一和第二连接点(P47a和P47b)设置在天线44的端部。
图7所示的半导体器件4的其它结构与图1所示的半导体器件类似，因此不再重复对它们的说明。
因此，根据这一实施例的半导体器件4可以实现与图1所示半导体器件1等同的优点。另外，根据这一实施例的半导体器件4不包括管芯座，因此，天线的尺寸可以比图1所示半导体器件1中天线的尺寸大。因此，根据这一实施例的半导体器件4可以进一步增大无线基带传输的通信距离。
(半导体器件4的第一变型)
图9是示出作为图7所示的半导体器件4的变型的半导体器件4a的平面图。图9所示的半导体器件4a包括芯片安装部分50，以代替图7所示的半导体器件4的芯片安装部分49。图9所示的半导体器件4a的其它结构与图7所示的半导体器件4的其它结构类似。因此，图9所示的半导体器件4a的其它组件用与图7所示的半导体器件4的其它组件相同的附图标记表示，并且不再重复对它们的说明。
芯片安装部分50由第一芯片安装部分50a和第二芯片安装部分50b构成。第一芯片安装部分50a是从第一天线部分44a的所述另一端(对应于天线44的所述一端)延伸形成的。第二芯片安装部分50b是从第四天线部分44d的所述另一端(对应于天线44的所述另一端)延伸形成的。换句话说，第一芯片安装部分50a是与第一天线部分44a的所述另一端(对应于天线44的所述一端)整体形成的。第二芯片安装部分50b是与第四天线部分44d的所述另一端(对应于天线44的所述另一端)整体形成的。第一芯片安装部分50a和第二芯片安装部分50b被形成为其间具有预定间隔。
此外，第一芯片安装部分50a和第二芯片安装部分50b的相对侧边基本上平行于连接半导体封装42的四个角落中离半导体芯片41最近的角落(第一角落)和与其相对的角落(第三角落)的对角线。
要注意的是，芯片安装部分50可以具有任何结构，只要芯片安装部分50的形状具有足够的尺寸以使得能够安装半导体芯片41而不使第一芯片安装部分50a和第二芯片安装部分50b彼此接触。
(半导体器件4的第二变型)
图10是示出作为图7所示的半导体器件4的变型的半导体器件4b的平面图。图10所示的半导体器件4b包括芯片安装部分51，以代替图7所示的半导体器件4的芯片安装部分49。图10所示的半导体器件4b的其它结构与图7所示的半导体器件4的其它结构类似。因此，图10所示的半导体器件4b的其它组件用与图7所示的半导体器件4的其它组件相同的附图标记表示，并且不再重复对它们的说明。
芯片安装部分51由第一芯片安装部分51a和第二芯片安装部分51b构成。第一芯片安装部分51a是从第一天线部分44a的所述另一端(对应于天线44的所述一端)延伸形成的。第二芯片安装部分51b是从第四天线部分44d的所述另一端(对应于天线44的所述另一端)延伸形成的。换句话说，第一芯片安装部分51a是与第一天线部分44a的所述另一端(对应于天线44的所述一端)整体形成的。第二芯片安装部分51b是与第四天线部分44d的所述另一端(对应于天线44的所述另一端)整体形成的。第一芯片安装部分51a和第二芯片安装部分51b被形成为其间具有预定间隔。
此外，第一芯片安装部分51a和第二芯片安装部分51b的相对侧边基本上平行于连接半导体封装42的四个角落中离半导体芯片41最近的角落(第一角落)和与其相对的角落(第三角落)的对角线。另外，第一芯片安装部分51a和第二芯片安装部分51b的相对侧边被配置为连续的阶梯(锯齿形)。
要注意的是，芯片安装部分51可以具有任何结构，只要芯片安装部分51的形状具有足够的尺寸以使得能够安装半导体芯片41而不使第一芯片安装部分51a和第二芯片安装部分51b彼此接触。
在图7、9、10所示的例子中，半导体封装42还包括与天线44的所述一端整体形成以安装半导体芯片41的一部分的第一芯片安装部分(49a、50a、51a)和与天线44的所述另一端整体形成以安装半导体芯片41的另一部分的第二芯片安装部分(49b、50b、51b)，第一芯片安装部分与第二芯片安装部分之间有预定间隔。
要注意的是，在这些例子中，第一芯片安装部分(49a、50a、51a)和第二芯片安装部分(49b、50b、51b)并非必须形成在天线44的两端，而是可以形成在天线的一部分处。芯片安装部分(49、50、51)被狭缝划分为两个区域(即第一和第二芯片安装部分)。
也就是说，半导体封装42包括与天线44整体形成的芯片安装部分(49、50、51)。芯片安装部分被狭缝划分为两个区域，并且被配置为在该区域中在中间插入绝缘材料的情况下安装半导体芯片41。
要注意的是，如在这个实施例中所图解的，第一和第二芯片安装部分优选被形成在分别与天线的所述一端和所述另一端最接近的可能位置。这增大了天线44的电感。
在图9和10中，这些狭缝基本上平行于连接半导体封装42的四个角落中离半导体芯片最近的角落和与其相对的角落的对角线。在图10中，该狭缝是锯齿形的。
(半导体器件4的第三变型)
图11是示出作为图7所示的半导体器件4的变型的半导体器件4c的平面图。图11所示的半导体器件4c包括芯片安装部分52，以代替图7所示的半导体器件4的芯片安装部分49。图11所示的半导体器件4c的其它结构与图7所示的半导体器件4的其它结构类似。因此，图11所示的半导体器件4c的其它组件用与图7所示的半导体器件4的其它组件相同的附图标记表示，并且不再重复对它们的说明。
第一芯片安装部分52是从第一天线部分44a的所述另一端(对应于天线44的所述一端)延伸形成的。换句话说，芯片安装部分52是与第一天线部分44a的所述另一端(对应于天线44的所述一端)整体形成的。这个芯片安装部分52的形状具有足够的尺寸以使得能够安装半导体芯片41。要注意的是，这个芯片安装部分52与第四天线部分44d的所述另一端(对应于天线44的所述另一端)不接触。
要注意的是，芯片安装部分52可以具有任何结构，只要芯片安装部分52与天线44的所述一端和所述另一端之一整体形成，芯片安装部分52被形成为与天线44的所述一端和所述另一端中的另一个具有预定间隔，并且具有足够的尺寸以使得能够安装半导体芯片41。
也就是说，半导体器件4c还包括用于安装半导体芯片41的芯片安装部分52，芯片安装部分52与天线44的所述一端和所述另一端之一整体形成，并且还被形成为与天线44的所述一端和所述另一端中的另一个具有预定间隔。
要注意的是，芯片安装部分52可以并非必须形成在天线44的端部，而是可以形成在天线44的一部分处。
也就是说，半导体封装42被配置为包括与天线44整体形成的芯片安装部分52，并且被配置为在芯片安装部分52上在中间插入绝缘材料的情况下安装半导体芯片41。
要注意的是，如在这个实施例中所图解的，芯片安装部分52优选被形成在与天线44的端部最接近的可能位置。这增大了天线44的电感。
(根据上述实施例的半导体器件和相关技术之间的区别)
下面说明根据上述实施例的半导体器件和相关技术之间的区别。
在用于形成半导体封装中的天线的相关技术中，很难使用封装中的区域来使天线的尺寸最大化，有利的是，以Gbps数据速率发送基带信号。具体说来，使用根据现有技术的封装中的天线，半导体芯片的外部连接垫和天线之间以及半导体芯片的外部连接垫和封装的外部连接引脚之间的距离较长。这导致信号传播的发送路径的带宽变窄从而用于发送和接收随机数据的基带发送质量恶化的问题。此外，难以增大天线的尺寸(增大电感)同时抑制来自天线的电磁场对半导体芯片的影响。换句话说，在相关技术中，难以为将要从半导体芯片和半导体封装拉出的外部连接引脚保留带宽以用于良好的基带发送，也难以即实现通过小封装尺寸降低成本又增大天线尺寸以提高天线之间的基带发送性能。此外，以前不可能增大封装中天线的尺寸而不恶化半导体芯片的性能。下面详细说明每个专利文献中公开的相关技术和根据上述实施例的半导体器件之间的区别。
首先，在日本未审查专利申请公开文件No.2009-278051公开的半导体器件中，天线形成在半导体封装之外的安装衬底上。另一方面，在根据上述实施例的半导体器件中，天线形成在半导体封装之中。也就是说，天线的配置本来就完全不同。
要注意在日本未审查专利申请公开文件No.2009-278051公开的半导体器件中，天线的一部分也形成在半导体封装内侧。然而，根据这一相关技术的半导体器件将半导体芯片安装在半导体封装的中心，这样半导体封装中天线的尺寸不能增大。
当通过日本未审查专利申请公开文件No.2009-278051公开的技术增大天线尺寸时，封装尺寸将相应增大，成本也将相应增加。此外，当形成天线以围绕半导体芯片来尝试增大天线尺寸时，半导体芯片的性能由于由天线产生的电磁场的影响而恶化。简而言之，这一相关技术的半导体器件不能够在不使半导体芯片的性能恶化的情况下增大天线尺寸。
此外，在日本专利No.3877732以及日本未审查专利申请公开文本No.2006-221211和No.2005-38232公开的结构中，半导体芯片安装在半导体封装的中心，并且天线被形成为围绕半导体芯片。因此，半导体芯片的外部连接垫(电极垫)和天线之间以及半导体芯片和半导体器件外部之间信号输入和输出路径变得相对长，由此使得其难以为这些输入和输出路径保留带宽。此外，半导体芯片的性能由于由天线产生的电磁场的影响而恶化。换句话说，这些相关技术中的结构不能在不恶化半导体芯片的性能的情况下增大封装中的天线尺寸。特别是，在日本未审查专利申请公开文本No.2006-221211公开的结构中，管芯座完全包括在天线的内径中。为了制作具有这种结构的半导体器件，需要在切割引线框架之前使管芯座和天线线圈电分离，因此在封装工艺中必须使用绝缘支撑件来支撑管芯座。这增加了制作成本。
此外，在日本专利No.3563672中公开的高频模块将半导体芯片安装在半导体封装的一个侧边的中点附近，因此不能增大半导体封装中的天线尺寸。换句话说，在封装的总面积中，可以用作天线的面积小。
另外，在日本专利No.3926323公开的半导体器件中，多个由引线框架形成的被划分开的天线经由半导体芯片电连接。由于这个原因，电流流过天线上彼此具有相反相位的相邻导线，并且产生负的互感，由此减小了天线线圈的电感。也就是说，每单位面积的电感减小了，并且为了实现期望的电感值，必须增大封装尺寸，这将增加成本。
而在根据上述实施例的半导体器件中，半导体芯片放置在半导体封装的角落(详细内容请参见上面的说明)，半导体芯片的形心位于由引线框架构成的天线所围绕的区域之外(详细内容请参见上面的说明)。这使得根据上述实施例的半导体封装能够增大封装中的天线尺寸而不使半导体封装的性能恶化，性能比相关技术的好。此外，根据上述实施例的半导体器件不需要使用绝缘悬空引线来支撑管芯座，由此可以防止增加制作成本。
接下来，在无线基带传输中，一般使用差分信号来执行精确的信号交换。基带传输还需要防止信号带宽变窄和发送宽带信号。因此，需要将用于输入和输出差分信号的电极垫(对应于PD1和PD2)和天线的两端靠近放置，以进一步具有尽可能短的接合引线。然而，在日本未审查专利申请公开文本No.2009-278051、日本专利No.3563672和No.3877732、以及日本未审查专利申请公开文本No.2006-221211和No.2005-38232公开的结构中，由于诸如天线两端距离远的原因，接合导线的长度相对较长，这使得信号带宽变窄。
在使用无线调制技术的一般无线通信中，必须包括匹配电路以便仅通过使用载波频率获得增益。然而，在无线基带传输中，如前所述发送随机数据，因此发送信号具有频率轴上的宽带谱。因此，用于与天线和外部信息处理设备一起输入和输出信号的信号引脚的信号带必须是宽范围频带。当如在上述相关技术中那样信号带宽变窄时，不能执行精确的基带信号发送。
另一方面，在根据本实施例的半导体器件中，由于用于与天线一起输入和输出差分信号的电极垫(对应于PD1和PD2)与天线两端靠近放置，这样的问题将不会发生。
另外，在日本未审查专利申请公开文本No.2005-38232公开的结构中，半导体芯片的信号仅经由天线输入和输出。另一方面，在根据上述实施例的半导体器件中，半导体芯片之间的信号发送和接收经由天线执行，然而发送信号向半导体芯片的输入和接收信号从半导体芯片对外的输出可以通过有线连接来执行。因此，根据上述实施例的半导体器件能够有利地向半导体芯片11和511以及位于半导体器件1之外的信息处理设备发送信息，这在日本未审查专利申请公开文本No.2005-38232中没有考虑到。
如上所述，在根据第一至第四实施例的半导体器件中，包括用于执行无线基带传输的收发电路的半导体芯片放置在半导体封装12的角落。这使得根据第一至第四实施例的半导体器件能够减小半导体芯片的外部连接垫(电极垫)和天线之间以及半导体芯片和半导体器件外部之间的信号输入和输出路径的长度，并且还有助于为这些输入和输出路径保留带宽。此外，由于与相关技术相比封装中天线的尺寸可以增大，无线基带传输的通信距离可以相对长。
此外，在根据第一至第四实施例的半导体器件中，半导体芯片的形心位于由天线围绕的区域之外(具体说来，上述闭合曲线之外)。这使得根据上述实施例的半导体器件能够抑制来自天线的电磁场对半导体芯片的影响，由此防止半导体芯片的故障。因此，可以防止半导体芯片的性能恶化。
此外，在根据第一至第四实施例的半导体器件中，在其制作工艺中，使用与引线端子整体形成的悬空引线而不使用绝缘支撑件来支撑天线和管芯座。这消除了对绝缘支撑件的需要，并且抑制了制作成本的增加。此外，由于使用与引线端子整体形成的悬空引线可以稳固的固定天线和管芯座，可以提高引线接合的良率。
例如，在一对半导体器件彼此相对地放置的通信系统中，可以增大天线彼此面对的面积，由此也增大接收信号的幅度。换句话说，为了在接收侧获得期望的信号幅度，从发送电路输出的信号幅度可以变小。也就是说，发送电路的功耗可以减小。
尽管基于实施例详细说明了发明人做出的本实用新型，但是本实用新型不限于上述实施例，而是显然在本实用新型的范围内可以做出各种修改。
尽管上述第一至第四实施例作为示例说明了半导体器件的平面形状是基本上为正方形的情况，但是不限于此。例如，如图13所示，半导体器件的平面形状可以是矩形。也就是说，半导体器件的平面形状可以是矩形或基本上为矩形，包括正方形和矩形。
要注意的是，在图13中，半导体器件1'、半导体芯片11'、半导体封装12'、管芯座13'、天线14'、引线端子15'、悬空引线16'、接合导线17'以及模塑树脂18'分别对应于半导体器件1、半导体芯片11、半导体封装12、管芯座13、天线14、引线端子15、悬空引线16、接合导线17以及模塑树脂18。
可替换地，半导体器件或半导体封装的平面形状可以为多边形。在这种情况下，如在上面的例子中一样，半导体芯片安装在由连接构成该多边形的侧边中的最长侧边和与该最长侧边相对且平行的侧边的中点的线、以及连接垂直于最长侧边的侧边和与垂直于最长侧边的侧边相对且平行的侧边的中点的线划分的四个区域中的一个中。
第一至第四实施例说明了半导体封装为QFP的示例，但是不限于此。例如，半导体封装可以是QFN(四方扁平无引脚封装)。可替换地，如图14所示，半导体封装可以是SOP(小型封装)。
要注意的是，在图14中，半导体器件1″、半导体芯片11″、半导体封装12″、管芯座13″、天线14″、引线端子15″、悬空引线16″、接合导线17″以及模塑树脂18″分别对应于图1中的半导体器件1、半导体芯片11、半导体封装12、管芯座13、天线14、引线端子15、悬空引线16、接合导线17以及模塑树脂18。
第一至第四实施例所示的天线的平面形状优选是相对于连接第一和第三角落(右下角落和左上角落)的对角线对称的。这改善了收发器信号(差分信号)的对称性，因此即使当例如以高数据速率进行通信时，也可以以高准确度发送数据。此外，例如，当一对半导体器件彼此相对放置时，天线容易地彼此面对。
此外，第一至第四实施例作为示例说明了第一天线部分(图1、5和6中为第一天线部分的第一天线体)、第二天线部分、第三天线部分、以及第四天线部分(图1、5和6中为第四天线部分的第二天线体)平行于半导体封装的四个侧边形成的情况。然而，它们并不必然需要是平行的。
进一步地，第一至第四实施例作为示例说明了半导体芯片的四个侧边分别平行于半导体半导体封装的四个侧边的情况，但是它们并不必须平行。例如，半导体芯片11的四个侧边可以分别与半导体封装形成45度角。要注意的是，管芯座和芯片安装部分的平面形状根据半导体芯片的放置状态而适当改变。
此外，第一至第四实施例作为示例说明了天线宽度固定(预定宽度)的情况，但它们并不必须固定。天线宽度可以根据例如无线基带传输的通信距离等适当改变。此外，例如，天线宽度大于引线端子宽度。
第一至第四实施例作为示例说明了天线的两端位于管芯座(即半导体芯片)的四个角落中最靠近半导体封装的形心的角落附近，但其不限于此。当电极垫PD1和PD2以及半导体芯片的天线的两端彼此邻近地放置时，天线两端的位置可以适当改变。在这种情况下，电极垫PD1和PD2的放置位置被适当改变。
此外，第一至第四实施例作为示例说明了在管芯座或芯片安装部分上安装一个半导体芯片的情况，但其不限于此。可以在管芯座或芯片安装部分上安装两个或更多个半导体芯片。在下文中，使用附图15至19说明一些示例。
图15是示出作为图1所示半导体器件1的变型的半导体器件1a的平面图。图15所示半导体器件1a包括安装在管芯座13上的两个半导体芯片11a和11b，以代替图1所示的半导体器件1中的半导体芯片11。要注意的是，两个半导体芯片11a和11b经由接合导线17连接。
图16是示出作为图5所示半导体器件2的变型的半导体器件2a的平面图。图15所示半导体器件2a包括安装在管芯座23上的两个半导体芯片21a和21b，以代替图5所示的半导体器件2中的半导体芯片21。要注意的是，两个半导体芯片21a和21b经由接合导线27连接。
图17是示出作为图6所示半导体器件3的变型的半导体器件3a的平面图。图17所示半导体器件3a包括安装在管芯座33上的两个半导体芯片31a和31b，以代替图6所示的半导体器件3中的半导体芯片31。要注意的是，两个半导体芯片31a和31b经由接合导线37连接。
图18是示出作为图7所示半导体器件4的变型的半导体器件4d的平面图。图18所示半导体器件4d包括安装在芯片安装部分49上的两个半导体芯片41a和41b，以代替图7所示的半导体器件4中的半导体芯片41。要注意的是，两个半导体芯片41a和41b经由接合导线47连接。
图19是示出作为图11所示半导体器件4c的变型的半导体器件4e的平面图。图19所示半导体器件4e包括安装在芯片安装部分52上的两个半导体芯片41c和41d，以代替图11所示的半导体器件4c中的半导体芯片41。要注意的是，两个半导体芯片41c和41d经由接合导线47连接。
在图15至19中，一个半导体芯片(第一半导体芯片)11a、21a、31a、41a、以及41c具有分别等同于半导体芯片11、21、31、41、以及41的功能。这就是说，一个半导体芯片11a、21a、31a、41a、以及41c每个都包括发送电路Tx1和接收电路Rx1中的至少一个。另外，一个半导体芯片11a、21a、31a、41a、以及41c还可以包括上述切换控制电路111、计算电路、时钟发生电路、时钟再现电路、AD/DA转换电路、存储器电路、电源电路等等中的一些。同时，另一个半导体芯片(第二半导体芯片)11b、21b、31b、41b、以及41d每个都包括剩余的切换控制电路111、计算电路、时钟发生电路、时钟再现电路、AD/DA转换电路、存储器电路、电源电路等等、或其它电路中的一些或全部。
要注意的是，此时，所述一个和另一个半导体芯片(第一和第二半导体芯片)放置在半导体封装中由连接两对相对侧边的中点的线段划分的四个区域中的一个中。此外，所述一个和另一个半导体芯片(第一和第二半导体芯片)的形心位于由直线连接天线的两端的线段和在天线上连接天线的两端的线构成的闭合曲线之外。也就是说，半导体芯片的形心位于由直线连接天线的所述一端和所述另一端的线段和沿着天线连接天线的所述一端和所述另一端的线构成的闭合曲线之外。于是，安装多个半导体芯片(如图15至19中所示的半导体芯片)的半导体器件可以实现等同于第一至第四实施例的优点。此外，所安装的半导体芯片的数量可以适当改变，只要满足这些条件。
要注意的是，半导体芯片11、21、31、41、11a、11b、21a、21b、31a、31b、41a、41b、41c以及41d一般被形成为矩形。一般地广义而言，半导体芯片被形成为基本上相同，半导体芯片11、21、31、41、11a、11b、21a、21b、31a、31b、41a、41b、41c以及41d的形心对应于安装半导体芯片之处的表面上的对角线的交叉点。
本领域技术人员可以在期望时结合第一至第四实施例。
尽管依照若干个实施例描述了本实用新型，本领域技术人员将认识到，本实用新型可以在所附权利要求的精神和范围之内以各种变型实践，并且本实用新型不限于上面描述的例子。
此外，权利要求的范围不受上面描述的实施例的限制。
此外，要注意的是，申请人意图包括所有权利要求元素的等同物，即使在审查实践过程中进行了后续修改。

Claims (20)

1.一种半导体器件，其特征在于包括：
半导体芯片；以及
半导体封装，密封所述半导体芯片，并且具有基本上为矩形的平面形状，
所述半导体芯片包括：
第一和第二电极垫；以及
经由所述第一和第二电极垫发送信号的发送电路和经由所述第一和第二电极垫接收信号的接收电路中的至少一个，
所述半导体封装包括：
由引线框架形成的天线；
连接所述天线和所述第一电极垫的第一导线；以及
连接所述天线和所述第二电极垫的第二导线，
所述半导体芯片被放置在所述半导体封装的由连接所述半导体封装的两对相对侧边的中点的线段划分的四个区域中的一个中，并且
所述半导体芯片的形心位于由直线连接第一连接点和第二连接点的线段以及沿着所述天线连接所述第一连接点和所述第二连接点的线构成的闭合曲线之外，所述天线和所述第一导线在所述第一连接点处连接，所述天线和所述第二导线在所述第二连接点处连接。
2.根据权利要求1的半导体器件，其特征在于所述四个区域是由连接第一侧边和第二侧边的中点的线以及连接第三侧边和第四侧边的中点的线划分的，所述第一侧边为构成半导体封装的外周边的侧边中的最长侧边，所述第二侧边为与所述第一侧边相对且平行的侧边，所述第三侧边为垂直于所述第一侧边的侧边，所述第四侧边为与所述第三侧边相对且平行的侧边。
3.根据权利要求1的半导体器件，其特征在于整个半导体芯片放置在所述闭合曲线之外。
4.根据权利要求1的半导体器件，其特征在于所述第一和第二电极垫沿着所述半导体芯片的四个侧边中位于半导体封装内部的侧边放置。
5.根据权利要求1的半导体器件，其特征在于还包括：
管芯座；以及
多个引线端子，
所述天线、所述管芯座、以及所述多个引线端子是使用引线框架形成的，并且
所述半导体芯片安装在所述管芯座上，并且连接到所述多个引线端子中的一些或全部。
6.根据权利要求5的半导体器件，其特征在于所述多个引线端子中的一些被放置在所述天线和所述管芯座之间。
7.根据权利要求1的半导体器件，其特征在于所述半导体封装还包括管芯座，所述管芯座被形成为与所述天线电分离并且用于安装所述半导体芯片。
8.根据权利要求1的半导体器件，其特征在于所述半导体封装还包括芯片安装部分，所述芯片安装部分与所述天线的一端和另一端中的一个整体形成，并且还被形成为与所述天线的所述一端和所述另一端中的剩余一个具有预定间隔。
9.根据权利要求1的半导体器件，其特征在于所述半导体封装还包括：
与所述天线的一端整体形成并且用于安装半导体芯片的一部分的第一芯片安装部分；以及
与所述天线的另一端整体形成并且用于安装半导体芯片的另一部分的第二芯片安装部分，所述第二芯片安装部分还被形成为与所述第一芯片安装部分具有预定间隔。
10.根据权利要求9的半导体器件，其特征在于所述第一和第二芯片安装部分的相对侧边中的每一个都与连接所述半导体封装的四个角落中最接近所述半导体芯片的角落和与其相对的角落的对角线基本上平行。
11.根据权利要求10的半导体器件，其特征在于所述第一和第二芯片安装部分的相对侧边中的每一个都被形成为锯齿形。
12.根据权利要求1的半导体器件，其特征在于所述天线包括被从外部提供固定电位的中央分接头。
13.根据权利要求12的半导体器件，其特征在于在所述天线中，所述中央分接头和所述天线的一端之间的形状与所述中央分接头和所述天线的另一端之间的形状基本上相同。
14.根据权利要求1的半导体器件，其特征在于所述半导体封装具有基本上正方形的平面形状。
15.根据权利要求14的半导体器件，其特征在于所述天线被形成为相对于连接所述半导体封装的四个角落中最接近所述半导体芯片的角落和与其相对的角落的对角线是对称的。
16.根据权利要求1的半导体器件，其特征在于所述天线沿着所述半导体封装的四个侧边以预定宽度形成。
17.根据权利要求1的半导体器件，其特征在于所述半导体封装的四个角落中的至少一个被倒角。
18.根据权利要求1的半导体器件，其特征在于
所述半导体芯片包括：
所述发送电路；以及
用于执行预定的计算处理的计算处理器件，并且
所述发送电路是经由所述第一和第二电极垫根据由所述计算处理器件处理过的信息发送信号的发送电路。
19.根据权利要求1的半导体器件，其特征在于除了作为所述半导体芯片的第一半导体芯片，还包括与所述第一半导体芯片不同的第二半导体芯片，
所述第一和第二半导体芯片都放置在所述半导体封装的由连接所述半导体封装的两对相对侧边的中点的线段划分的四个区域中的一个中，并且
所述第一和第二半导体芯片的形心位于由直线连接所述第一连接点和所述第二连接点的所述线段以及沿着所述天线连接所述第一连接点和所述第二连接点的所述线构成的所述闭合曲线之外，所述天线和所述第一导线在所述第一连接点处连接，所述天线和所述第二导线在所述第二连接点处连接。
20.一种通信系统，其特征在于包括一对根据权利要求1至19中任何一项的半导体器件，所述一对半导体器件被放置为彼此相对使得所述天线彼此面对。
CN2013200596970U 2012-02-03 2013-02-01 半导体器件和包括半导体器件的通信系统 Withdrawn - After Issue CN203192791U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-021773 2012-02-03
JP2012021773A JP5734217B2 (ja) 2012-02-03 2012-02-03 半導体装置

Publications (1)

Publication Number Publication Date
CN203192791U true CN203192791U (zh) 2013-09-11

Family

ID=47709829

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2013200596970U Withdrawn - After Issue CN203192791U (zh) 2012-02-03 2013-02-01 半导体器件和包括半导体器件的通信系统
CN201310041020.9A Expired - Fee Related CN103247591B (zh) 2012-02-03 2013-02-01 半导体器件和包括半导体器件的通信系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310041020.9A Expired - Fee Related CN103247591B (zh) 2012-02-03 2013-02-01 半导体器件和包括半导体器件的通信系统

Country Status (6)

Country Link
US (1) US8897832B2 (zh)
EP (1) EP2624295A2 (zh)
JP (1) JP5734217B2 (zh)
KR (1) KR20130090363A (zh)
CN (2) CN203192791U (zh)
TW (1) TWI556358B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247591A (zh) * 2012-02-03 2013-08-14 瑞萨电子株式会社 半导体器件和包括半导体器件的通信系统
CN112214131A (zh) * 2014-10-31 2021-01-12 商升特公司 降低移动设备中的接近和触摸检测的射频干扰的方法和设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6129657B2 (ja) * 2013-06-20 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2016100702A (ja) 2014-11-20 2016-05-30 ルネサスエレクトロニクス株式会社 半導体装置及び送受信システム
JP6622649B2 (ja) 2015-12-21 2019-12-18 ホシデン株式会社 非接触通信モジュール
EP3504765A1 (en) * 2016-08-26 2019-07-03 NuCurrent, Inc. Wireless connector system
CN110137158A (zh) * 2019-06-04 2019-08-16 广东气派科技有限公司 一种封装模块天线的封装方法及封装结构
TWI749580B (zh) * 2020-06-08 2021-12-11 星河半導體股份有限公司 多通道天線晶片測試系統及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909050A (en) * 1997-09-15 1999-06-01 Microchip Technology Incorporated Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor
JP2000299438A (ja) * 1999-04-15 2000-10-24 Hitachi Ltd 半導体集積回路
JP4018312B2 (ja) * 2000-02-21 2007-12-05 株式会社ルネサステクノロジ 無線通信装置
JP3563672B2 (ja) 2000-06-26 2004-09-08 シャープ株式会社 高周波モジュール及びその製造方法
KR100993276B1 (ko) * 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
WO2004042868A1 (en) * 2002-11-07 2004-05-21 Fractus, S.A. Integrated circuit package including miniature antenna
JP2005038232A (ja) 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 集積回路装置とそれを用いた非接触型ｉｃカード
JP3926323B2 (ja) 2003-12-18 2007-06-06 松下電器産業株式会社 半導体装置および半導体装置の製造方法
JP3877732B2 (ja) 2004-02-26 2007-02-07 松下電器産業株式会社 リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法
JP4743588B2 (ja) 2005-02-08 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP4892253B2 (ja) * 2006-02-28 2012-03-07 ルネサスエレクトロニクス株式会社 電子装置
JP5291381B2 (ja) 2008-05-19 2013-09-18 ルネサスエレクトロニクス株式会社 半導体パッケージ
US8201748B2 (en) * 2009-04-27 2012-06-19 Impinj, Inc. Packaged RFID IC with integrated antenna
TWI506710B (zh) * 2009-09-09 2015-11-01 Renesas Electronics Corp 半導體裝置之製造方法
JP2010166100A (ja) * 2010-05-06 2010-07-29 Panasonic Corp 樹脂封止型半導体装置
JP5706103B2 (ja) * 2010-05-25 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5734217B2 (ja) * 2012-02-03 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247591A (zh) * 2012-02-03 2013-08-14 瑞萨电子株式会社 半导体器件和包括半导体器件的通信系统
CN103247591B (zh) * 2012-02-03 2017-05-03 瑞萨电子株式会社 半导体器件和包括半导体器件的通信系统
CN112214131A (zh) * 2014-10-31 2021-01-12 商升特公司 降低移动设备中的接近和触摸检测的射频干扰的方法和设备
CN112214131B (zh) * 2014-10-31 2023-12-08 商升特公司 降低移动设备中的接近和触摸检测的射频干扰的方法和设备

Also Published As

Publication number Publication date
TW201338103A (zh) 2013-09-16
JP5734217B2 (ja) 2015-06-17
US8897832B2 (en) 2014-11-25
KR20130090363A (ko) 2013-08-13
EP2624295A2 (en) 2013-08-07
TWI556358B (zh) 2016-11-01
US20130203361A1 (en) 2013-08-08
JP2013161905A (ja) 2013-08-19
CN103247591B (zh) 2017-05-03
CN103247591A (zh) 2013-08-14

Similar Documents

Publication Publication Date Title
CN203192791U (zh) 半导体器件和包括半导体器件的通信系统
US10269729B2 (en) Semiconductor packages having wire bond wall to reduce coupling
TWI606778B (zh) 具有電氣隔離且具有介電傳輸媒介的ｅｈｆ通訊
JP5216532B2 (ja) 半導体集積回路
US9093756B2 (en) Antenna, transmitter device, receiver device, three-dimensional integrated circuit, and contactless communication system
KR100891763B1 (ko) 반도체 장치
US7453142B2 (en) System and method for implementing transformer on package substrate
US11652079B2 (en) Backside metalization with through-wafer-via processing to allow use of high Q bond wire inductances
JP4592542B2 (ja) 半導体装置
US7436683B2 (en) Wafer level packaging structure with inductors and manufacture method thereof
CN104716107A (zh) 具有用于减小电磁耦合的隔离墙的半导体封装
CN105514589A (zh) 通信终端设备
CN101499472B (zh) 半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置
US9007152B2 (en) Transmission line, impedance transformer, integrated circuit mounted device, and communication device module
US10506704B1 (en) Electromagnetically-shielded microelectronic assemblies and methods for the fabrication thereof
JPWO2011001992A1 (ja) 半導体装置、該装置に用いられる実装基板及び該実装基板の製造方法
US7250673B2 (en) Signal isolation in a package substrate
CN105529312A (zh) 封装结构
CN109564910A (zh) 半导体组装件及其制造方法
JP2009003829A (ja) 無線タグ
KR101938227B1 (ko) 도파관 패키지
KR20110072278A (ko) 유도결합 통신수단을 구비한 전자소자

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20130911

Effective date of abandoning: 20170503

AV01 Patent right actively abandoned

Granted publication date: 20130911

Effective date of abandoning: 20170503