CN111323689B - 测试键检测电路 - Google Patents

测试键检测电路 Download PDF

Info

Publication number
CN111323689B
CN111323689B CN201811524365.9A CN201811524365A CN111323689B CN 111323689 B CN111323689 B CN 111323689B CN 201811524365 A CN201811524365 A CN 201811524365A CN 111323689 B CN111323689 B CN 111323689B
Authority
CN
China
Prior art keywords
circuit
test key
oscillators
test
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811524365.9A
Other languages
English (en)
Other versions
CN111323689A (zh
Inventor
吴昆源
王伟任
陈建孚
许振贤
陈元辉
陈瑞瑶
顾政宗
黄智宏
蔡承洋
陈毓霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201811524365.9A priority Critical patent/CN111323689B/zh
Priority to US16/249,812 priority patent/US11348847B2/en
Publication of CN111323689A publication Critical patent/CN111323689A/zh
Application granted granted Critical
Publication of CN111323689B publication Critical patent/CN111323689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/252—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with conversion of voltage or current into frequency and measuring of this frequency
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Abstract

本发明公开一种测试键检测电路，包括多个振荡器与驱动电路。每一个所述振荡器具有致能端、电压端以及输出端，其中所述多个致能端，是连接到一个共同致能端。驱动电路接收所述多个振荡器的所述多个输出端以及增加所述多个输出端中所选择的其中一个的驱动水平，成为频率输出。

Description

测试键检测电路
技术领域
本发明涉及一种半导体制造技术，且特别是关于用于半导体制造的测试键检测电路。
背景技术
集成电路是使用半导体制造技术的不同工艺(process)在晶圆(wafer)逐层形成不同元件结构，最后完成集成电路的结构。另外，在晶圆上有大量相同的集成电路同时被制造。为了要确保集成电路是否如设计所预期的结构被正确制造完成，在晶圆上或是集成电路中也会设置有测试键，用以在制造过程中可以检测所完成的电路结构的性能。测试键在半导体制造的功用是一般所知，在此不予详细描述。
要将探测在测试键所产生的测试信号，其需要测试键检测电路将测试信号引出，并且适当处理，以得到可用于分析的信号。测试信号在测试键的电压信号。此电压信号会被转换成频率信号后输出给后端分析电路进行产品分析。
然而在半导体制造上，一批次的制造会包含大量的晶圆以及晶圆上的大量集成电路单元，其会针对不同位置，环境、制造质量等等的检测而设置有大量的测试键。因此，对于测试键的检测，因应大测量试键的检测，其测试键检测电路的硬件成本以及检测所耗的时间成本都很大。
在测试键检测上，如何降低电路的硬件成本以及检测的时间成本是需要考虑与改良。
发明内容
本发明提供测试键检测电路，其检测电路可由多个测试键共用，减少电路成本。另外基于共用的特性，本发明可以同时进行的多个晶圆测试而减少时间成本。
在一实施例，本发明提供一种测试键检测电路，包括多个振荡器与驱动电路。每一个所述振荡器具有致能端、电压端以及输出端，其中所述多个致能端，是连接到一个共同致能端。驱动电路接收所述多个振荡器的所述多个输出端以及增加所述多个输出端中所选择的其中一个的驱动水平，成为频率输出。
在一实施例，本发明再提供一种测试键检测电路，包括多个振荡器与驱动电路。每一个所述振荡器具有致能端、电压端以及输出端，其中所述多个致能端，是连接到一个共同致能端。驱动电路包括多功器、降频器及缓冲器。多功器接收在所述多个振荡器的多个输出端的多个频率信号以及输出所述多个频率信号中所选择的其中一个。降频器，对所述多个频率信号中所选择的所述其一降低频率，成为降频信号。缓冲器接收所述降频信号，以增加驱动水平成为频率输出。
在一实施例，如所述测试键检测电路，所述多功器包括多个选择端，以选择所述多个频率信号中的所述其一。
在一实施例，如所述测试键检测电路，所述驱动电路包括电压源端，接收电压源以共同提供所述电压源给所述多功器，所述降频器与所述缓冲器，且所述测试键检测电路是共同接地到地电压。
在一实施例，如所述测试键检测电路，所述多个振荡器是环形振荡器。
在一实施例，如所述测试键检测电路，所述多功器依照选择顺序，依序输出所述多个频率信号，以依序得到多个所述频率输出。
在一实施例，如所述测试键检测电路，所述多个振荡器是分别操作在不同的条件。
在一实施例，如所述测试键检测电路，所述多个振荡器的所述多个电压端是不同的电压源。
在一实施例，如所述测试键检测电路，所述多个振荡器的所述多个电压端分别是探测到在集成电路中的不同电路位置的多个接触垫。
在一实施例，如所述测试键检测电路，所述多个振荡器是多个环形振荡器，所述多个环形振荡器是相同电路或是有至少其一的电路不同于所述多个环形振荡器的其它部分的电路。
在一实施例，如所述测试键检测电路，所述驱动电路包含单一个的电压输入端，提供所述多功器、所述降频器及所述缓冲器的操作电压。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1为依据本发明一实施例，本发明所探讨的测试键检测电路结构示意图；
图2为依据本发明一实施例，根据图1的测试键检测电路，所使用的电路端点配置示意图；
图3为依据本发明一实施例，本发明的测试键检测电路结构示意图；以及
图4为依据本发明一实施例，根据图1的测试键检测电路，所使用的电路端点配置示意图。
附图标号说明
20:振荡器
22:降频器
24:缓冲器
30:集成电路
40:驱动电路
42:多功器
44:降频器
46:缓冲器
50:探针组
52:探针组
具体实施方式
本发明是关于半导体元件的制造技术，其中是关于用于半导体制造的测试键检测电路。
测试键是设置在集成电路的一些预定的测试点，以能够在对应电路所制造的半导体结构中测试其性能。测试键的设置如一般的方式，本发明不限于测试键的设置位置。本发明的测试键检测电路是要从测试键取得测试信号，并给予适当的前置处理，而得到可用于外部分析的频率信号。
一般而言，对于一个测试键就需要一个检测电路，以产生对应此测试键的频率信号。在本发明在提出测试键检测电路的架构前，先探究(look into)测试键检测机制。
图1为依据本发明一实施例，本发明所探讨的测试键检测电路结构示意图。参阅图1，要检测在测试键的信号，在一般较为简单与直接的方式是针对一个测试键提供一个检测电路。检测电路包括一个振荡器20，其电压端RO#1，例如是探测(probe)到设置在集成电路30中的测试键的电压信号VCC。于此，集成电路30仅是一个实例。实际上，测试键可以设置在晶圆上需要检测的位置，不限于特定位置。
振荡器20的致能端EN，接收致能信号启动后，根据电压端VCC的信号，产生一频率信号，且输出此频率信号。由频率信号的频率是很大，因此先通过降频器(divider)22将频率信号降频，而得到降频信号。降频器22的电压端VCCB接收电压源。此电压端VCCB接收的电压源是系统电压源，不同于振荡器20的电压端RO#1所接收的电压信号VCC。另外，接地电压端VSS提供整个检测电路的接地电压。
降频信号在通过缓冲器24，提升其信号的驱动水平(driving level)，其例如是提升上升沿的上升率，以得到趋近理想的方波。缓冲器24例如是由多个反相器串接，逐级增加上升沿的上升率。最后，缓冲器24将降频信号在输出端OUT输出，以供后端应用电路的分析。
如图1的测试键检测电路，其是简单1对1的直接设置。对于一般有四个测试键的读出为例，其会含由20个探针，一次针对四个测试键进行检测。
图2为依据本发明一实施例，根据图1的测试键检测电路，所使用的电路端点配置示意图。参阅图2，对于图1的测试键检测电路，一个测试键会包含五个探针，即是对应VCC的电压端RO#1、致能端EN、电压端VSS、电压端VCCB及输出端OUT。四个测试键会包含20个探针端点。
本发明针对如图1的测试键检测电路的探讨后观察到，当测试过程包含大量的晶圆以及晶圆上的大测量试键需要测试时，时间成本的耗损明显产生，其是检测还会包含拆卸测试完的晶圆以及移入新的要测试的晶圆所需要的机械操作时间。另外，测试键检测电路一次仅能针对四个测试键进行检测。测试键检测电路需要多次移位，其也耗费时间。电路成本的考虑，一个测试键就必需配置振荡器20、降频器22及缓冲器24，其中降频器22及缓冲器24作用相似，可能可以进一步简化使其共用。
图3为依据本发明一实施例，本发明的测试键检测电路结构示意图。参阅图3，本发明对图1的测试键检测电路探讨后，提出测试键检测电路的修改。本实施例的降频器44及缓冲器46是共用的机制，而利用多功器42，以MUX表示，可以针对多个测试键进行测试。如此在更有效率检测测试键的机制下，也减少机械操作所耗费的操作时间。时间成本与电路成本都可以降低，有利于大数测量试键的检测。而测试键所署致的位置也可以更多样，增加测试的类型。下描述较具体的测试键检测电路。
以较宽广的测试键检测电路来看，测试键检测电路包括多个振荡器20以及共用的驱动电路40。每一个振荡器20具有致能端EN、对应VCC1，VCC2…的电压端RO#1、RO#2…以及输出端。振荡器20的致能端EN是连接到一个共同致能端EN。驱动电路40接收多个振荡器20的多个输出端。驱动电路40会增加这些输入输出端中所选择要输出的其中一个的驱动水平成为频率输出，由输出端OUT输出。如此，一个驱动电路40可以对多个测试键进行测试，其数量远比图1的测试键检测电路的测试键的数量多，可以实质增加检测效率。
再进一步说明，振荡器20例如是环形振荡器(ring oscillator)，其电压端RO#1、RO#2…、RO#12，在一实施例包含12个电压端对应12个测试键PAD1#1、PAD#2…、PAD#12，其分别接收电压信号VCC1、VCC2…、VCC12。
驱动电路40包含多功器42以MUX表示、降频器44及缓冲器46。多功器42对应接收多个振荡器20的输出。多功器42的选择信号端S0、S1、S2、S3可以依序选择其一输出。选择信号端的数量是依照输入信号的数量而定。降频器44对多功器42所选择的频率信号进行降频，以利外部应用的分析电路的读取。为了能使频率信号的上升沿有降明显的阶梯变化，缓冲器46对降频器44输出的频率信号进行提升驱动水平的能力，如此例如在信号的上升沿有较大的上升率，强化频率信号的质量。缓冲器46例如是由多个反相器的串接所构成。如此，降频的频率信号，由输出端OUT输出。另外，整个检测电路使用单一个的接地端VSS，以及单一个电压端VCCB。
以包含20个探针的检测电路为例，来比较图1与图3的电路所产生的差异。图4为依据本发明一实施例，根据图1的测试键检测电路，所使用的电路端点配置示意图。参阅图4，以包含20个探针的检测电路为例，如果采用图3的电路其包含两个探针组50、52。探针组50包含12个探针，针测12测试键的12个电压信号VCC1、VCC2…、VCC12，其因应测试键的设置进行检测。探针组52是属于共用固定的端点，包含多功器42的选择信号端S0、S1、S2、S3，共用的致能端EN，接地端VSS、电压端VCCB及输出端OUT。因此，以此实施例来比较，图4与图2的端点数量都是20个，但是图3的电路可以针测12个测试键，图3的电路仅能测试键4个测试键。对于图3的电路，其探针组50的数量直接对应测试键的数量，而探针组52是共用，不会因为增加测试键而增加。本发明图3的电路，其探针不限于20个，也就是所对应的测试键的数量不限于12个，其依照多功器42调整。
在多功器42可容许的范围，测试键的数量可以依照需要增加，但是不会造成探针组52的数量的增加。本发明一次的对测试键的检测量可以实质增加。对于一次的检测，可以增加芯片测试的数量，例如可以减少机械操作耗费的时间。对于大量芯片的测试可以有效节省测试时间。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种测试键检测电路，其特征在于，包括：
多个振荡器，每一个所述振荡器具有致能端、电压端以及输出端，其中所述多个致能端是连接到一个共同致能端，以及所述多个振荡器的所述多个电压端分别是探测到在集成电路中的不同电路位置的多个接触垫；以及
驱动电路，包括：
多功器，接收在所述多个振荡器的多个输出端的多个频率信号以及输出所述多个频率信号中所选择的其中一个；
降频器，对所述多个频率信号中所选择的所述其一降低频率，成为降频信号；以及
缓冲器，接收所述降频信号，以增加驱动水平成为频率输出。
2.根据权利要求1所述的测试键检测电路，其特征在于，所述多功器包括多个选择端，以选择所述多个频率信号中的所述其中一个。
3.根据权利要求1所述的测试键检测电路，其特征在于，所述驱动电路包括电压源端，接收电压源以共同提供所述电压源给所述多功器、所述降频器与所述缓冲器，且所述测试键检测电路是共同接地到地电压。
4.根据权利要求1所述的测试键检测电路，其特征在于，所述多个振荡器是环形振荡器。
5.根据权利要求1所述的测试键检测电路，其特征在于，所述多功器依照选择顺序，依序输出所述多个频率信号，以依序得到多个所述频率输出。
6.根据权利要求1所述的测试键检测电路，其特征在于，所述多个振荡器是分别操作在不同的条件。
7.根据权利要求1所述的测试键检测电路，其特征在于，所述多个振荡器的所述多个电压端是不同的电压源。
8.根据权利要求1所述的测试键检测电路，其特征在于，所述多个振荡器是多个环形振荡器，所述多个环形振荡器是相同电路或是有至少其一的电路不同于所述多个环形振荡器的其它部分的电路。
9.根据权利要求1所述的测试键检测电路，其特征在于，所述驱动电路包含单一个的电压输入端，提供所述多功器、所述降频器及所述缓冲器的操作电压。
CN201811524365.9A 2018-12-13 2018-12-13 测试键检测电路 Active CN111323689B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811524365.9A CN111323689B (zh) 2018-12-13 2018-12-13 测试键检测电路
US16/249,812 US11348847B2 (en) 2018-12-13 2019-01-16 Testkey detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811524365.9A CN111323689B (zh) 2018-12-13 2018-12-13 测试键检测电路

Publications (2)

Publication Number Publication Date
CN111323689A CN111323689A (zh) 2020-06-23
CN111323689B true CN111323689B (zh) 2022-08-09

Family

ID=71073068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811524365.9A Active CN111323689B (zh) 2018-12-13 2018-12-13 测试键检测电路

Country Status (2)

Country Link
US (1) US11348847B2 (zh)
CN (1) CN111323689B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949240A (en) * 1997-09-02 1999-09-07 United Semiconductor Corp. Test connecting device including testkey and probe card for use in the testing of integrated circuits
US6169694B1 (en) * 1998-05-25 2001-01-02 Hyundai Electronics Industries Co. Circuit and method for fully on-chip wafer level burn-in test
CN102623413A (zh) * 2012-03-31 2012-08-01 上海华力微电子有限公司 一种增加单位测试模块的可测器件的测试键回路
CN108766957A (zh) * 2018-06-20 2018-11-06 上海华虹宏力半导体制造有限公司 半导体测试结构及半导体结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627478A (en) * 1995-07-06 1997-05-06 Micron Technology, Inc. Apparatus for disabling and re-enabling access to IC test functions
US7205854B2 (en) 2003-12-23 2007-04-17 Intel Corporation On-chip transistor degradation monitoring
US20090144677A1 (en) * 2007-11-29 2009-06-04 International Business Machines Corporation Design Structure for a Circuit and Method to Measure Threshold Voltage Distributions in SRAM Devices
US9638742B2 (en) * 2008-11-14 2017-05-02 Teradyne, Inc. Method and apparatus for testing electrical connections on a printed circuit board
US8539009B2 (en) 2008-12-16 2013-09-17 Lsi Corporation Parallel true random number generator architecture
US7906995B2 (en) * 2009-02-26 2011-03-15 Texas Instruments Incorporated Clock buffer
US8031017B2 (en) * 2009-06-26 2011-10-04 Intel Corporation Method and apparatus for determining within-die and across-die variation of analog circuits
US10574240B2 (en) * 2017-02-28 2020-02-25 International Business Machines Corporation Ring oscillator structures to determine local voltage value

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949240A (en) * 1997-09-02 1999-09-07 United Semiconductor Corp. Test connecting device including testkey and probe card for use in the testing of integrated circuits
US6169694B1 (en) * 1998-05-25 2001-01-02 Hyundai Electronics Industries Co. Circuit and method for fully on-chip wafer level burn-in test
CN102623413A (zh) * 2012-03-31 2012-08-01 上海华力微电子有限公司 一种增加单位测试模块的可测器件的测试键回路
CN108766957A (zh) * 2018-06-20 2018-11-06 上海华虹宏力半导体制造有限公司 半导体测试结构及半导体结构

Also Published As

Publication number Publication date
US20200194321A1 (en) 2020-06-18
CN111323689A (zh) 2020-06-23
US11348847B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
US10088525B2 (en) Non-interleaved scan operation for achieving higher scan throughput in presence of slower scan outputs
US7180313B2 (en) Test device for wafer testing digital semiconductor circuits
US8935584B2 (en) System and method for performing scan test
US7271751B2 (en) Digital BIST test scheme for ADC/DAC circuits
US7859287B2 (en) Device power supply extension circuit, test system including the same and method of testing semiconductor devices
US6909297B2 (en) Probe card
CN107271879B (zh) 半导体芯片老化测试装置及方法
US7650548B2 (en) Power saving flip-flop
US6515549B2 (en) Semiconductor device having critical path connected by feedback ring oscillator
US8700962B2 (en) Scan test circuitry configured to prevent capture of potentially non-deterministic values
US10120026B2 (en) On-chip test pattern generation
US10317464B2 (en) Dynamic scan chain reconfiguration in an integrated circuit
CN111323689B (zh) 测试键检测电路
US7221170B2 (en) Semiconductor test circuit
US11680982B2 (en) Automatic test pattern generation circuitry in multi power domain system on a chip
KR102380338B1 (ko) 전력증폭기 칩의 웨이퍼 레벨 테스트 방법 및 장치
US6367044B1 (en) Semiconductor integrated circuit device
US8039274B2 (en) Multi-chip package semiconductor device and method of detecting a failure thereof
CN113711065A (zh) 半导体集成电路装置和半导体集成电路装置的检查方法
US20070159203A1 (en) Semiconductor device
JP4690731B2 (ja) 半導体装置とそのテスト装置及びテスト方法。
CN103713182B (zh) 芯片内部电压的监测电路及系统
US20020112206A1 (en) Semiconductor module with a configuration for the self-test of a plurality of interface circuits and test method
US20070132472A1 (en) Semiconductor integrated circuit and method for testing the same
KR100331262B1 (ko) Bga패키지의 접속상태 테스트회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant