KR20080074884A - 자동 반도체 웨이퍼 테스트를 위한 반-자동 멀티플렉싱시스템 - Google Patents

자동 반도체 웨이퍼 테스트를 위한 반-자동 멀티플렉싱시스템 Download PDF

Info

Publication number
KR20080074884A
KR20080074884A KR1020087011648A KR20087011648A KR20080074884A KR 20080074884 A KR20080074884 A KR 20080074884A KR 1020087011648 A KR1020087011648 A KR 1020087011648A KR 20087011648 A KR20087011648 A KR 20087011648A KR 20080074884 A KR20080074884 A KR 20080074884A
Authority
KR
South Korea
Prior art keywords
block
jumper
parametric
contacts
tester
Prior art date
Application number
KR1020087011648A
Other languages
English (en)
Inventor
샤리아 모스타쉬드
마이클 엘. 앤더슨
Original Assignee
퀘리타우, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀘리타우, 인크. filed Critical 퀘리타우, 인크.
Publication of KR20080074884A publication Critical patent/KR20080074884A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07385—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using switching of signals between probe tips and test bed, i.e. the standard contact matrix which in its turn connects to the tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

자동화 반도체 웨이퍼 테스팅을 위한 반-자동화 멀티플렉싱 시스템은, 테스트될 반도체 웨이퍼에서의 각각의 소자 타입에 대한 점퍼 블록을 이용하며, 각각의 점퍼 블록은 테스트 입력/출력 라인을 수신하기 위한 입력과, 테스트될 소자의 패드를 결합하기 위한 프로브 컨택트(probe contact)에 대응하는 다수의 블록 컨택트(block contact)와, 블록 입력을 블록 컨택트와 선택적으로 상호연결하기 위한 수동으로 설정되는 커넥터를 포함한다. 그 후, 테스터 입력/출력 라인을 점퍼 블록으로 선택적으로 연결하고, 이로 인해서, 테스트 신호를 반도체 웨이퍼의 소자로 연결하기 필요한 계전기의 개수를 감소시킬 수 있는 멀티플렉서가 이용된다.

Description

자동 반도체 웨이퍼 테스트를 위한 반-자동 멀티플렉싱 시스템{SEMI-AUTOMATIC MULTIPLEXING SYSTEM FOR AUTOMATED SEMICONDUCTOR WAFER TESTING}
본 발명은 일반적으로 반도체 집적 회로(IC) 및 소자의 테스팅에 관한 것이며, 더 세부적으로, 여러 다른 소자에 의해 선택적으로 테스팅하기 위한 웨이퍼 프로버(prober)로의 테스트 신호의 멀티플렉싱에 관한 것이다.
반도체 웨이퍼의 집적 회로 및 소자의 전기적 매개변수의 전기적 프로브-탐색 및 측정에 있어서, 다수의 핀(pin)을 갖는 프로브 카드(probe card)가, 웨이퍼의 하나 이상의 소자의 많은 수의 회로로의 동시적인 액세스를 촉진시킨다. 통상적으로 하나 이상의 프로브 카드가 웨이퍼로부터 이격되어 있어서, 하나의 단일 웨이퍼 상에서 “대량의 병렬(massively parallel)”측정이 이뤄질 수 있다.
반도체 소자의 완전 자동화된 매개변수 테스트에 있어서, 다수의 소자 간에서 공유되기 위해, 비싼 매개변수 테스트 설비의 최소한의 세트를 이용하여 웨이퍼 상의 소자로부터 많은 양의 데이터를 수집할 필요성이 존재한다. 이러한 것은 전체 웨이퍼를 가로지르는 소자 입력들 사이에서 매개변수 테스트 설비 출력을 한 번에 하나씩 스위칭하거나, 멀티플렉싱함으로써 이뤄질 수 있다. 이러한 것은, 케이블의 묶음(bundle)이 자동 웨이퍼 프로버 상의 프로브 카드로 연결되는 것이 요구되는 외부 멀티플렉서에 의해, 또는 웨이퍼 프로버 상의 프로브 카드의 상부의 오른쪽에 위치할 수 있고, 포고 핀(pogo pin)을 통해 프로브 카드와 접촉하는 멀티플렉서에 의해 이뤄질 수 있는 것이 통상적이다. 멀티플렉서의 높은 비용과, 신호를 웨이퍼 프로버의 상부 상의 분배 헤드(distribution head)로 향하게 하기 위해 필요한 많은 수의 케이블의 추가되는 비용 외의 외부 멀티플렉서의 단점은, 추가되는 케이블의 길이이며, 이는 시스템에 노이즈가 발생하게 한다. 덧붙이자면, 이러한 케이블링 설계가 시스템으로 부유 용량을 발생시키며, 상기 부유 용량은 테스트 중에 부품에 손상을 줄 수 있다. 전통적인 멀티플렉싱을 이용하는, 프로브 카드의 상부 상에서 신호들을 멀티플렉싱하는 것은, 멀티플렉서를 구성하기 위해 다수의 계전기(relay)와 스위치가 사용돼서 비용을 증가시키는 외부 멀티플렉서를 사용하는 것과 비용 측면에서 매우 비슷하다.
이는 도 1에서 도시되어 있으며, 여기서 매개변수 테스터(parametric tester, 10)는 핀 멀티플렉서(14)를 통해 연결되는 N개의 소스 라인(12)을 갖고, 상기 핀 멀티플렉서(14)는 N개의 소스 라인을 수용하기 위한 웨이퍼 프로버(16)의 핀을 선택한다. 핀 선택은 컴퓨터(18)의 제어 하에서의 반도체 웨이퍼의 여러 다른 소자(즉, 회로 레이아웃)에 따라서 변할 것이다.
본 발명에 따라서, 반도체 웨이퍼에서, 여러 다른 소자, 또는 회로 레이아웃의 매개변수 테스트에서의 멀티플렉싱 요구사항이, 서로 다른 소자에 대하여 프로브 컨택트를 선택하기 위해, 수동으로 프로그램가능한 점퍼 블록을 이용함으로써 축소될 수 있다.
본 발명은 소자 구성이 동적으로 변할 필요가 없고, 다수의 리스트 동안 각각의 소자에 대하여 고정된다는 사실을 이용한다. 테스터 소스 라인만이 웨이퍼 상의 서로 다른 소자들 간에서 멀티플렉싱될 필요가 있다.
본 발명과, 그 목적과 특징이 다음의 상세한 설명과, 첨부된 청구범위로부터 쉽게 명백해질 것이다.
도 1은 공지 기술에 따르는 멀티플렉싱된 테스트 시스템의 블록 다이어그램이다.
도 2는 본 발명의 하나의 실시예에 따르는 멀티플렉싱된 테스트 시스템의 블록 다이어그램이다.
도 3은 도 2의 시스템에서의 개략적 점퍼 블록 멀티플렉싱이다.
도 4는 매개변수 테스터의 채널(소스)과의 연결을 위한 프로브 핀을 수동으로 선택하기 위한 점퍼 카드이다.
도 5는 본 발명의 하나의 실시예에 대한 멀티플렉서 보드의 배열을 도시한다.
대부분의 모든 웨이퍼 레벨 매개변수 테스팅에서, 각각의 소자 레이아웃은 웨이퍼의 모든 다이에 걸쳐 일정하며, 레이아웃은 동일한 다이 상의 여러 다른 소자에 대하여 다를 수 있지만, 여전히 레이아웃은 전체 웨이퍼에 걸쳐 고정되어 있 어서, 설정을 변화시킬 필요성, 또는 이들의 연결을 “멀티플렉싱”할 필요성은 최소한이다. 이들 구성 설정은 최대, 웨이퍼의 모든 배치(batch)에 대하여 요구되고, 최소, 전체 생산 라인에 대하여 일정할 수 있다. 따라서 각각의 소자에 대하여 수동적인 수단에 의해 신호의 라우팅(routing)이 이뤄질 수 있는데, 왜냐하면, 이는 하나의 웨이퍼와, 제품 생산을 테스트하기 위해 요구되는 웨이퍼에 걸쳐 변하지 않은 채로 유지되기 때문이다. 그러므로 문제는 이들 장치를 테스트하기 위해 요구되는 소스를 멀티플렉싱할 필요성까지로 축소된다. 전통적으로, 멀티플렉서는 MxN개의 스위치 및 계전기의 격자 어레이(grid array)를 사용하며, 이때, N은 멀티플렉싱될 소스 설비로부터의 신호의 개수이고, M은 프로브 카드 상의 핀의 개수, 또는 장치로 연결되는 다이 상의 패드의 개수이다. 예를 들어, 다이 상에 48개의 패드가 존재하고, 이들 간의 4개의 소스를 멀티플렉싱할 필요가 있는 경우, 시스템에서 각각 3개의 컨택트를 갖는 4x48=192개의 계전기가 필요하다(인자 3은 각각의 신호 라인 세트가 힘(force), 감지(sense) 및 보호(guard) 신호를 포함할 수 있다).
도 2는 본 발명에 따르는 멀티플렉싱된 테스트 시스템의 하나의 실시예의 기본 블록 다이어그램이며, 여기서, 컴퓨터(28)의 제어 하에서, 다양한 회로 소자를 테스트하기 위해, 매개변수 테스터(parametric tester, 24)가 점퍼 블록(22)을 통과하여, 웨이퍼 프로버(26)에게 선택적으로 연결되어 있다. 멀티플렉서(30)가 테스터 소스를, 모든 소자에 대하여 헤더 커넥터의 고정된 뱅크, 또는 점퍼 블록(22)을 갖는 분배 보드(distribution board, 20)로 연결한다. 반도체 소자의 (모두는 아닐지라도) 대부분의 매개변수 테스팅이 매개변수 테스터(24)로부터의 4개의 단자의 최대치를 포함하기 때문에, 각각의 점퍼 블록이 4개의 입력으로 제한될 수 있지만(그러나 점퍼는 공간과 구조적 이점을 위해 6 이상의 그룹으로 배열될 수 있음), 4로 제한되는 것은 아니며 경우마다 맞춤 적용될 수 있다. 점퍼 블록 보드의 생산의 낮은 비용이 각각의 경우에 대하여 생산하는 것을 가능하게 한다. 이는 사용자가 소자 당 점퍼 케이블(23)의 4개의 세트와, 다이 상에 위치하는 만큼의 서로 다른 소자를 갖는 적정한 헤더 상에 점퍼 블록을 설치함을 뜻한다. 소자가 이렇게 구성되면, 소스가 이들 사이에서 멀티플렉싱되어야 한다. 이는 계전기의 개수를 소스의 개수 곱하기 점퍼의 세트의 개수(또는 각각의 다이 상의 소자의 개수)로 제한하며, 이때, 각각의 소스는 3개의 기능, 즉, 힘(Force), 감지(Sense) 및 보호(Guard)의 세트에 대한 3개의 컨택트를 갖는다. 4 소스 시스템을 12개의 4 단자 소자로 멀티플렉싱하는 것은, 앞서 언급된 종래의 멀티플렉서에서와 같이 4x48개의 계전기가 아니라, 단지 48개의 계전기만을 필요로 한다. 점퍼는 (각각의 뱅크 상의) 각각의 소자 패턴에 대하여 한번 설정될 필요가 있고, 소자에 대한 패드의 할당이 여러 다른 기술의 플랫폼에 대하여 변화하는 경우에만 변경된다. 이러한 매우 단순한 방법으로, 성능을 저해하지 않고, 멀티플렉서의 비용이 상당히 낮아지게 된다.
예를 들어, 4 SMU 시스템은 12개의 4 단자 소자까지의 프로브 카드의 48개의 핀으로 멀티플렉싱될 수 있다. 소스가 도 3에서 도시되는 바와 같이, 모든 점퍼 블록(50)이 공유하는 12x4 내부 라인으로 멀티플렉싱된다. 도 4에서 도시되는 바와 같이, 이들 점퍼 블록은 내부 채널을 프로브 핀으로 연결한다. 일반적으로 도 5에서 도시된 바와 같이, 핀들의 그룹을 참조하기 위해, 이들 점퍼 블록이 백플레 인(backplane) 둘레에 배열될 것이다. 모든 내부 채널이 점퍼 블록의 모든 그룹으로 연결되지만, 점퍼 블록의 각각의 그룹은 프로브 카드 상의 관련 핀으로만 연결될 것이다. 따라서 8개의 점퍼 보드(또는 블록)가 존재할 수 있으며, 이들 각각은 6개의 핀(총 48개의 핀)으로의 연결을 위한 점퍼 케이블을 가질 것이며, 4개의 소스 각각을 8개의 점퍼 보드로 멀티플렉싱하기 위한 4개의 내부 채널의 12개의 세트를 가질 것이다. 따라서 도 3에서 도시된 바와 같이, 소스 4는 라인 1, 5, 9, 13 등으로 스위칭될 것이다. 소스 3은 라인 2, 6, 10, 14 등으로 스위칭될 것이다. 4 소스 실시예에서, 도 5에서, 4개의 소스를 백플레인을 관통하는 이들 48개의 내부 라인으로 멀티플렉싱하는 하나의 계전기 보드만 존재할 것이며, 각각의 보드에서 6개의 점퍼 케이블에 의해 8개의 점퍼 보드가 48개의 라인으로 연결될 수 있다. 그러므로 12개의 4 단자 소자에 대하여 48개의 핀이 사용될 것이다. 그러나 테스트 하의 소자가 4 보다 적은 단자를 갖거나, 공통 단자를 갖는 경우, 멀티플렉싱될 소자의 개수가 증가할 것이다.
점퍼 핀이 공간과 크기를 고려하여 8개의 카드 상에서 6개의 그룹으로 배열될 수 있으며, 이러한 구성은 본 발명의 가능성과 구현예의 범위를 제한하지 않는다.
프로브 카드로의 백플레인 연결은, 자동화 웨이퍼 프로버 상으로 부착된 종래의 멀티플렉서와 동일한 방식으로 백플레인으로 부착된 포고 핀(pogo pin)을 통하여 이뤄질 수 있다.
도 5에서 도시된 바와 같이, 이 실시예에서, 5 이상의 소스가 내부 채널로 멀티플렉싱될 수 있는데, 이는 4개 새로운 소스를 모든 48개의 내부 채널로 멀티플렉싱하기 위해, 멀티플렉서에 추가적인 계전기(이 경우, 4개의 소스의 각각의 세트에 대하여 48개)를 더함으로써, 이뤄진다. 도 5에서 도시된 예에서, 각각 4 소스(54)를 갖는 총 6개의 계전기 보드(52)가 48개의 핀으로 멀티플렉싱되어, 종래의 멀티플렉서에서는, 필요한 계전기의 개수가 24개의 소스 곱하기 48개의 핀, 또는 4배일 것에 비하여, 단지, 6x48 계전기만을 사용하여, 24개의 2 단자 장치를 테스트할 수 있다.
웨이퍼 상의 여러 다른 소자에 대하여 매개변수 테스터로의 프로브 연결을 수동으로 프로그래밍하기 위해 점퍼 블록을 사용하는 것은 멀티플렉서 스위치에 대한 필요성을 축소시킨다. 상기 점퍼 블록은, 점퍼 케이블에 대한 수용부를 갖는 경제적으로 조립된 인쇄 회로 보드일 수 있다.
본 발명이 특정 실시예를 참조하여 설명되었지만, 이러한 기재는 본 발명을 설명하는 것이지 본 발명을 제한하는 것이 아니다.

Claims (10)

  1. 반도체 웨이퍼에서, 다이스에서의 소자를 테스트하기 위한 매개변수 테스트 시스템에 있어서, 이때 각각의 다이는 상기 다이의 소자로 전기적으로 연결되기 위한 다수의 패드를 가지며, 상기 매개변수 테스트 시스템은,
    a) 소자 테스트 동안 전기 신호를 제공하고 수신하기 위한 다수의 입력/출력 라인을 갖는 테스터(tester),
    b) 다이 상의 패드를 연결하기 위한 프로브 컨택트(probe contact)를 갖는 웨이퍼 프로버(wafer prober),
    c) 반도체 웨이퍼의 각각의 소자 타입에 대한 점퍼 블록(jumper block)으로서, 각각, 테스터 입력/출력 라인을 수신하기 위한 입력과, 테스트되고 프로브 컨택트와 연결될 소자의 패드에 대응하는 다수의 컨택트와, 점퍼 블록 입력을 블록 컨택트로 선택적으로 상호연결하기 위한, 수동으로 설정되는 커넥터를 갖는 상기 점퍼 블록(jumper block), 그리고
    d) 테스터 입력/출력 라인을 점퍼 블록으로 선택적으로 연결하기 위한 멀티플렉서
    를 포함하는 것을 특징으로 하는 매개변수 테스트 시스템.
  2. 제 1 항에 있어서, 상기 점퍼 블록의 수동으로 설정되는 커넥터는 점퍼 케이블(jumper cable)을 포함하는 것을 특징으로 하는 매개변수 테스트 시스템.
  3. 제 2 항에 있어서, 상기 테스터는 M개의 서로 다른 소자에 대한 N개의 소스 라인을 제공하며, 이때, 멀티플렉서는 MxN개의 계전기(relay)를 포함하는 것을 특징으로 하는 매개변수 테스트 시스템.
  4. 제 3 항에 있어서, 상기 테스터는 4개의 소스 신호를 12개의 서로 다른 소자로 제공하며, 멀티플렉서는 48개의 계전기를 포함하는 것을 특징으로 하는 매개변수 테스트 시스템.
  5. 제 1 항에 있어서, 상기 테스터는 M개의 서로 다른 소자에 대한 N개의 소스 라인을 제공하며, 이때, 상기 멀티플렉서는 MxN개의 계전기를 포함하는 것을 특징으로 하는 매개변수 테스트 시스템.
  6. 반도체 웨이퍼의 다이스에서의 소자를 매개변수 테스트할 때 사용되기 위한, 테스트 신호를 장치의 패드로 선택적으로 연결하기 위한 점퍼 블록(jumper block)에 있어서, 상기 점퍼 블록은
    a) 매개변수 테스터(parametric tester)로부터 테스트 신호를 수신하기 위한 입력,
    b) 테스트될 소자의 패드를 결합하기 위한 프로브 컨택트(probe contact)에 대응하는 다수의 블록 컨택트(block contact),
    c) 블록 입력을 블록 컨택트와 선택적으로 상호연결하기 위한 수동으로 설정되는 커넥터
    를 포함하는 것을 특징으로 하는 점퍼 블록.
  7. 제 6 항에 있어서, 상기 수동으로 설정되는 커넥터는 점퍼 케이블(jumper cable)을 포함하는 것을 특징으로 하는 점퍼 블록.
  8. 매개변수 테스터(parametric tester)에서 반도체 웨이퍼의 다이스에서의 여러 다른 소자의 패드로 테스트 신호를 멀티플렉싱하는 방법에 있어서, 상기 방법은
    a) 각각의 소자에 대한 점퍼 블록을 제공하는 단계로서, 이때, 상기 블록은 테스트 신호를 수신하기 위한 입력과, 소자의 패드와 결합하는 프로브 컨택트(probe contact)에 대응하는 블록 컨택트(block contact)와, 입력을 블록 컨택트로 선택적으로 상호연결하기 위한, 수동으로 설정되는 커넥터를 포함하는 단계,
    b) 블록 컨택트를, 점퍼 블록을 통해, 프로브 컨택트로 연결하는 단계, 그리고
    c) 테스트 신호를 점퍼 블록으로 멀티플렉싱하는 단계
    를 포함하는 것을 특징으로 하는 멀티플렉싱하는 방법.
  9. 제 8 항에 있어서, N개의 테스트 신호가 M개의 서로 다른 소자로 제공되고, 멀티플렉싱은 MxN개의 계전기를 필요로 하는 것을 특징으로 하는 멀티플렉싱하는 방법.
  10. 제 9 항에 있어서, 4개의 소스 신호는 12개의 서로 다른 소자로 연결되고, 멀티플렉싱은 12개의 계전기를 필요로 하는 것을 특징으로 하는 멀티플렉싱하는 방법.
KR1020087011648A 2005-11-08 2006-11-03 자동 반도체 웨이퍼 테스트를 위한 반-자동 멀티플렉싱시스템 KR20080074884A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/270,371 2005-11-08
US11/270,371 US7511517B2 (en) 2005-11-08 2005-11-08 Semi-automatic multiplexing system for automated semiconductor wafer testing

Publications (1)

Publication Number Publication Date
KR20080074884A true KR20080074884A (ko) 2008-08-13

Family

ID=38003118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087011648A KR20080074884A (ko) 2005-11-08 2006-11-03 자동 반도체 웨이퍼 테스트를 위한 반-자동 멀티플렉싱시스템

Country Status (8)

Country Link
US (1) US7511517B2 (ko)
EP (1) EP1946128A2 (ko)
JP (1) JP2009515186A (ko)
KR (1) KR20080074884A (ko)
CN (1) CN101553741A (ko)
MY (1) MY140869A (ko)
TW (1) TW200802662A (ko)
WO (1) WO2007056257A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245134B2 (en) * 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
US20080315862A1 (en) * 2007-06-21 2008-12-25 Qualitau, Inc. Smart parallel controller for semiconductor experiments
US7683647B1 (en) * 2008-09-05 2010-03-23 Keithley Instruments, Inc. Instrument per pin test head
CN102486521B (zh) * 2010-12-02 2014-04-02 京元电子股份有限公司 晶圆检测系统
CN103884976A (zh) * 2014-02-21 2014-06-25 上海华力微电子有限公司 一种半导体器件最终测试的连接方法
CN104655956B (zh) * 2014-12-08 2017-10-24 上海大学 一种基于多功能矩阵板的测试装置
CN104991097B (zh) * 2015-06-29 2018-05-29 上海华力微电子有限公司 一种探针卡
CN105911312A (zh) * 2016-04-14 2016-08-31 广州视源电子科技股份有限公司 电子设备端子的对接方法和装置与设备的检测方法和装置
CN107039467B (zh) * 2017-05-15 2020-03-06 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN108983072B (zh) * 2018-08-01 2021-09-24 无锡韦尔半导体有限公司 晶圆测试方法、晶圆测试装置以及晶圆测试系统
CN109856527A (zh) * 2018-12-27 2019-06-07 武汉耐普登科技有限公司 晶圆测试方法、晶圆测试装置以及晶圆测试系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0259476U (ko) * 1988-10-21 1990-05-01
US5818248A (en) * 1996-07-29 1998-10-06 Delaware Capital Formation, Inc Loaded board test fixture with integral translator fixture for testing closely spaced test sites
US5945836A (en) * 1996-10-29 1999-08-31 Hewlett-Packard Company Loaded-board, guided-probe test fixture
US5945838A (en) * 1997-06-26 1999-08-31 Star Technology Group, Inc. Apparatus for testing circuit boards
TWI240343B (en) * 2001-03-14 2005-09-21 Winbond Electronics Corp Semiconductor multi-die testing system and method with expandable channels
WO2005089421A2 (en) * 2004-03-17 2005-09-29 Qualitau, Inc. Electrical connector for semiconductor device test fixture and test assembly

Also Published As

Publication number Publication date
WO2007056257A2 (en) 2007-05-18
EP1946128A2 (en) 2008-07-23
MY140869A (en) 2010-01-29
JP2009515186A (ja) 2009-04-09
US20070103176A1 (en) 2007-05-10
WO2007056257A3 (en) 2009-05-07
US7511517B2 (en) 2009-03-31
TW200802662A (en) 2008-01-01
CN101553741A (zh) 2009-10-07

Similar Documents

Publication Publication Date Title
US7511517B2 (en) Semi-automatic multiplexing system for automated semiconductor wafer testing
JP3685498B2 (ja) プログラム可能高密度電子工学試験装置
US7852094B2 (en) Sharing resources in a system for testing semiconductor devices
KR100702003B1 (ko) 프로브 카드
US8872534B2 (en) Method and apparatus for testing devices using serially controlled intelligent switches
US7279919B2 (en) Systems and methods of allocating device testing resources to sites of a probe card
JP7288464B2 (ja) 分散されたリソースを有する試験システム
US20140125371A1 (en) Stand alone multi-cell probe card for at-speed functional testing
CN109633417B (zh) 多芯片同测结构及方法
US7888955B2 (en) Method and apparatus for testing devices using serially controlled resources
US4488111A (en) Coupling devices for operations such as testing
CN101403765A (zh) 用于在线测试系统的节点扩展器
US20150168482A1 (en) Configurable test equipment
US20080238451A1 (en) Automatic multiplexing system for automated wafer testing
KR20110136309A (ko) Ｆｐｇａ 접속 제어 보드 및 이를 이용한 테스트 장치
JPH11148964A (ja) 集積回路試験装置及び集積回路試験方法
KR100472700B1 (ko) 반도체 소자 테스트용 프로브 카드
JP3178424B2 (ja) 集積回路試験装置及び集積回路試験方法
US8547129B2 (en) Connector test system
KR20010063273A (ko) 단일 칩 테스트 장치를 이용하여 다수 개의 칩들을테스트하는 반도체 집적 회로 테스트 시스템
KR102205616B1 (ko) 시스템 응용 보드와 사각 형상의 프로브 카드가 결합된 dut 테스트 시스템
WO2013077564A1 (ko) 신호 분기 기판을 갖는 프로브 카드
JP3747649B2 (ja) プリント回路板試験装置
JP4234826B2 (ja) 半導体集積回路の評価方法
JP2000121703A (ja) 半導体モジュールの電気的特性試験方法及びその装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application