CN118150877A - 一种可兼容针卡和圆晶测试方法 - Google Patents
一种可兼容针卡和圆晶测试方法 Download PDFInfo
- Publication number
- CN118150877A CN118150877A CN202410250103.7A CN202410250103A CN118150877A CN 118150877 A CN118150877 A CN 118150877A CN 202410250103 A CN202410250103 A CN 202410250103A CN 118150877 A CN118150877 A CN 118150877A
- Authority
- CN
- China
- Prior art keywords
- wafer
- chip
- compatible
- pin card
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 71
- 239000000523 sample Substances 0.000 claims abstract description 45
- 238000001514 detection method Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 4
- 238000013461 design Methods 0.000 abstract description 8
- 239000013256 coordination polymer Substances 0.000 abstract description 7
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本申请公开了一种可兼容针卡和圆晶测试方法，通过对针卡出针布局的特殊设计，实现同一副针卡兼容测试两种或多种产品，减少CP测试硬件投入成本。所述可兼容针卡用于兼容测试第一圆晶和第二圆晶；所述第一圆晶中，包括若干第一芯片产品；所述第二圆晶中，包括若干第二芯片产品；每个所述第二芯片产品由N个相邻所述第一芯片产品拼接得到；所述可兼容针卡包括若干探针；所述探针的数量对应所述第二芯片产品的第二数量；所述探针的位置分别对应每个所述第二芯片产品上的第二针卡触点的位置；所述可兼容针卡通过单次探测实现对所述第二圆晶的测试；所述可兼容针卡通过移动位置进行N次探测实现对所述第一圆晶上的测试。
Description
技术领域
本申请涉及CP测试领域，具体而言，涉及一种可兼容针卡和圆晶测试方法。
背景技术
CP测试，英文全称Circuit Probing、Chip Probing，也称为晶圆测试，测试对象是针对整片圆晶片(wafer)中的每一个裸片(die)，目的是确保整片圆晶片(wafer)中的每一个裸片(die)都能基本满足器件的特征或者设计规格书，通常包括电压、电流、时序和功能的验证。可较早筛选不良产品，避免不良裸片流到封装过程中，在一定程度上降低封装成本。
测试过程基于探针卡(Probe card)实现，探针卡由探针(probe pin)、电子元件(component)、线材(wire)与印刷电路板(PCB)组成，是一种测试接口，用于对裸芯进行测试。探针卡上的探针与芯片上的针卡触电接触，引出芯片讯号，再配合周边测试仪器与软件控制达到自动化量测的目的。
在CP测试中，一般的针卡设计方案是为每一款圆晶片(wafer)裸片位置不同的产品定制针卡，不可相互混用，这种方法进行针卡设计投入的硬件成本较高。
发明内容
为了解决上述技术问题，本申请提供一种可兼容针卡和圆晶测试方法，通过对针卡出针布局的特殊设计，实现同一副针卡兼容测试两种或多种产品，减少CP测试硬件投入成本。
具体的，本申请的技术方案如下：
第一方面，本申请公开一种可兼容针卡，所述可兼容针卡用于兼容测试第一圆晶和第二圆晶；
所述第一圆晶中，包括第一数量个第一芯片产品；所述第二圆晶中，包括第二数量个第二芯片产品；
每个所述第二芯片产品由N个相邻所述第一芯片产品拼接得到；所述第一芯片产品的第一数量为所述第二芯片产品的第二数量的N倍；其中，N大于等于2；
所述可兼容针卡包括若干探针；所述探针的数量对应所述第二芯片产品的第二数量；所述探针的位置分别对应每个所述第二芯片产品上的第二针卡触点的位置；
所述可兼容针卡通过单次探测实现对所述第二圆晶上的所述第二芯片产品的测试；
所述可兼容针卡通过移动位置进行N次探测实现对所述第一圆晶上的所述第一芯片产品的测试。
在一些实施方式中，每个所述第二芯片产品由N个所述第一芯片产品横向拼接得到；
或，每个所述第二芯片产品由N个所述第一芯片产品纵向拼接得到。
在一些实施方式中，所述第一芯片产品包括M个最小拼接单元，所述第二芯片产品包括N×M个所述最小拼接单元；其中，M大于等于1，所述最小拼接单元为单个裸片。
在一些实施方式中，所述第一圆晶与所述第二圆晶上的所述最小拼接单元的总数量相同；
所述第一圆晶与所述第二圆晶上的所述最小拼接单元的基板分布相同；并且每个所述最小拼接单元与其相邻的所述最小拼接单元之间的间隔距离相同。
在一些实施方式中，在所述第一圆晶中，每个所述第一芯片产品上有且仅有一个第一针卡触点；并且每个所述第一针卡触点在所述第一芯片产品上的位置相对相同；
同样的，在所述第二圆晶中，每个所述第二芯片产品上有且仅有一个所述第二针卡触点；并且每个所述第二针卡触点在所述第二芯片产品上的位置相对相同。
在一些实施方式中，所述可兼容针卡在对所述第一圆晶上的所述第一芯片产品进行测试时，由靠近所述第一圆晶边缘一侧的位置开始进行第一次探测；
进行第一次探测后，所述可兼容针卡横向移动一个所述第一芯片产品的长度距离，进行下一次探测；
或，进行第一次探测后，所述可兼容针卡纵向移动一个所述第一芯片产品的宽度距离，进行下一次探测；
直至完成N次探测。
在一些实施方式中，所述可兼容针卡还包括电子元件、线材与印刷电路板。
第二方面，本申请还公开一种圆晶测试方法，其特征在于，所述方法通过上述任一项实施方式中所述的可兼容针卡，实现对所述第一圆晶和所述第二圆晶的兼容测试，包括：
所述第一圆晶中，包括第一数量个第一芯片产品；所述第二圆晶中，包括第二数量个第二芯片产品；
每个所述第二芯片产品由N个相邻所述第一芯片产品拼接得到；所述第一芯片产品的第一数量为所述第二芯片产品的第二数量的N倍；其中，N大于等于2；
所述可兼容针卡包括若干探针；所述探针的数量对应所述第二芯片产品的第二数量；所述探针的位置分别对应每个所述第二芯片产品上的第二针卡触点的位置；
通过所述可兼容针卡单次探测实现对所述第二圆晶上的所述第二芯片产品的测试；
通过控制所述可兼容针卡移动位置进行N次探测实现对所述第一圆晶上的所述第一芯片产品的测试。
在一些实施方式中，每个所述第二芯片产品由N个所述第一芯片产品横向拼接得到；
或，每个所述第二芯片产品由N个所述第一芯片产品纵向拼接得到。
在一些实施方式中，所述的通过控制所述可兼容针卡移动位置进行N次探测实现对所述第一圆晶上的所述第一芯片产品的测试，包括：
所述可兼容针卡在对所述第一圆晶上的所述第一芯片产品进行测试时，控制所述可兼容针卡由靠近所述第一圆晶边缘一侧的位置开始进行第一次探测；
进行第一次探测后，控制所述可兼容针卡横向移动一个所述第一芯片产品的长度距离，进行下一次探测；
或，进行第一次探测后，控制所述可兼容针卡纵向移动一个所述第一芯片产品的宽度距离，进行下一次探测；
直至完成N次探测。
与现有技术相比，本申请至少具有以下一项有益效果：
对于芯片双拼/多拼的圆晶片，即多种产品的芯片中最小拼接单元成倍数规律，且最小拼接单元的基板分布相同，那么针卡布局设计可以根据芯片的拼接规律，相应做横纵方向的出针“跳裸片(跳die)”，可以做到多个产品可以使用同一副针卡测试。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本申请的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1为本申请提供的一个实施例中不同型号的芯片产品的示意图；
图2为本申请提供的一个实施例中可兼容针卡的探针布局的示意图；
图3为本申请提供的另一个实施例中不同型号的芯片产品的示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其他实施例中也可以实现本申请。在其他情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”指示所述描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或集合的存在或添加。
为使图面简洁，各图中只示意性地表示出了与发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
在本文中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体的连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
另外，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对照附图说明本申请的具体实施方式。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
测试过程基于探针卡(Probe card)实现，探针卡由探针(probe pin)、电子元件(component)、线材(wire)与印刷电路板(PCB)组成，是一种测试接口，用于对裸芯进行测试。探针卡上的探针与芯片上的针卡触电接触，引出芯片讯号，再配合周边测试仪器与软件控制达到自动化量测的目的。
在CP测试中，一般的针卡设计方案是为每一款圆晶片(wafer)裸片位置不同的产品定制针卡，不可相互混用，这种方法进行针卡设计投入的硬件成本较高。
本申请可以通过针卡出针布局(layout)特殊设计，实现同一副针卡兼容测试两种或多种产品，减少CP测试硬件(针卡)投入成本。
本申请提供的一种可兼容针卡的一个实施例，如下：所述可兼容针卡用于兼容测试第一圆晶和第二圆晶。
所述第一圆晶中，包括第一数量个第一芯片产品。所述第二圆晶中，包括第二数量个第二芯片产品。
每个所述第二芯片产品由N个相邻所述第一芯片产品拼接得到。所述第一芯片产品的第一数量为所述第二芯片产品的第二数量的N倍。其中，N大于等于2。
所述可兼容针卡包括若干探针。所述探针的数量对应所述第二芯片产品的第二数量。所述探针的位置分别对应每个所述第二芯片产品上的第二针卡触点的位置。
所述可兼容针卡通过单次探测实现对所述第二圆晶上的所述第二芯片产品的测试。
所述可兼容针卡通过移动位置进行N次探测实现对所述第一圆晶上的所述第一芯片产品的测试。
具体的，本实施例的一个实施方式中，参考说明书附图1，图1中左侧为A产品(第一圆晶)，其中包括256颗A芯片(第一芯片产品)，图1中右侧为B产品(第二圆晶)，其中包括128颗B芯片(第二芯片产品)。
每个所述B芯片由2个相邻所述A芯片横向拼接得到。且所述A芯片的数量(256颗)为所述B芯片的数量(128颗)的2倍。
在此条件下，所述可兼容针卡中，探针的数量对应所述B芯片的数量为128个探针。所述探针的位置分别对应每个所述B芯片上的针卡触点的位置。参考说明书附图2，其中黄色区域为探针的布局区域，探针数量为128。
回到图1中，所述可兼容针卡通过单次探测实现对右侧B产品上的所有的B芯片的测试。其中，蓝色区域为单次探测所测的芯片。
所述可兼容针卡通过移动位置进行2次探测实现对所述左侧A产品上的所有的A芯片的测试。其中，蓝色区域和绿色区域分别代表两次测试所测的芯片。在进行第一次探测后，所述可兼容针卡横向移动一个A产品的长度的距离，进行第二次探测。
本实施例中，使用图2中“横向跳一个裸片(die)”设计的128site针卡，A产品图示区域256颗芯片，通过两次触点探测完成扎针测试，B产品图示区域128颗芯片通过一次触点测试完成扎针测试，即两个产品可兼容使用同一副针卡。也可以说这样这张针卡可以实现A晶圆和B晶圆的测试兼容。
更优的，本实施例的另一些实施方式中，每个所述B芯片(第二芯片产品)由N个所述A芯片(第一芯片产品)纵向拼接得到。基于和上述实施方式的相同原理，本实施方式不再进行描述。
本申请一种可兼容针卡的另一个实施例，在上述方法的一个实施例的基础上，所述第一芯片产品包括M个最小拼接单元，所述第二芯片产品包括N×M个所述最小拼接单元。其中，M大于等于1，所述最小拼接单元为单个裸片。
所述第一圆晶与所述第二圆晶上的所述最小拼接单元的总数量相同。
所述第一圆晶与所述第二圆晶上的所述最小拼接单元的基板分布相同。并且每个所述最小拼接单元与其相邻的所述最小拼接单元之间的间隔距离相同。
具体的，在本实施例的一个实施方式中，参考说明书附图3，其中，单个小框中的A，为单个最小拼接单元，也就是单个裸片(die)。
图3左侧位置所示的A产品中，包括8×16＝128个裸片A(die)。
图3中间位置所示的B产品中，每个B芯片由2个裸片A(die)横向拼接形成，图中共包括64个B芯片。
图3右侧位置所示的C产品中，每个C芯片由4个裸片A(die)横向拼接形成，图中共包括32个C芯片。
本实施方式中，所述B产品(第一圆晶)与所述C产品(第二圆晶)上的所述裸片A(最小拼接单元)的总数量相同。
所述B产品(第一圆晶)与所述C产品(第二圆晶)上的所述裸片A(最小拼接单元)的基板分布相同。并且每个所述最小拼接单元与其相邻的所述最小拼接单元之间的间隔距离相同。
在本实施例的另一些实施方式中，参考说明书附图3，在B产品中，每个B芯片上有且仅有一个第一针卡触点。并且每个所述第一针卡触点在每个B芯片上的位置相对相同。参考图3中B产品上的红色区域即为第一针卡触点所在的区域。
同样的，在C产品中，每个C芯片上有且仅有一个所述第二针卡触点。并且每个所述第二针卡触点在每个C芯片上的位置相对相同。参考图3中C产品上的红色区域即为第二针卡触点所在的区域。
在本实施例中，所述可兼容针卡的探针的数量对应所述第二芯片产品的第二数量。即探针的数量对应图3中C产品的数量。
所述探针的位置分别对应每个所述第二芯片产品上的第二针卡触点的位置。即探针位置对应图3中C产品上红色区域的位置。
本实施例所提供的可兼容针卡，可以实现图3中A产品、B产品、C产品的兼容测试。
更优的，本实施例的另一些实施方式中，每个所述B芯片、C产品可以由N个裸片A(die)纵向拼接得到。基于和上述实施方式的相同原理，本实施方式不再进行描述。
本申请一种可兼容针卡的另一个实施例中，所述可兼容针卡包括若干探针，还包括电子元件、线材与印刷电路板。这些结构与现有技术相同在此不再赘述。
基于相同的技术构思，本申请还公开了一种圆晶测试方法，所述方法通过上述任一项实施例中所述的可兼容针卡，实现对所述第一圆晶和所述第二圆晶的兼容测试，具体的，本申请的一种圆晶测试方法实施例，包括：
S1、通过所述可兼容针卡单次探测实现对所述第二圆晶上的所述第二芯片产品的测试。
S2、通过控制所述可兼容针卡移动位置进行N次探测实现对所述第一圆晶上的所述第一芯片产品的测试。
具体的，所述第一圆晶中，包括第一数量个第一芯片产品。所述第二圆晶中，包括第二数量个第二芯片产品。
每个所述第二芯片产品由N个相邻所述第一芯片产品拼接得到。所述第一芯片产品的第一数量为所述第二芯片产品的第二数量的N倍。其中，N大于等于2。
所述可兼容针卡包括若干探针。所述探针的数量对应所述第二芯片产品的第二数量。所述探针的位置分别对应每个所述第二芯片产品上的第二针卡触点的位置。
更优的，每个所述第二芯片产品由N个所述第一芯片产品横向拼接得到。
或，每个所述第二芯片产品由N个所述第一芯片产品纵向拼接得到。
本申请提供的一种圆晶测试方法的另一实施例，在上述方法实施例的基础上，所述的通过控制所述可兼容针卡移动位置进行N次探测实现对所述第一圆晶上的所述第一芯片产品的测试，包括：
所述可兼容针卡在对所述第一圆晶上的所述第一芯片产品进行测试时，控制所述可兼容针卡由靠近所述第一圆晶边缘一侧的位置开始进行第一次探测。
进行第一次探测后，控制所述可兼容针卡横向移动一个所述第一芯片产品的长度距离，进行下一次探测。
或，进行第一次探测后，控制所述可兼容针卡纵向移动一个所述第一芯片产品的宽度距离，进行下一次探测。
直至完成N次探测。
更优的，参考说明书附图1，B晶圆的一个芯片测试单元是由A晶圆的两个相同的测试单元横向拼接而成，且B晶圆的一颗芯片只需要在两个拼接单元的其一扎针，那么针卡出针设计可以在横向留出一个A晶圆小片尺寸(chipsize)的间隔，即横向或纵向跳一个裸片(跳die)，这样这张针卡可以实现兼容A晶圆和B晶圆。
本申请的一种可兼容针卡和圆晶测试方法具有相同的技术构思，二者的实施例的技术细节可相互适用，为减少重复，此次不再赘述。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各程序模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的程序模块完成，即将所述装置的内部结构划分成不同的程序单元或模块，以完成以上描述的全部或者部分功能。实施例中的各程序模块可以集成在一个处理单元中，也可是各个单元单独物理存在，也可以两个或两个以上单元集成在一个处理单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件程序单元的形式实现。另外，各程序模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述或记载的部分，可以参见其他实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件，或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其他的方式实现。示例性的，以上所描述的装置实施例仅仅是示意性的，示例性的，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，示例性的，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性、机械或其他的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，既可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可能集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变形属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变形在内。
Claims (10)
1.一种可兼容针卡，其特征在于，所述可兼容针卡用于兼容测试第一圆晶和第二圆晶；
所述第一圆晶中，包括第一数量个第一芯片产品；所述第二圆晶中，包括第二数量个第二芯片产品；
每个所述第二芯片产品由N个相邻所述第一芯片产品拼接得到；所述第一芯片产品的第一数量为所述第二芯片产品的第二数量的N倍；其中，N大于等于2；
所述可兼容针卡包括若干探针；所述探针的数量对应所述第二芯片产品的第二数量；所述探针的位置分别对应每个所述第二芯片产品上的第二针卡触点的位置；
所述可兼容针卡通过单次探测实现对所述第二圆晶上的所述第二芯片产品的测试；
所述可兼容针卡通过移动位置进行N次探测实现对所述第一圆晶上的所述第一芯片产品的测试。
2.如权利要求1所述的一种可兼容针卡，其特征在于：
每个所述第二芯片产品由N个所述第一芯片产品横向拼接得到；
或，每个所述第二芯片产品由N个所述第一芯片产品纵向拼接得到。
3.如权利要求1所述的一种可兼容针卡，其特征在于：
所述第一芯片产品包括M个最小拼接单元，所述第二芯片产品包括N×M个所述最小拼接单元；其中，M大于等于1，所述最小拼接单元为单个裸片。
4.如权利要求3所述的一种可兼容针卡，其特征在于：
所述第一圆晶与所述第二圆晶上的所述最小拼接单元的总数量相同；
所述第一圆晶与所述第二圆晶上的所述最小拼接单元的基板分布相同；并且每个所述最小拼接单元与其相邻的所述最小拼接单元之间的间隔距离相同。
5.如权利要求1所述的一种可兼容针卡，其特征在于：
在所述第一圆晶中，每个所述第一芯片产品上有且仅有一个第一针卡触点；并且每个所述第一针卡触点在所述第一芯片产品上的位置相对相同；
在所述第二圆晶中，每个所述第二芯片产品上有且仅有一个所述第二针卡触点；并且每个所述第二针卡触点在所述第二芯片产品上的位置相对相同。
6.如权利要求2所述的一种可兼容针卡，其特征在于：
所述可兼容针卡在对所述第一圆晶上的所述第一芯片产品进行测试时，由靠近所述第一圆晶边缘一侧的位置开始进行第一次探测；
进行第一次探测后，所述可兼容针卡横向移动一个所述第一芯片产品的长度距离，进行下一次探测；
或，进行第一次探测后，所述可兼容针卡纵向移动一个所述第一芯片产品的宽度距离，进行下一次探测；
直至完成N次探测。
7.如权利要求1-6任一项所述的一种可兼容针卡，其特征在于，包括：
所述可兼容针卡还包括电子元件、线材与印刷电路板。
8.一种圆晶测试方法，其特征在于，所述方法通过上述权利要求1-7中任一项所述的可兼容针卡，实现对所述第一圆晶和所述第二圆晶的兼容测试，包括：
所述第一圆晶中，包括第一数量个第一芯片产品；所述第二圆晶中，包括第二数量个第二芯片产品；
每个所述第二芯片产品由N个相邻所述第一芯片产品拼接得到；所述第一芯片产品的第一数量为所述第二芯片产品的第二数量的N倍；其中，N大于等于2；
所述可兼容针卡包括若干探针；所述探针的数量对应所述第二芯片产品的第二数量；所述探针的位置分别对应每个所述第二芯片产品上的第二针卡触点的位置；
通过所述可兼容针卡单次探测实现对所述第二圆晶上的所述第二芯片产品的测试；
通过控制所述可兼容针卡移动位置进行N次探测实现对所述第一圆晶上的所述第一芯片产品的测试。
9.如权利要求8所述的一种圆晶测试方法，其特征在于：
每个所述第二芯片产品由N个所述第一芯片产品横向拼接得到；
或，每个所述第二芯片产品由N个所述第一芯片产品纵向拼接得到。
10.如权利要求9所述的一种圆晶测试方法，其特征在于，所述的通过控制所述可兼容针卡移动位置进行N次探测实现对所述第一圆晶上的所述第一芯片产品的测试，包括：
所述可兼容针卡在对所述第一圆晶上的所述第一芯片产品进行测试时，控制所述可兼容针卡由靠近所述第一圆晶边缘一侧的位置开始进行第一次探测；
进行第一次探测后，控制所述可兼容针卡横向移动一个所述第一芯片产品的长度距离，进行下一次探测；
或，进行第一次探测后，控制所述可兼容针卡纵向移动一个所述第一芯片产品的宽度距离，进行下一次探测；
直至完成N次探测。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410250103.7A CN118150877A (zh) | 2024-03-05 | 2024-03-05 | 一种可兼容针卡和圆晶测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410250103.7A CN118150877A (zh) | 2024-03-05 | 2024-03-05 | 一种可兼容针卡和圆晶测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118150877A true CN118150877A (zh) | 2024-06-07 |
Family
ID=91298051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410250103.7A Pending CN118150877A (zh) | 2024-03-05 | 2024-03-05 | 一种可兼容针卡和圆晶测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118150877A (zh) |
-
2024
- 2024-03-05 CN CN202410250103.7A patent/CN118150877A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5546405A (en) | Debug apparatus for an automated semiconductor testing system | |
| CN101553741A (zh) | 用于自动半导体晶片测试的半自动多路转接系统 | |
| US7304481B2 (en) | Apparatus for testing electric cables | |
| US20210102974A1 (en) | Hybrid probe card for testing component mounted wafer | |
| CN108153630A (zh) | 一种信号测试装置 | |
| CN109633417B (zh) | 多芯片同测结构及方法 | |
| CN111220894A (zh) | 探针装置、电气检查装置、以及电气检查方法 | |
| US7816933B2 (en) | Semi-generic in-circuit test fixture | |
| US7106081B2 (en) | Parallel calibration system for a test device | |
| US4488111A (en) | Coupling devices for operations such as testing | |
| CN101769986A (zh) | 测试装置及其测试方法 | |
| US6894524B1 (en) | Daisy chain gang testing | |
| JPH0520701B2 (zh) | ||
| CN117491738B (zh) | 芯片插座安装接触电阻测试装置及方法 | |
| CN113030703A (zh) | 一种双界面智能卡模块开短路的测试装置 | |
| KR101731000B1 (ko) | 회로 기판 검사용 프로브 유닛 및 회로 기판 검사 장치 | |
| CN112014604A (zh) | 一种晶圆测试装置、测试系统及测试方法 | |
| CN212845494U (zh) | 电连接装置 | |
| US5457380A (en) | Circuit-test fixture that includes shorted-together probes | |
| CN101403765A (zh) | 用于在线测试系统的节点扩展器 | |
| KR100791050B1 (ko) | 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법 | |
| CN118150877A (zh) | 一种可兼容针卡和圆晶测试方法 | |
| KR100984682B1 (ko) | 메모리 스택 프로브 카드 및 이를 이용한 테스트 방법 | |
| CN217605914U (zh) | 用于芯片阻抗、s参数及眼图测试的电路及测试组件 | |
| CN201535784U (zh) | 一种老化测试基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |