JPH11148964A - 集積回路試験装置及び集積回路試験方法 - Google Patents
集積回路試験装置及び集積回路試験方法Info
- Publication number
- JPH11148964A JPH11148964A JP31499097A JP31499097A JPH11148964A JP H11148964 A JPH11148964 A JP H11148964A JP 31499097 A JP31499097 A JP 31499097A JP 31499097 A JP31499097 A JP 31499097A JP H11148964 A JPH11148964 A JP H11148964A
- Authority
- JP
- Japan
- Prior art keywords
- test
- integrated circuit
- circuit
- terminals
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】集積回路試験装置において、集積回路試験装置
の試験端子数以上の試験信号を要する複数の被試験集積
回路を一度に試験ボードに搭載して試験を行い、また、
複数の異なるテストモードに対しても、使用されない試
験端子の数を最小限に抑制する。 【解決手段】試験端子７と被試験集積回路８との間にを
導入し、このマルチプレクサ回路６を試験内容に応じて
順次切り替え、試験端子７と被試験集積回路８の端子９
との接続関係を変更する。これにより、一度に試験ボー
ド３により多くの被試験集積回路８を搭載し、かつ、１
種類の試験ボード３でより多くのテストモードに対応さ
せることができる。
の試験端子数以上の試験信号を要する複数の被試験集積
回路を一度に試験ボードに搭載して試験を行い、また、
複数の異なるテストモードに対しても、使用されない試
験端子の数を最小限に抑制する。 【解決手段】試験端子７と被試験集積回路８との間にを
導入し、このマルチプレクサ回路６を試験内容に応じて
順次切り替え、試験端子７と被試験集積回路８の端子９
との接続関係を変更する。これにより、一度に試験ボー
ド３により多くの被試験集積回路８を搭載し、かつ、１
種類の試験ボード３でより多くのテストモードに対応さ
せることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の被試験集積
回路を一度に搭載して試験を行う集積回路試験装置及び
その装置を用いた集積回路の試験方法に関し、特に、集
積回路試験装置と被試験集積回路との間の電気的接続の
改良に関する。
回路を一度に搭載して試験を行う集積回路試験装置及び
その装置を用いた集積回路の試験方法に関し、特に、集
積回路試験装置と被試験集積回路との間の電気的接続の
改良に関する。
【０００２】
【従来の技術】図８は、複数の被試験集積回路素子を一
度に搭載して試験を行う従来の集積回路試験装置の構成
を示すブロック図である。図８に示すように、従来の集
積回路試験装置は、集積回路の試験を実行するテスタ本
体１と、テスタ本体１に接続されているテストヘッド１
１と、複数の被試験集積回路８を搭載している試験ボー
ド３とを備えている。テストヘッド１１には、被試験集
積回路８から出力された信号を基準信号と比較するアナ
ログ回路４と、アナログ回路４に対応して設けられ、ア
ナログ回路４を制御するための論理回路５とが配置され
ており、各アナログ回路４と各論理回路５とで一つの試
験端子７を形成している。各試験端子７は、導体配線か
らなる伝送線路２を介して、各被試験集積回路８の端子
９と接続されている。
度に搭載して試験を行う従来の集積回路試験装置の構成
を示すブロック図である。図８に示すように、従来の集
積回路試験装置は、集積回路の試験を実行するテスタ本
体１と、テスタ本体１に接続されているテストヘッド１
１と、複数の被試験集積回路８を搭載している試験ボー
ド３とを備えている。テストヘッド１１には、被試験集
積回路８から出力された信号を基準信号と比較するアナ
ログ回路４と、アナログ回路４に対応して設けられ、ア
ナログ回路４を制御するための論理回路５とが配置され
ており、各アナログ回路４と各論理回路５とで一つの試
験端子７を形成している。各試験端子７は、導体配線か
らなる伝送線路２を介して、各被試験集積回路８の端子
９と接続されている。
【０００３】
【発明が解決しようとする課題】この従来の集積回路試
験装置においては、試験端子７と、これを被試験集積回
路８と接続するための伝送線路２との組み合わせが固定
されており、この組み合わせを変更することはできなか
った。すなわち、複数個の被試験集積回路８を試験する
場合、従来の集積回路試験装置は試験に必要な試験端子
７を全て同時に備えている必要があった。同様の理由に
より、集積回路試験装置に備えられている試験端子７の
数を超えて被試験集積回路８を試験ボード３上に一度に
搭載し、それらを試験することはできなかった。
験装置においては、試験端子７と、これを被試験集積回
路８と接続するための伝送線路２との組み合わせが固定
されており、この組み合わせを変更することはできなか
った。すなわち、複数個の被試験集積回路８を試験する
場合、従来の集積回路試験装置は試験に必要な試験端子
７を全て同時に備えている必要があった。同様の理由に
より、集積回路試験装置に備えられている試験端子７の
数を超えて被試験集積回路８を試験ボード３上に一度に
搭載し、それらを試験することはできなかった。
【０００４】また、１種類の試験ボード３で複数の試験
を行う際、試験の種類によって被試験集積回路８に必要
とされる端子９の数が異なる場合、試験の種類によって
は余剰の試験端子７が生じ、集積回路試験装置の能力を
最大限に活用することができなかった。この結果、従来
の集積回路試験装置は以下のような問題点を内包してい
た。
を行う際、試験の種類によって被試験集積回路８に必要
とされる端子９の数が異なる場合、試験の種類によって
は余剰の試験端子７が生じ、集積回路試験装置の能力を
最大限に活用することができなかった。この結果、従来
の集積回路試験装置は以下のような問題点を内包してい
た。
【０００５】第１の問題点は、多くの集積回路を試験す
る必要がある場合、被試験集積回路８の試験ボード３へ
の乗せ換え回数が増え、試験時間が増大することであ
る。その理由は、テストヘッド１１における試験端子７
と伝送線路２との組み合わせが固定されているため、試
験ボード３に搭載される被試験集積回路８の端子９の数
の合計が試験端子７の数を超えるような場合に、そのよ
うな個数の被試験集積回路８を搭載する試験ボード３を
利用することができず、一度に多数の被試験集積回路８
を集積回路試験装置に搭載することができないためであ
る。
る必要がある場合、被試験集積回路８の試験ボード３へ
の乗せ換え回数が増え、試験時間が増大することであ
る。その理由は、テストヘッド１１における試験端子７
と伝送線路２との組み合わせが固定されているため、試
験ボード３に搭載される被試験集積回路８の端子９の数
の合計が試験端子７の数を超えるような場合に、そのよ
うな個数の被試験集積回路８を搭載する試験ボード３を
利用することができず、一度に多数の被試験集積回路８
を集積回路試験装置に搭載することができないためであ
る。
【０００６】第２の問題点は、複数のテストモードを有
する被試験集積回路において、必要とされる被試験集積
回路８の端子９の数が異なるテストモードを一つの試験
ボード３上で試験する場合、必要とされる端子数の少な
いテストモード時に、いくつかの試験端子７が使用され
ず、試験端子７を最大限に有効活用できないことであ
る。
する被試験集積回路において、必要とされる被試験集積
回路８の端子９の数が異なるテストモードを一つの試験
ボード３上で試験する場合、必要とされる端子数の少な
いテストモード時に、いくつかの試験端子７が使用され
ず、試験端子７を最大限に有効活用できないことであ
る。
【０００７】また、このような試験端子７の余剰を回避
するため、被試験集積回路８を搭載するための試験ボー
ド３をテストモードに応じて用意し、試験モードごとに
被試験集積回路８をあらためて試験ボード３上に搭載し
なおすことも考えられるが、複数の試験ボード３を作製
するために試験コストが上昇し、被試験集積回路８の乗
せ換え時間の増加により試験時間が増加してしまう。
するため、被試験集積回路８を搭載するための試験ボー
ド３をテストモードに応じて用意し、試験モードごとに
被試験集積回路８をあらためて試験ボード３上に搭載し
なおすことも考えられるが、複数の試験ボード３を作製
するために試験コストが上昇し、被試験集積回路８の乗
せ換え時間の増加により試験時間が増加してしまう。
【０００８】その理由は、試験端子７と、被試験集積回
路８の端子９に接続された伝送線路２との組み合わせが
固定されており、試験ボード３を取り替えなければ、テ
ストモードに応じて接続の組み合わせを変えることがで
きないためである。これらの問題点を解決するため、実
開平２−５９４７６号公報、特開昭５９−２３２６５号
公報及び特開平２−３８８７４号公報は、マルチプレク
サ回路を用いて、被試験集積回路を並列的に試験するこ
とができる集積回路試験装置を提案している。
路８の端子９に接続された伝送線路２との組み合わせが
固定されており、試験ボード３を取り替えなければ、テ
ストモードに応じて接続の組み合わせを変えることがで
きないためである。これらの問題点を解決するため、実
開平２−５９４７６号公報、特開昭５９−２３２６５号
公報及び特開平２−３８８７４号公報は、マルチプレク
サ回路を用いて、被試験集積回路を並列的に試験するこ
とができる集積回路試験装置を提案している。
【０００９】しかしながら、これらの集積回路試験装置
におけるマルチプレクサ回路は、単に、被試験集積回路
とテスタとの間の接続を適宜切り替えるだけのものとし
て使用されており、被試験集積回路の数とテスタの試験
端子の数との関係を考慮したものではない。このため、
被試験集積回路の数がテスタの試験端子の数よりも多い
場合には、必ずしも試験効率を上げることはできなかっ
た。
におけるマルチプレクサ回路は、単に、被試験集積回路
とテスタとの間の接続を適宜切り替えるだけのものとし
て使用されており、被試験集積回路の数とテスタの試験
端子の数との関係を考慮したものではない。このため、
被試験集積回路の数がテスタの試験端子の数よりも多い
場合には、必ずしも試験効率を上げることはできなかっ
た。
【００１０】本発明は、以上のような従来の集積回路試
験装置における問題点に鑑みてなされたものであり、集
積回路試験装置の試験端子数以上の試験信号を要する複
数の被試験集積回路を一度に試験ボードに搭載して試験
を行い、また、複数の異なるテストモードに対して、テ
ストモードに応じた試験ボードを個別に準備することな
く、使用されない試験端子の数を最小限に抑制すること
ができる集積回路試験装置及び集積回路試験方法を提供
することを目的とする。
験装置における問題点に鑑みてなされたものであり、集
積回路試験装置の試験端子数以上の試験信号を要する複
数の被試験集積回路を一度に試験ボードに搭載して試験
を行い、また、複数の異なるテストモードに対して、テ
ストモードに応じた試験ボードを個別に準備することな
く、使用されない試験端子の数を最小限に抑制すること
ができる集積回路試験装置及び集積回路試験方法を提供
することを目的とする。
【００１１】
【課題を解決するための手段】この課題を解決するた
め、本発明に係る集積回路試験装置は、試験端子と試験
ボードとを接続するための伝送線路の数が試験端子の数
よりも大きく設定され、かつ、複数の伝送線路の中から
１つの伝送線路を選択し、その選択された伝送線路に試
験端子の１つを接続するためのマルチプレクサ回路を備
えることを基本的な特徴とする。
め、本発明に係る集積回路試験装置は、試験端子と試験
ボードとを接続するための伝送線路の数が試験端子の数
よりも大きく設定され、かつ、複数の伝送線路の中から
１つの伝送線路を選択し、その選択された伝送線路に試
験端子の１つを接続するためのマルチプレクサ回路を備
えることを基本的な特徴とする。
【００１２】具体的には、本発明の請求項１は、複数の
被試験集積回路に対して試験信号を印加し、かつ、前記
被試験集積回路から出力された信号を受信するための回
路を搭載したテストヘッドと、前記複数の被試験集積回
路を一度に搭載し得る交換可能な試験ボードと、前記被
試験集積回路の端子を前記テストヘッドに電気的に接続
する導体配線とからなる集積回路試験装置において、前
記テストヘッドは、前記被試験集積回路に対して試験信
号を印加し、かつ、前記被試験集積回路から出力された
信号を試験基準信号と比較するための試験端子と、前記
被試験集積回路の端子の全てと一対一に対応づけられた
伝送線路であって、前記試験ボード上に搭載された前記
被試験集積回路の端子と前記試験端子とを電気的に接続
するための伝送線路と、前記伝送線路の中から１つの伝
送線路を選択し、その選択された伝送線路を前記試験端
子の１つに接続するためのマルチプレクサ回路とからな
り、前記試験ボードに搭載される前記被試験集積回路の
端子の数の合計が前記試験端子の数よりも多く、すべて
の前記マルチプレクサ回路について、マルチプレクサ回
路の選択状態が前記被試験集積回路の試験項目と一対一
に対応し、かつ、それぞれの試験で必要とされる被試験
集積回路の端子の組み合わせに対応していることを特徴
とする集積回路試験装置を提供する。
被試験集積回路に対して試験信号を印加し、かつ、前記
被試験集積回路から出力された信号を受信するための回
路を搭載したテストヘッドと、前記複数の被試験集積回
路を一度に搭載し得る交換可能な試験ボードと、前記被
試験集積回路の端子を前記テストヘッドに電気的に接続
する導体配線とからなる集積回路試験装置において、前
記テストヘッドは、前記被試験集積回路に対して試験信
号を印加し、かつ、前記被試験集積回路から出力された
信号を試験基準信号と比較するための試験端子と、前記
被試験集積回路の端子の全てと一対一に対応づけられた
伝送線路であって、前記試験ボード上に搭載された前記
被試験集積回路の端子と前記試験端子とを電気的に接続
するための伝送線路と、前記伝送線路の中から１つの伝
送線路を選択し、その選択された伝送線路を前記試験端
子の１つに接続するためのマルチプレクサ回路とからな
り、前記試験ボードに搭載される前記被試験集積回路の
端子の数の合計が前記試験端子の数よりも多く、すべて
の前記マルチプレクサ回路について、マルチプレクサ回
路の選択状態が前記被試験集積回路の試験項目と一対一
に対応し、かつ、それぞれの試験で必要とされる被試験
集積回路の端子の組み合わせに対応していることを特徴
とする集積回路試験装置を提供する。
【００１３】本発明のうち、請求項２は、請求項複数の
被試験集積回路に対して試験信号を印加し、かつ、前記
被試験集積回路から出力された信号を受信するための回
路を搭載したテストヘッドと、前記複数の被試験集積回
路を一度に搭載し得る交換可能な試験ボードと、前記被
試験集積回路の端子を前記テストヘッドに電気的に接続
する導体配線とからなる集積回路試験装置において、前
記テストヘッドは、前記被試験集積回路の端子の全てと
一対一に対応づけられたアナログ回路であって、前記被
試験集積回路に対して試験信号を印加し、かつ、前記被
試験集積回路から出力された信号を試験基準信号と比較
するためのアナログ回路と、前記アナログ回路を制御
し、かつ、前記被試験集積回路の出力信号と前記試験基
準信号との比較結果を前記アナログ回路から受信するた
めの論理回路と、前記被試験集積回路の端子の全て及び
前記アナログ回路の全てとそれぞれ一対一に対応づけら
れた伝送線路であって、前記試験ボード上に搭載された
前記被試験集積回路の端子と前記アナログ回路とを電気
的に接続するための伝送線路と、複数のアナログ回路の
中から１つのアナログ回路を選択し、その選択されたア
ナログ回路を前記論理回路の１つに接続するためのマル
チプレクサ回路と、からなり、前記試験ボードに搭載さ
れる前記被試験集積回路の端子の数の合計が前記論理回
路の数よりも多く、すべての前記マルチプレクサ回路に
ついて、マルチプレクサ回路の選択状態が前記被試験集
積回路の試験項目と一対一に対応し、かつ、それぞれの
試験で必要とされる被試験集積回路の端子の組み合わせ
に対応していることを特徴とする集積回路試験装置を提
供する。
被試験集積回路に対して試験信号を印加し、かつ、前記
被試験集積回路から出力された信号を受信するための回
路を搭載したテストヘッドと、前記複数の被試験集積回
路を一度に搭載し得る交換可能な試験ボードと、前記被
試験集積回路の端子を前記テストヘッドに電気的に接続
する導体配線とからなる集積回路試験装置において、前
記テストヘッドは、前記被試験集積回路の端子の全てと
一対一に対応づけられたアナログ回路であって、前記被
試験集積回路に対して試験信号を印加し、かつ、前記被
試験集積回路から出力された信号を試験基準信号と比較
するためのアナログ回路と、前記アナログ回路を制御
し、かつ、前記被試験集積回路の出力信号と前記試験基
準信号との比較結果を前記アナログ回路から受信するた
めの論理回路と、前記被試験集積回路の端子の全て及び
前記アナログ回路の全てとそれぞれ一対一に対応づけら
れた伝送線路であって、前記試験ボード上に搭載された
前記被試験集積回路の端子と前記アナログ回路とを電気
的に接続するための伝送線路と、複数のアナログ回路の
中から１つのアナログ回路を選択し、その選択されたア
ナログ回路を前記論理回路の１つに接続するためのマル
チプレクサ回路と、からなり、前記試験ボードに搭載さ
れる前記被試験集積回路の端子の数の合計が前記論理回
路の数よりも多く、すべての前記マルチプレクサ回路に
ついて、マルチプレクサ回路の選択状態が前記被試験集
積回路の試験項目と一対一に対応し、かつ、それぞれの
試験で必要とされる被試験集積回路の端子の組み合わせ
に対応していることを特徴とする集積回路試験装置を提
供する。
【００１４】好ましくは、請求項３に記載されているよ
うに、前記マルチプレクサ回路のマルチプレクス比は、
前記試験端子の数又は前記論理回路の数を、テストモー
ドで必要とされる被試験集積回路の端子の数で割ったと
きの商を超えない最大の整数Ａでもって、 前記試験ボー
ドに一度に搭載された被試験集積回路の数Ｂを割った場
合の商Ｂ／Ａ以上である最小の整数を、必要なすべての
テストモードについて求め、これを合計した数以上に設
定される。
うに、前記マルチプレクサ回路のマルチプレクス比は、
前記試験端子の数又は前記論理回路の数を、テストモー
ドで必要とされる被試験集積回路の端子の数で割ったと
きの商を超えない最大の整数Ａでもって、 前記試験ボー
ドに一度に搭載された被試験集積回路の数Ｂを割った場
合の商Ｂ／Ａ以上である最小の整数を、必要なすべての
テストモードについて求め、これを合計した数以上に設
定される。
【００１５】例えば、最も単純には、請求項４に記載さ
れているように、前記マルチプレクサ回路のマルチプレ
クス比は前記アナログ回路の数に等しく設定すればよ
い。以下、マルチプレクサ回路のマルチプレクス比の設
定例を示す。試験ボードの取り替えなしに試験を行うテ
ストモードの数がＴ、試験端子の数がＮ、試験ボードに
一度に搭載できる被試験集積回路の数がＭ、少なくとも
１つのテストモードで必要とされる被試験集積回路の端
子の数の合計がＰ、ｉ番目のテストモードで必要とされ
る被試験集積回路の端子の数がｐ（ｉ）である場合を考
える。
れているように、前記マルチプレクサ回路のマルチプレ
クス比は前記アナログ回路の数に等しく設定すればよ
い。以下、マルチプレクサ回路のマルチプレクス比の設
定例を示す。試験ボードの取り替えなしに試験を行うテ
ストモードの数がＴ、試験端子の数がＮ、試験ボードに
一度に搭載できる被試験集積回路の数がＭ、少なくとも
１つのテストモードで必要とされる被試験集積回路の端
子の数の合計がＰ、ｉ番目のテストモードで必要とされ
る被試験集積回路の端子の数がｐ（ｉ）である場合を考
える。
【００１６】ｑ（ｉ）を、〔Ｎ/ ｐ（ｉ）〕以下の最も
大きな整数、ｒ（ｉ）を、〔Ｍ/ ｑ（ｉ）〕以上の最も
小さい整数と定義する。このとき、従来の集積回路試験
装置ではＮ個であった伝送線路の数を（Ｐ×Ｍ) とし、
マルチプレクサ回路のマルチプレクス比は〔ｒ（１）＋
ｒ（２）＋…＋ｒ（Ｔ）〕とされる。マルチプレクサ回
路により、１つの試験端子は複数の伝送線路と接続する
ことができる。伝送線路は被試験集積回路の端子と接続
されているため、試験端子の数を超えない範囲で、試験
端子と被試験集積回路の端子とを自由に組み合わせるこ
とができる。
大きな整数、ｒ（ｉ）を、〔Ｍ/ ｑ（ｉ）〕以上の最も
小さい整数と定義する。このとき、従来の集積回路試験
装置ではＮ個であった伝送線路の数を（Ｐ×Ｍ) とし、
マルチプレクサ回路のマルチプレクス比は〔ｒ（１）＋
ｒ（２）＋…＋ｒ（Ｔ）〕とされる。マルチプレクサ回
路により、１つの試験端子は複数の伝送線路と接続する
ことができる。伝送線路は被試験集積回路の端子と接続
されているため、試験端子の数を超えない範囲で、試験
端子と被試験集積回路の端子とを自由に組み合わせるこ
とができる。
【００１７】複数あるテストモードのうち、必要とする
被試験集積回路の端子数が少ない場合、試験端子を被試
験集積回路の端子に再割り当てすることにより、並列的
に試験を行うことができる被試験集積回路の数を最大限
に向上させることができる。必要とする被試験集積回路
の端子数が多いテストモードの場合では、試験端子の再
割り当てにより、並列的に試験を行うことができる被試
験集積回路の数を下げ、試験端子数の不足を回避する。
被試験集積回路の端子数が少ない場合、試験端子を被試
験集積回路の端子に再割り当てすることにより、並列的
に試験を行うことができる被試験集積回路の数を最大限
に向上させることができる。必要とする被試験集積回路
の端子数が多いテストモードの場合では、試験端子の再
割り当てにより、並列的に試験を行うことができる被試
験集積回路の数を下げ、試験端子数の不足を回避する。
【００１８】このときのマルチプレクサ回路による伝送
線路の選択の組み合わせを区別するために、マルチプレ
クサ回路の選択状態と番号とを一対一に対応させる。例
えば、マルチプレクサ回路が１：Ｋのマルチプレクス比
を有する場合、Ｋ種類の伝送線路の選択の組み合わせを
実現することができることを意味する。これら一連の試
験は試験ボードを交換することなく行うことができる。
そのため、被試験集積回路の乗せ換えに要する時間を削
減することができる。
線路の選択の組み合わせを区別するために、マルチプレ
クサ回路の選択状態と番号とを一対一に対応させる。例
えば、マルチプレクサ回路が１：Ｋのマルチプレクス比
を有する場合、Ｋ種類の伝送線路の選択の組み合わせを
実現することができることを意味する。これら一連の試
験は試験ボードを交換することなく行うことができる。
そのため、被試験集積回路の乗せ換えに要する時間を削
減することができる。
【００１９】また、並列的に試験を行うことができる被
試験集積回路の数を向上させるためにテストモードに合
わせて試験ボードを準備する場合と比較して、試験ボー
ドが１種類ですみ、試験ボードのコストを抑制すること
ができる。前記マルチプレクサ回路、及び、前記マルチ
プレクサ回路と前記被試験集積回路とを接続する前記伝
送線路は、請求項５に記載されているように、前記テス
トヘッド上のみならず、前記試験ボード上に構成するこ
ともできる。この場合、マルチプレクサ回路と伝送線路
との組み合わせは試験ボード毎に自由に設定できるた
め、試験ボードを交換することにより、被試験集積回路
の品種や試験項目の変化に完全に対応することができ
る。
試験集積回路の数を向上させるためにテストモードに合
わせて試験ボードを準備する場合と比較して、試験ボー
ドが１種類ですみ、試験ボードのコストを抑制すること
ができる。前記マルチプレクサ回路、及び、前記マルチ
プレクサ回路と前記被試験集積回路とを接続する前記伝
送線路は、請求項５に記載されているように、前記テス
トヘッド上のみならず、前記試験ボード上に構成するこ
ともできる。この場合、マルチプレクサ回路と伝送線路
との組み合わせは試験ボード毎に自由に設定できるた
め、試験ボードを交換することにより、被試験集積回路
の品種や試験項目の変化に完全に対応することができ
る。
【００２０】前記マルチプレクサ回路は、請求項６に記
載されているように、前記試験端子又は前記アナログ回
路と前記伝送線路との間に配置してもよく、あるいは、
請求項７に記載されているように、前記アナログ回路と
前記論理回路との間に配置することもできる。この場
合、試験端子又はアナログ回路が被試験集積回路に対し
て出力する信号及び被試験集積回路が試験端子又はアナ
ログ回路に対して出力するアナログ信号がマルチプレク
サ回路を通過しないため、出力信号の波形品質の劣化を
防ぐことができる。
載されているように、前記試験端子又は前記アナログ回
路と前記伝送線路との間に配置してもよく、あるいは、
請求項７に記載されているように、前記アナログ回路と
前記論理回路との間に配置することもできる。この場
合、試験端子又はアナログ回路が被試験集積回路に対し
て出力する信号及び被試験集積回路が試験端子又はアナ
ログ回路に対して出力するアナログ信号がマルチプレク
サ回路を通過しないため、出力信号の波形品質の劣化を
防ぐことができる。
【００２１】本発明のうち、請求項８は、上述の集積回
路試験装置を用いて行う集積回路の試験方法を提供す
る。この試験方法は、前記被試験集積回路のｉ番目のテ
ストモードにおいては、前記試験端子がｑ個の前記被試
験集積回路を一度に試験することができる場合に、全て
の前記マルチプレクサ回路をｋ１番目の選択状態に設定
し、前記試験端子又は前記アナログ回路を、１番目から
ｑ番目までの前記被試験集積回路に接続されている前記
伝送線路に接続させ、ｑ個の前記被試験集積回路に対し
て同時に試験を行う第一の過程と、全ての前記マルチプ
レクサ回路をｋ２番目の選択状態に切り替え、前記試験
端子又は前記アナログ回路を、（ｑ＋１）番目から２ｑ
番目までの前記被試験集積回路に接続されている前記伝
送線路に接続させ、（ｑ＋１）番目から２ｑ番目までの
前記被試験集積回路に対して同時に試験を行う第二の過
程と、全ての被試験集積回路について、ｉ番目のテスト
モードの試験が完了するまで、前記第二の過程を繰り返
す第三の過程と、前記マルチプレクサ回路を（ｉ＋１）
番目のテストモードにおいて必要な選択状態に切り替
え、前記第一乃至第三の過程を繰り返す第四の過程と、
全てのテストモードに対して被試験集積回路の試験が完
了するまで、前記第一乃至第四の過程を繰り返す第五の
過程と、を備えることを特徴とする。
路試験装置を用いて行う集積回路の試験方法を提供す
る。この試験方法は、前記被試験集積回路のｉ番目のテ
ストモードにおいては、前記試験端子がｑ個の前記被試
験集積回路を一度に試験することができる場合に、全て
の前記マルチプレクサ回路をｋ１番目の選択状態に設定
し、前記試験端子又は前記アナログ回路を、１番目から
ｑ番目までの前記被試験集積回路に接続されている前記
伝送線路に接続させ、ｑ個の前記被試験集積回路に対し
て同時に試験を行う第一の過程と、全ての前記マルチプ
レクサ回路をｋ２番目の選択状態に切り替え、前記試験
端子又は前記アナログ回路を、（ｑ＋１）番目から２ｑ
番目までの前記被試験集積回路に接続されている前記伝
送線路に接続させ、（ｑ＋１）番目から２ｑ番目までの
前記被試験集積回路に対して同時に試験を行う第二の過
程と、全ての被試験集積回路について、ｉ番目のテスト
モードの試験が完了するまで、前記第二の過程を繰り返
す第三の過程と、前記マルチプレクサ回路を（ｉ＋１）
番目のテストモードにおいて必要な選択状態に切り替
え、前記第一乃至第三の過程を繰り返す第四の過程と、
全てのテストモードに対して被試験集積回路の試験が完
了するまで、前記第一乃至第四の過程を繰り返す第五の
過程と、を備えることを特徴とする。
【００２２】
【発明の実施の形態】図１は、本発明の第１の実施の形
態に係る集積回路試験装置を示すブロック図である。本
実施形態に係る集積回路試験装置は、集積回路の試験を
実行するテスタ本体１、テスタ本体１と接続されている
テストヘッド１１、複数の被試験集積回路８を搭載して
いる試験ボード３、及び、各被試験集積回路８とテスト
ヘッド１１とを接続している伝送線路２とからなる。
態に係る集積回路試験装置を示すブロック図である。本
実施形態に係る集積回路試験装置は、集積回路の試験を
実行するテスタ本体１、テスタ本体１と接続されている
テストヘッド１１、複数の被試験集積回路８を搭載して
いる試験ボード３、及び、各被試験集積回路８とテスト
ヘッド１１とを接続している伝送線路２とからなる。
【００２３】テストヘッド１１は、試験信号を出力し、
かつ、被試験集積回路８からの出力信号を受信し、その
出力信号を基準信号と比較し、さらに、判定を行うため
のアナログ回路４と、アナログ回路４を制御するための
論理回路５と、アナログ回路４と伝送線路２との接続を
変更するためのマルチプレクサ回路６と、からなってい
る。
かつ、被試験集積回路８からの出力信号を受信し、その
出力信号を基準信号と比較し、さらに、判定を行うため
のアナログ回路４と、アナログ回路４を制御するための
論理回路５と、アナログ回路４と伝送線路２との接続を
変更するためのマルチプレクサ回路６と、からなってい
る。
【００２４】テストヘッド１１内には、全てのマルチプ
レクサ回路６と接続しているマルチプレクサ制御回路５
１が設けられており、マルチプレクサ回路６の選択状態
は、マルチプレクサ制御回路５１が生成する制御信号に
より制御される。１組のアナログ回路４、１個の論理回
路５及び１個のマルチプレクサ回路６により、１組の試
験端子７が構成されており、テストヘッド１１はＮ組の
試験端子７を有している。
レクサ回路６と接続しているマルチプレクサ制御回路５
１が設けられており、マルチプレクサ回路６の選択状態
は、マルチプレクサ制御回路５１が生成する制御信号に
より制御される。１組のアナログ回路４、１個の論理回
路５及び１個のマルチプレクサ回路６により、１組の試
験端子７が構成されており、テストヘッド１１はＮ組の
試験端子７を有している。
【００２５】試験ボード３はＭ個の被試験集積回路８を
搭載する能力を有している。被試験集積回路８は外部と
電気信号を授受するための端子９を有する。また、被試
験集積回路８は、複数種類のテストモードを有する。こ
こで、試験ボード３の交換なしに行うことができるテス
トモードの種類の数をＴとする。さらに、ｉ番めのテス
トモードでは、端子９のうち、ｐ（ｉ）本の端子を必要
とするものとし、また、全てのテストモードのうち、少
なくとも１つのテストモードで必要とされる端子９の数
をＰとする。
搭載する能力を有している。被試験集積回路８は外部と
電気信号を授受するための端子９を有する。また、被試
験集積回路８は、複数種類のテストモードを有する。こ
こで、試験ボード３の交換なしに行うことができるテス
トモードの種類の数をＴとする。さらに、ｉ番めのテス
トモードでは、端子９のうち、ｐ（ｉ）本の端子を必要
とするものとし、また、全てのテストモードのうち、少
なくとも１つのテストモードで必要とされる端子９の数
をＰとする。
【００２６】試験で必要とされる端子９は試験ボード３
を通じて（Ｐ×Ｍ）本の伝送線路２と１：１に対応づけ
られている。マルチプレクサ回路６のマルチプレクス比
は、ｑ（ｉ）を〔Ｎ/ ｐ（ｉ）〕以下の最も大きな整
数、ｒ（ｉ）を〔Ｍ/ ｑ（ｉ）〕以上の最も小さい整数
と定義した場合、１：〔ｒ（１）＋ｒ（２）＋…＋ｒ
（Ｔ) 〕と表される。
を通じて（Ｐ×Ｍ）本の伝送線路２と１：１に対応づけ
られている。マルチプレクサ回路６のマルチプレクス比
は、ｑ（ｉ）を〔Ｎ/ ｐ（ｉ）〕以下の最も大きな整
数、ｒ（ｉ）を〔Ｍ/ ｑ（ｉ）〕以上の最も小さい整数
と定義した場合、１：〔ｒ（１）＋ｒ（２）＋…＋ｒ
（Ｔ) 〕と表される。
【００２７】以上のような構成を有する本実施形態に係
る集積回路試験装置の動作を以下に説明する。ｉ番目の
テストモードにおいて、試験端子７はｑ（ｉ）個の被試
験集積回路８を一度に測定することができるものとす
る。最初に全てのマルチプレクサ回路６をｋ１番目の選
択状態に切り替える。このｋ１番目の選択状態において
は、試験端子７が、１番目からｑ（ｉ）番目までの被試
験集積回路８のテストに必要な端子９と接続されている
伝送線路が選択される。これによって、ｑ（ｉ) 個の被
試験集積回路８が同時に試験される。
る集積回路試験装置の動作を以下に説明する。ｉ番目の
テストモードにおいて、試験端子７はｑ（ｉ）個の被試
験集積回路８を一度に測定することができるものとす
る。最初に全てのマルチプレクサ回路６をｋ１番目の選
択状態に切り替える。このｋ１番目の選択状態において
は、試験端子７が、１番目からｑ（ｉ）番目までの被試
験集積回路８のテストに必要な端子９と接続されている
伝送線路が選択される。これによって、ｑ（ｉ) 個の被
試験集積回路８が同時に試験される。
【００２８】次に、全てのマルチプレクサ回路６をｋ２
番目の選択状態に切り替える。このｋ２番目の選択状態
においては、試験端子７が、ｑ（ｉ＋１) 番目以降の被
試験集積回路８のテストに必要とされる端子９と接続さ
れている伝送線路が選択される。ｉ番目のテストモード
でｑ（ｉ＋１) 番目からｑ（２ｉ) 番目までの被試験集
積回路８に対して試験が行われる。
番目の選択状態に切り替える。このｋ２番目の選択状態
においては、試験端子７が、ｑ（ｉ＋１) 番目以降の被
試験集積回路８のテストに必要とされる端子９と接続さ
れている伝送線路が選択される。ｉ番目のテストモード
でｑ（ｉ＋１) 番目からｑ（２ｉ) 番目までの被試験集
積回路８に対して試験が行われる。
【００２９】試験ボード上の全ての被試験集積回路８に
対して試験が完了するまで、上記手続きを繰り返す。こ
のときの繰り返し回数はｒ（ｉ) として示される。ｉ番
目のテストモードが完了したら、（ｉ＋１) 番目のテス
トモードで必要な端子９に合わせ、マルチプレクサ回路
６を切り替え、同様に試験を行う。テストモードのう
ち、ｑ（ｉ) の最大値と最小値が異なり、かつ、ｑ
（ｉ) がその最小値よりも大きい値をとるテストモード
においては、並列的に試験を行うことができる被試験集
積回路の数が向上し、試験時間の削減を期待することが
できる。
対して試験が完了するまで、上記手続きを繰り返す。こ
のときの繰り返し回数はｒ（ｉ) として示される。ｉ番
目のテストモードが完了したら、（ｉ＋１) 番目のテス
トモードで必要な端子９に合わせ、マルチプレクサ回路
６を切り替え、同様に試験を行う。テストモードのう
ち、ｑ（ｉ) の最大値と最小値が異なり、かつ、ｑ
（ｉ) がその最小値よりも大きい値をとるテストモード
においては、並列的に試験を行うことができる被試験集
積回路の数が向上し、試験時間の削減を期待することが
できる。
【００３０】図２は、本発明の第２の実施の形態に係る
集積回路試験装置を示すブロック図である。本実施形態
に係る集積回路試験装置は、集積回路の試験を実行する
テスタ本体１、テスタ本体１と接続されているテストヘ
ッド１１、複数の被試験集積回路８を搭載している試験
ボード３、及び、各被試験集積回路８とテストヘッド１
１とを接続している同軸ケーブル２１とからなる。
集積回路試験装置を示すブロック図である。本実施形態
に係る集積回路試験装置は、集積回路の試験を実行する
テスタ本体１、テスタ本体１と接続されているテストヘ
ッド１１、複数の被試験集積回路８を搭載している試験
ボード３、及び、各被試験集積回路８とテストヘッド１
１とを接続している同軸ケーブル２１とからなる。
【００３１】テストヘッド１１は、試験信号を出力し、
かつ、被試験集積回路８からの出力信号を受信し、その
出力信号を基準信号と比較し、さらに、判定を行うため
のアナログ回路４と、アナログ回路４を制御するための
論理回路５と、アナログ回路４と同軸ケーブル２１との
接続を変更するためのマルチプレクサ回路６と、からな
る。
かつ、被試験集積回路８からの出力信号を受信し、その
出力信号を基準信号と比較し、さらに、判定を行うため
のアナログ回路４と、アナログ回路４を制御するための
論理回路５と、アナログ回路４と同軸ケーブル２１との
接続を変更するためのマルチプレクサ回路６と、からな
る。
【００３２】テストヘッド１１内には、全てのマルチプ
レクサ回路６と接続しているマルチプレクサ制御回路５
１が設けられており、マルチプレクサ回路６の選択状態
は、マルチプレクサ制御回路５１が生成する制御信号に
より制御される。同軸ケーブル２１は、より線、ツイス
テッドペア線などで代用することが可能である。また、
マルチプレクサ回路６は、機械式リレー、リードリレ
ー、半導体アナログスイッチ素子、半導体アナログマル
チプレクサ回路素子などを利用して構成することができ
る。
レクサ回路６と接続しているマルチプレクサ制御回路５
１が設けられており、マルチプレクサ回路６の選択状態
は、マルチプレクサ制御回路５１が生成する制御信号に
より制御される。同軸ケーブル２１は、より線、ツイス
テッドペア線などで代用することが可能である。また、
マルチプレクサ回路６は、機械式リレー、リードリレ
ー、半導体アナログスイッチ素子、半導体アナログマル
チプレクサ回路素子などを利用して構成することができ
る。
【００３３】１組のアナログ回路４、１個の論理回路５
及び１個のマルチプレクサ回路６により、１組の試験端
子７が構成されており、テストヘッド１１は４組の試験
端子７を有している。試験ボード３は２個の被試験集積
回路８を搭載する能力を有している。被試験集積回路８
は外部と電気信号を授受するための端子９を有する。ま
た、被試験集積回路８は、２種類のテストモードを有し
ており、これら２種類のテストモードは試験ボード３の
交換なしに行われる。
及び１個のマルチプレクサ回路６により、１組の試験端
子７が構成されており、テストヘッド１１は４組の試験
端子７を有している。試験ボード３は２個の被試験集積
回路８を搭載する能力を有している。被試験集積回路８
は外部と電気信号を授受するための端子９を有する。ま
た、被試験集積回路８は、２種類のテストモードを有し
ており、これら２種類のテストモードは試験ボード３の
交換なしに行われる。
【００３４】第１のテストモードでは、端子９のうち４
本の端子９を必要とし、第２のテストモードでは、２本
の端子９を必要とする。これらの端子９のうち第２のテ
ストモードにおいて用いられる２本の端子９は、第１の
テストモードで用いられる端子９と共通して使用され
る。すなわち、２つのテストモードのうち、少なくとも
１つのテストモードで必要とされる端子９の数は４本で
ある。
本の端子９を必要とし、第２のテストモードでは、２本
の端子９を必要とする。これらの端子９のうち第２のテ
ストモードにおいて用いられる２本の端子９は、第１の
テストモードで用いられる端子９と共通して使用され
る。すなわち、２つのテストモードのうち、少なくとも
１つのテストモードで必要とされる端子９の数は４本で
ある。
【００３５】試験で必要とされる端子９は試験ボード３
を通じて８本の同軸ケーブル２１と１：１に対応づけら
れている。マルチプレクサ回路６のマルチプレクス比は
１：３である。すなわち、マルチプレクサ回路６は３つ
の選択状態を有しており、各選択状態においては、以下
のように、同軸ケーブル２１が選択される。
を通じて８本の同軸ケーブル２１と１：１に対応づけら
れている。マルチプレクサ回路６のマルチプレクス比は
１：３である。すなわち、マルチプレクサ回路６は３つ
の選択状態を有しており、各選択状態においては、以下
のように、同軸ケーブル２１が選択される。
【００３６】１番目の選択状態では、試験端子７は、１
番目の被試験集積回路８の第１のテストモードで必要と
される端子９に接続されている同軸ケーブル２１を選択
する。２番目の選択状態では、試験端子７は、２番目の
被試験集積回路８の第１のテストモードで必要とされる
端子９に接続されている同軸ケーブル２１を選択する。
番目の被試験集積回路８の第１のテストモードで必要と
される端子９に接続されている同軸ケーブル２１を選択
する。２番目の選択状態では、試験端子７は、２番目の
被試験集積回路８の第１のテストモードで必要とされる
端子９に接続されている同軸ケーブル２１を選択する。
【００３７】３番目の選択状態では、試験端子７は、全
ての被試験集積回路８の２番目のテストモードで必要と
される端子９に接続されている同軸ケーブル２１を選択
する。本実施形態に係る集積回路試験装置は以下のよう
に作動する。第１のテストモードにおいては、試験端子
７の数と必要とされる端子９の数との関係より、被試験
集積回路８を一度に１個だけ測定することができる。
ての被試験集積回路８の２番目のテストモードで必要と
される端子９に接続されている同軸ケーブル２１を選択
する。本実施形態に係る集積回路試験装置は以下のよう
に作動する。第１のテストモードにおいては、試験端子
７の数と必要とされる端子９の数との関係より、被試験
集積回路８を一度に１個だけ測定することができる。
【００３８】また、第２のテストモードでは、２個の被
試験集積回路８を一度に測定することができるだけの数
の試験端子７が設定されている。まず、全てのマルチプ
レクサ回路６を１番目の選択状態に切り替え、試験端子
７を、１番目の被試験集積回路８における第１のテスト
モードで必要な端子９と接続されている同軸ケーブル２
１に接続し、１番目の被試験集積回路８を試験する。
試験集積回路８を一度に測定することができるだけの数
の試験端子７が設定されている。まず、全てのマルチプ
レクサ回路６を１番目の選択状態に切り替え、試験端子
７を、１番目の被試験集積回路８における第１のテスト
モードで必要な端子９と接続されている同軸ケーブル２
１に接続し、１番目の被試験集積回路８を試験する。
【００３９】次に、全てのマルチプレクサ回路６を２番
目の選択状態に切り替え、試験端子７を、２番目の被試
験集積回路８における第１のテストモードで必要な端子
９と接続されている同軸ケーブル２１に接続し、２番目
の被試験集積回路８を試験する。このように、第１のテ
ストモードにおいては、マルチプレクサ回路６における
１番目と２番目の選択状態が用いられる。
目の選択状態に切り替え、試験端子７を、２番目の被試
験集積回路８における第１のテストモードで必要な端子
９と接続されている同軸ケーブル２１に接続し、２番目
の被試験集積回路８を試験する。このように、第１のテ
ストモードにおいては、マルチプレクサ回路６における
１番目と２番目の選択状態が用いられる。
【００４０】第１のテストモードが完了したら、マルチ
プレクサ回路６を３番目の選択状態に切り替え、試験端
子７を、全ての被試験集積回路８に対して第２のテスト
モードで必要な端子９に接続されている同軸ケーブル２
１に接続し、第２のテストモードにおける試験を行う。
第１のテストモードにおいては、１個づつしか被試験集
積回路８を試験できなかったが、第２のテストモードに
おいては、２個の被試験集積回路８を並列に試験するた
め、第２のテストモードにおける試験時間を削減するこ
とができる。
プレクサ回路６を３番目の選択状態に切り替え、試験端
子７を、全ての被試験集積回路８に対して第２のテスト
モードで必要な端子９に接続されている同軸ケーブル２
１に接続し、第２のテストモードにおける試験を行う。
第１のテストモードにおいては、１個づつしか被試験集
積回路８を試験できなかったが、第２のテストモードに
おいては、２個の被試験集積回路８を並列に試験するた
め、第２のテストモードにおける試験時間を削減するこ
とができる。
【００４１】また、一連の試験を行うにあたり、試験ボ
ード３を交換する必要がないため、試験ボード３の作製
コスト及び交換時間を削減することができる。図３は、
本発明の第３の実施の形態に係る集積回路試験装置を示
すブロック図である。本実施形態に係る集積回路試験装
置は、集積回路の試験を実行するテスタ本体１、テスタ
本体１と接続されているテストヘッド１１、複数の被試
験集積回路８を搭載している試験ボード３、及び、各被
試験集積回路８とテストヘッド１１とを接続している同
軸ケーブル２１とからなる。
ード３を交換する必要がないため、試験ボード３の作製
コスト及び交換時間を削減することができる。図３は、
本発明の第３の実施の形態に係る集積回路試験装置を示
すブロック図である。本実施形態に係る集積回路試験装
置は、集積回路の試験を実行するテスタ本体１、テスタ
本体１と接続されているテストヘッド１１、複数の被試
験集積回路８を搭載している試験ボード３、及び、各被
試験集積回路８とテストヘッド１１とを接続している同
軸ケーブル２１とからなる。
【００４２】テストヘッド１１は、試験信号を出力し、
かつ、被試験集積回路８からの出力信号を受信し、その
出力信号を基準信号と比較し、さらに、判定を行うため
のアナログ回路４と、アナログ回路４を制御するための
論理回路５と、アナログ回路４と同軸ケーブル２１との
接続を変更するためのマルチプレクサ回路６と、からな
る。
かつ、被試験集積回路８からの出力信号を受信し、その
出力信号を基準信号と比較し、さらに、判定を行うため
のアナログ回路４と、アナログ回路４を制御するための
論理回路５と、アナログ回路４と同軸ケーブル２１との
接続を変更するためのマルチプレクサ回路６と、からな
る。
【００４３】テストヘッド１１内には、全てのマルチプ
レクサ回路６と接続しているマルチプレクサ制御回路５
１が設けられており、マルチプレクサ回路６の選択状態
は、マルチプレクサ制御回路５１が生成する制御信号に
より制御される。同軸ケーブル２１は、より線、ツイス
テッドペア線などで代用することが可能である。また、
マルチプレクサ回路６は、機械式リレー、リードリレ
ー、半導体アナログスイッチ素子、半導体アナログマル
チプレクサ回路素子などを利用して構成することができ
る。
レクサ回路６と接続しているマルチプレクサ制御回路５
１が設けられており、マルチプレクサ回路６の選択状態
は、マルチプレクサ制御回路５１が生成する制御信号に
より制御される。同軸ケーブル２１は、より線、ツイス
テッドペア線などで代用することが可能である。また、
マルチプレクサ回路６は、機械式リレー、リードリレ
ー、半導体アナログスイッチ素子、半導体アナログマル
チプレクサ回路素子などを利用して構成することができ
る。
【００４４】１組のアナログ回路４、１個の論理回路５
及び１個のマルチプレクサ回路６により、１組の試験端
子７が構成されており、テストヘッド１１は５１２組の
試験端子７を有している。試験ボード３は８個の被試験
集積回路８を搭載する能力を有している。被試験集積回
路８は外部と電気信号を授受するための端子９を有す
る。また、被試験集積回路８は、２種類のテストモード
を有しており、これら２種類のテストモードは試験ボー
ド３の交換なしに行われる。
及び１個のマルチプレクサ回路６により、１組の試験端
子７が構成されており、テストヘッド１１は５１２組の
試験端子７を有している。試験ボード３は８個の被試験
集積回路８を搭載する能力を有している。被試験集積回
路８は外部と電気信号を授受するための端子９を有す
る。また、被試験集積回路８は、２種類のテストモード
を有しており、これら２種類のテストモードは試験ボー
ド３の交換なしに行われる。
【００４５】第１のテストモードでは、端子９のうち２
４０本の端子９を必要とし、第２のテストモードでは、
端子９のうち６０本の端子９を必要とする。これらの端
子９のうち５０本はそれぞれのテストモードで共通して
使用される。従って、２つのテストモードのうち、少な
くとも１つのテストモードで必要とされる端子９の数は
２５０本（２４０＋６０−５０）である。すなわち、各
被試験集積回路８は２５０個の端子９を有しており、被
試験集積回路８は８個あるため、総計で２５０×８＝２
０００個の端子９が存在する。
４０本の端子９を必要とし、第２のテストモードでは、
端子９のうち６０本の端子９を必要とする。これらの端
子９のうち５０本はそれぞれのテストモードで共通して
使用される。従って、２つのテストモードのうち、少な
くとも１つのテストモードで必要とされる端子９の数は
２５０本（２４０＋６０−５０）である。すなわち、各
被試験集積回路８は２５０個の端子９を有しており、被
試験集積回路８は８個あるため、総計で２５０×８＝２
０００個の端子９が存在する。
【００４６】試験で必要とされる端子９は試験ボード３
を通じて２０００本の同軸ケーブル２１と１：１に対応
づけられている。マルチプレクサ回路６のマルチプレク
ス比は１：５であり、各選択状態においては、以下のよ
うに、同軸ケーブル２１が選択される。１番目の選択状
態では、試験端子７は、１番目と２番目の被試験集積回
路８の第１のテストモードで必要とされる端子９に接続
されている同軸ケーブル２１を選択する。
を通じて２０００本の同軸ケーブル２１と１：１に対応
づけられている。マルチプレクサ回路６のマルチプレク
ス比は１：５であり、各選択状態においては、以下のよ
うに、同軸ケーブル２１が選択される。１番目の選択状
態では、試験端子７は、１番目と２番目の被試験集積回
路８の第１のテストモードで必要とされる端子９に接続
されている同軸ケーブル２１を選択する。
【００４７】２番目の選択状態では、試験端子７は、３
番目と４番目の被試験集積回路８の第１のテストモード
で必要とされる端子９に接続されている同軸ケーブル２
１を選択する。３番目の選択状態では、試験端子７は、
５番目と６番目の被試験集積回路８の第１のテストモー
ドで必要とされる端子９に接続されている同軸ケーブル
２１を選択する。
番目と４番目の被試験集積回路８の第１のテストモード
で必要とされる端子９に接続されている同軸ケーブル２
１を選択する。３番目の選択状態では、試験端子７は、
５番目と６番目の被試験集積回路８の第１のテストモー
ドで必要とされる端子９に接続されている同軸ケーブル
２１を選択する。
【００４８】４番目の選択状態では、試験端子７は、７
番目と８番目の被試験集積回路８の第１のテストモード
で必要とされる端子９に接続されている同軸ケーブル２
１を選択する。５番目の選択状態では、試験端子７は、
全ての被試験集積回路８の第２のテストモードで必要と
される端子９に接続されている同軸ケーブル２１を選択
する。
番目と８番目の被試験集積回路８の第１のテストモード
で必要とされる端子９に接続されている同軸ケーブル２
１を選択する。５番目の選択状態では、試験端子７は、
全ての被試験集積回路８の第２のテストモードで必要と
される端子９に接続されている同軸ケーブル２１を選択
する。
【００４９】本実施形態に係る集積回路試験装置の動作
を以下に説明する。第１のテストモードにおいては、試
験端子７の数と必要とされる端子９の数との関係より、
２個の被試験集積回路８を一度に測定することができ
る。また、試験端子７の数は、第２のテストモードにお
いて８個全ての被試験集積回路８を一度に測定すること
ができるだけの数として設定されている。
を以下に説明する。第１のテストモードにおいては、試
験端子７の数と必要とされる端子９の数との関係より、
２個の被試験集積回路８を一度に測定することができ
る。また、試験端子７の数は、第２のテストモードにお
いて８個全ての被試験集積回路８を一度に測定すること
ができるだけの数として設定されている。
【００５０】まず、すべてのマルチプレクサ回路６を１
番目の選択状態に切り替える。この１番目の選択状態に
おいては、試験端子７は、１番目と２番目の被試験集積
回路８における第１のテストモードで必要な端子９と接
続されている同軸ケーブル２１に接続され、２個の被試
験集積回路８が同時に試験される。次に、全てのマルチ
プレクサ回路６を２番目の選択状態に切り替える。この
２番目の選択状態においては、試験端子７は、３番目と
４番目の被試験集積回路８における第１のテストモード
で必要な端子９と接続されている同軸ケーブル２１に接
続され、２個の被試験集積回路８が同時に試験される。
番目の選択状態に切り替える。この１番目の選択状態に
おいては、試験端子７は、１番目と２番目の被試験集積
回路８における第１のテストモードで必要な端子９と接
続されている同軸ケーブル２１に接続され、２個の被試
験集積回路８が同時に試験される。次に、全てのマルチ
プレクサ回路６を２番目の選択状態に切り替える。この
２番目の選択状態においては、試験端子７は、３番目と
４番目の被試験集積回路８における第１のテストモード
で必要な端子９と接続されている同軸ケーブル２１に接
続され、２個の被試験集積回路８が同時に試験される。
【００５１】試験ボード３上の全ての被試験集積回路８
に対して試験が完了するまで、上記手続きを繰り返す。
すなわち、マルチプレクサ回路６の選択状態は、１番目
から４番目まで切り替えられる。第１のテストモードが
完了したら、マルチプレクサ回路６を５番目の選択状態
に切り替える。この５番目の選択状態においては、試験
端子７は、全ての被試験集積回路８における２番目のテ
ストモードで必要な端子９に接続されている同軸ケーブ
ル２１に接続され、第２のテストモードにおける試験が
行われる。
に対して試験が完了するまで、上記手続きを繰り返す。
すなわち、マルチプレクサ回路６の選択状態は、１番目
から４番目まで切り替えられる。第１のテストモードが
完了したら、マルチプレクサ回路６を５番目の選択状態
に切り替える。この５番目の選択状態においては、試験
端子７は、全ての被試験集積回路８における２番目のテ
ストモードで必要な端子９に接続されている同軸ケーブ
ル２１に接続され、第２のテストモードにおける試験が
行われる。
【００５２】第１のテストモードにおいて並列的に試験
を行うことができる被試験集積回路８の数は２であった
が、第２のテストモードにおいては、並列的に試験を行
うことができる被試験集積回路８の数が８に増加してお
り、第２のテストモードにおける試験時間を削減するこ
とができる。また、一連の試験を行うにあたり、試験ボ
ード３の交換を必要としないため、試験ボード３の作製
コスト及び交換時間を削減することができる。
を行うことができる被試験集積回路８の数は２であった
が、第２のテストモードにおいては、並列的に試験を行
うことができる被試験集積回路８の数が８に増加してお
り、第２のテストモードにおける試験時間を削減するこ
とができる。また、一連の試験を行うにあたり、試験ボ
ード３の交換を必要としないため、試験ボード３の作製
コスト及び交換時間を削減することができる。
【００５３】図４は、本発明の第４の実施の形態に係る
集積回路試験装置を示すブロック図である。本実施形態
に係る集積回路試験装置は、以下の点を除き、第１の実
施形態に係る集積回路試験装置と同様の構成を有してい
る。すなわち、本実施形態に係る集積回路試験装置にお
いては、マルチプレクサ回路６が論理回路５とアナログ
回路４の間に設置された形で試験端子７を構成してお
り、１組の試験端子７あたりのアナログ回路４の数がマ
ルチプレクサ回路６のマルチプレクス比と等しく、か
つ、アナログ回路４が伝送線路２と一対一に対応づけら
れている。
集積回路試験装置を示すブロック図である。本実施形態
に係る集積回路試験装置は、以下の点を除き、第１の実
施形態に係る集積回路試験装置と同様の構成を有してい
る。すなわち、本実施形態に係る集積回路試験装置にお
いては、マルチプレクサ回路６が論理回路５とアナログ
回路４の間に設置された形で試験端子７を構成してお
り、１組の試験端子７あたりのアナログ回路４の数がマ
ルチプレクサ回路６のマルチプレクス比と等しく、か
つ、アナログ回路４が伝送線路２と一対一に対応づけら
れている。
【００５４】本実施形態に係る集積回路試験装置の動作
を以下に述べる。マルチプレクサ回路６の選択状態を切
り替えることにより、論理回路５と、伝送線路２と一対
一で接続されているアナログ回路４とを任意の組み合わ
せに接続することができる。このように、アナログ回路
４と被試験集積回路８の端子９とがマルチプレクサ回路
６を介さずに接続されるので、マルチプレクサ回路６を
経由することによって生じるアナログ信号の乱れを回避
することができる。図５は、本発明の第５の実施形態に
係る集積回路試験装置を示すブロック図である。
を以下に述べる。マルチプレクサ回路６の選択状態を切
り替えることにより、論理回路５と、伝送線路２と一対
一で接続されているアナログ回路４とを任意の組み合わ
せに接続することができる。このように、アナログ回路
４と被試験集積回路８の端子９とがマルチプレクサ回路
６を介さずに接続されるので、マルチプレクサ回路６を
経由することによって生じるアナログ信号の乱れを回避
することができる。図５は、本発明の第５の実施形態に
係る集積回路試験装置を示すブロック図である。
【００５５】本実施形態に係る集積回路試験装置は、以
下の点を除き、第３の実施形態に係る集積回路試験装置
と同様の構成を有している。すなわち、本実施形態に係
る集積回路試験装置は、５１２組の論理回路５と、同軸
ケーブル２１と一対一に対応づけられている２０００組
のアナログ回路４とを備え、マルチプレクサ回路６が論
理回路５とアナログ回路４との間に設置されており、５
組のアナログ回路４と、１組の論理回路５と、マルチプ
レクサ回路６とにより、５組の試験端子７が構成されて
いる。
下の点を除き、第３の実施形態に係る集積回路試験装置
と同様の構成を有している。すなわち、本実施形態に係
る集積回路試験装置は、５１２組の論理回路５と、同軸
ケーブル２１と一対一に対応づけられている２０００組
のアナログ回路４とを備え、マルチプレクサ回路６が論
理回路５とアナログ回路４との間に設置されており、５
組のアナログ回路４と、１組の論理回路５と、マルチプ
レクサ回路６とにより、５組の試験端子７が構成されて
いる。
【００５６】テストヘッド１１は２０００組の試験端子
７を有しており、試験ボード３は８個の被試験集積回路
８を搭載する能力を有している。被試験集積回路８は外
部と電気信号を授受するための端子９を有する。また、
被試験集積回路８は、２種類のテストモードを有してお
り、これら２種類のテストモードは試験ボード３の交換
なしに行われる。
７を有しており、試験ボード３は８個の被試験集積回路
８を搭載する能力を有している。被試験集積回路８は外
部と電気信号を授受するための端子９を有する。また、
被試験集積回路８は、２種類のテストモードを有してお
り、これら２種類のテストモードは試験ボード３の交換
なしに行われる。
【００５７】第１のテストモードでは、端子９のうち２
４０本の端子９を必要し、また、第２のテストモードで
は、６０本の端子９を必要とする。これらの端子９のう
ち５０本はそれぞれのテストモードで共通して使用され
る。従って、２つのテストモードのうち、少なくとも１
つのテストモードで必要とされる端子９の数は２５０本
である（２４０＋６０−５０＝２５０）。また、端子９
の総数は、２５０×８＝２０００である。
４０本の端子９を必要し、また、第２のテストモードで
は、６０本の端子９を必要とする。これらの端子９のう
ち５０本はそれぞれのテストモードで共通して使用され
る。従って、２つのテストモードのうち、少なくとも１
つのテストモードで必要とされる端子９の数は２５０本
である（２４０＋６０−５０＝２５０）。また、端子９
の総数は、２５０×８＝２０００である。
【００５８】試験で必要とされる端子９は試験ボード３
を通じて２０００本の同軸ケーブル２１と一対一に対応
づけられている。従って、端子９は、同軸ケーブル２１
と一対一で対応づけられているアナログ回路４とも同時
に一対一で対応づけられている。マルチプレクサ回路６
のマルチプレクス比は１：５である。すなわち、マルチ
プレクサ回路６は５つの選択状態を有しており、各選択
状態においては、以下のように、同軸ケーブル２１が選
択される。
を通じて２０００本の同軸ケーブル２１と一対一に対応
づけられている。従って、端子９は、同軸ケーブル２１
と一対一で対応づけられているアナログ回路４とも同時
に一対一で対応づけられている。マルチプレクサ回路６
のマルチプレクス比は１：５である。すなわち、マルチ
プレクサ回路６は５つの選択状態を有しており、各選択
状態においては、以下のように、同軸ケーブル２１が選
択される。
【００５９】１番目の選択状態では、論理回路５は、１
番目と２番目の被試験集積回路８の第１のテストモード
で必要とされる端子９に接続されているアナログ回路４
を選択する。２番目の選択状態では、論理回路５は、３
番目と４番目の被試験集積回路８の第１のテストモード
で必要とされる端子９に接続されているアナログ回路４
を選択する。
番目と２番目の被試験集積回路８の第１のテストモード
で必要とされる端子９に接続されているアナログ回路４
を選択する。２番目の選択状態では、論理回路５は、３
番目と４番目の被試験集積回路８の第１のテストモード
で必要とされる端子９に接続されているアナログ回路４
を選択する。
【００６０】３番目の選択状態では、論理回路５は、５
番目と６番目の被試験集積回路８の第１のテストモード
で必要とされる端子９に接続されているアナログ回路４
を選択する。４番目の選択状態では、論理回路５は、７
番目と８番目の被試験集積回路８の第１のテストモード
で必要とされる端子９に接続されているアナログ回路４
を選択する。
番目と６番目の被試験集積回路８の第１のテストモード
で必要とされる端子９に接続されているアナログ回路４
を選択する。４番目の選択状態では、論理回路５は、７
番目と８番目の被試験集積回路８の第１のテストモード
で必要とされる端子９に接続されているアナログ回路４
を選択する。
【００６１】５番目の選択状態では、論理回路５は、全
ての被試験集積回路８の第２のテストモードで必要とさ
れる端子９に接続されているアナログ回路４を選択す
る。本実施形態に係る集積回路試験装置の動作を以下に
述べる。第１のテストモードにおいては、論理回路５の
数と必要とされる端子９の数との関係より、２個の被試
験集積回路８を一度に測定することができる。
ての被試験集積回路８の第２のテストモードで必要とさ
れる端子９に接続されているアナログ回路４を選択す
る。本実施形態に係る集積回路試験装置の動作を以下に
述べる。第１のテストモードにおいては、論理回路５の
数と必要とされる端子９の数との関係より、２個の被試
験集積回路８を一度に測定することができる。
【００６２】また、第２のテストモードにおいては、論
理回路５は、８個全ての被試験集積回路８を一度に測定
することができるだけの数を備えている。まず、全ての
マルチプレクサ回路６を１番目の選択状態に切り替え
る。この１番目の選択状態においては、論理回路５は、
１番目と２番目の被試験集積回路８における第１のテス
トモードで必要な端子９と接続されているアナログ回路
４に接続され、２個の被試験集積回路８が同時に試験さ
れる。
理回路５は、８個全ての被試験集積回路８を一度に測定
することができるだけの数を備えている。まず、全ての
マルチプレクサ回路６を１番目の選択状態に切り替え
る。この１番目の選択状態においては、論理回路５は、
１番目と２番目の被試験集積回路８における第１のテス
トモードで必要な端子９と接続されているアナログ回路
４に接続され、２個の被試験集積回路８が同時に試験さ
れる。
【００６３】次に、全てのマルチプレクサ回路６を２番
目の選択状態に切り替える。この２番目の選択状態にお
いては、論理回路５は、３番目と４番目の被試験集積回
路８における第１のテストモードで必要な端子９と接続
されているアナログ回路４に接続され、２個の被試験集
積回路８が同時に試験される。試験ボード３上の全ての
被試験集積回路８に対して試験が完了するまで、上記手
続きを繰り返す。試験完了までに、マルチプレクサ回路
６の選択状態は、１番目から４番目まで切り替えられ
る。
目の選択状態に切り替える。この２番目の選択状態にお
いては、論理回路５は、３番目と４番目の被試験集積回
路８における第１のテストモードで必要な端子９と接続
されているアナログ回路４に接続され、２個の被試験集
積回路８が同時に試験される。試験ボード３上の全ての
被試験集積回路８に対して試験が完了するまで、上記手
続きを繰り返す。試験完了までに、マルチプレクサ回路
６の選択状態は、１番目から４番目まで切り替えられ
る。
【００６４】第１のテストモードが完了したら、マルチ
プレクサ回路６を５番目の選択状態に切り替える。この
５番目の選択状態においては、論理回路５は、全ての被
試験集積回路８における第２のテストモードで必要な端
子９と接続されているアナログ回路４に接続され、第２
のテストモードにおける試験が行われる。本実施形態に
係る集積回路試験装置によれば、並列的に試験を行うこ
とができる被試験集積回路８の数に関しては、第１の実
施形態と同等の試験の並列化を実現することができ、同
時に、マルチプレクサ回路６によるアナログ信号の劣化
を回避することができる。
プレクサ回路６を５番目の選択状態に切り替える。この
５番目の選択状態においては、論理回路５は、全ての被
試験集積回路８における第２のテストモードで必要な端
子９と接続されているアナログ回路４に接続され、第２
のテストモードにおける試験が行われる。本実施形態に
係る集積回路試験装置によれば、並列的に試験を行うこ
とができる被試験集積回路８の数に関しては、第１の実
施形態と同等の試験の並列化を実現することができ、同
時に、マルチプレクサ回路６によるアナログ信号の劣化
を回避することができる。
【００６５】図６は、本発明の第６の実施形態に係る集
積回路試験装置を示すブロック図である。本実施形態に
係る集積回路試験装置は、第１の実施形態に係る集積回
路試験装置と、伝送線路２及びマルチプレクサ回路６を
試験ボード３上に構成した点のみが異なっており、その
他の構成は同一である。
積回路試験装置を示すブロック図である。本実施形態に
係る集積回路試験装置は、第１の実施形態に係る集積回
路試験装置と、伝送線路２及びマルチプレクサ回路６を
試験ボード３上に構成した点のみが異なっており、その
他の構成は同一である。
【００６６】本実施形態に係る集積回路試験装置によれ
ば、被試験集積回路８の品種や試験の内容により決定さ
れるマルチプレクサ回路６が取り替え可能な試験ボード
３上に搭載されているため、被試験集積回路８の品種や
試験の内容を変更する場合にも柔軟に対応することがで
きる。また、テストヘッド１１と試験ボード３とを接続
するための配線の数を試験端子７と同数に削減すること
ができる。
ば、被試験集積回路８の品種や試験の内容により決定さ
れるマルチプレクサ回路６が取り替え可能な試験ボード
３上に搭載されているため、被試験集積回路８の品種や
試験の内容を変更する場合にも柔軟に対応することがで
きる。また、テストヘッド１１と試験ボード３とを接続
するための配線の数を試験端子７と同数に削減すること
ができる。
【００６７】図７は、本発明の第７の実施形態に係る集
積回路試験装置を示すブロック図である。本実施形態に
係る集積回路試験装置は、第３の実施形態に係る集積回
路試験装置と、同軸ケーブル２１をマイクロストリップ
ライン２２で置き換え、マルチプレクサ回路６及びマイ
クロストリップライン２２を試験ボード３上に配置した
点が異なっており、その他の構成は同一である。
積回路試験装置を示すブロック図である。本実施形態に
係る集積回路試験装置は、第３の実施形態に係る集積回
路試験装置と、同軸ケーブル２１をマイクロストリップ
ライン２２で置き換え、マルチプレクサ回路６及びマイ
クロストリップライン２２を試験ボード３上に配置した
点が異なっており、その他の構成は同一である。
【００６８】マイクロストリップライン２２は、コプラ
ナライン、三平面ストリップライン、あるいは、インピ
ーダンス制御されていない印刷配線、ジャンパ配線など
で代用することが可能である。マルチプレクサ回路６の
多端子側（図７で見れば、同回路の右側）は、マイクロ
ストリップライン２２を介して被試験集積回路８の端子
９と一対一に接続されている。また、マルチプレクサ回
路６の単端子側（図７で見れば、同回路の左側）は、試
験ボード３の端子と一対一に接続されている。
ナライン、三平面ストリップライン、あるいは、インピ
ーダンス制御されていない印刷配線、ジャンパ配線など
で代用することが可能である。マルチプレクサ回路６の
多端子側（図７で見れば、同回路の右側）は、マイクロ
ストリップライン２２を介して被試験集積回路８の端子
９と一対一に接続されている。また、マルチプレクサ回
路６の単端子側（図７で見れば、同回路の左側）は、試
験ボード３の端子と一対一に接続されている。
【００６９】試験端子７は、試験ボード３をテストヘッ
ド１１に装着したときに、同時に、マルチプレクサ回路
６の単端子側と接続されるようになっている。本実施形
態に係る集積回路試験装置の動作は第１の実施形態に係
る集積回路試験装置と同様である。被試験集積回路８の
品種や試験の内容を変更する場合には、試験ボード３
を、試験端子７と被試験集積回路８の端子９との適切な
組み合わせを実現できるようなマルチプレクサ回路６と
マイクロストリップライン２２を有する試験ボードに交
換して試験を行う。
ド１１に装着したときに、同時に、マルチプレクサ回路
６の単端子側と接続されるようになっている。本実施形
態に係る集積回路試験装置の動作は第１の実施形態に係
る集積回路試験装置と同様である。被試験集積回路８の
品種や試験の内容を変更する場合には、試験ボード３
を、試験端子７と被試験集積回路８の端子９との適切な
組み合わせを実現できるようなマルチプレクサ回路６と
マイクロストリップライン２２を有する試験ボードに交
換して試験を行う。
【００７０】
【発明の効果】本発明に係る集積回路試験装置及び集積
回路試験方法によれば、以下のような効果を得ることが
できる。第１の効果は、必要な端子数の異なる複数の種
類の試験を１つの試験ボードを用いて行う場合、テスト
ヘッドに備えられた試験端子のうち、試験時に使用され
ない余剰の試験端子の数を最小限に抑制し、かつ、試験
時間を削減できることである。
回路試験方法によれば、以下のような効果を得ることが
できる。第１の効果は、必要な端子数の異なる複数の種
類の試験を１つの試験ボードを用いて行う場合、テスト
ヘッドに備えられた試験端子のうち、試験時に使用され
ない余剰の試験端子の数を最小限に抑制し、かつ、試験
時間を削減できることである。
【００７１】その理由は、マルチプレクサ回路により、
試験端子もしくはこれを制御する論理回路と、これに対
応する被試験集積回路の端子とを試験の内容に応じて無
駄なく割り当てることができ、可能な限り多くの数の被
試験集積回路を並列に試験できるように切り替えること
ができるためである。第２の効果は、試験ボード上に被
試験集積回路を乗せ換える回数を減らし、これに必要な
時間を削減できることである。
試験端子もしくはこれを制御する論理回路と、これに対
応する被試験集積回路の端子とを試験の内容に応じて無
駄なく割り当てることができ、可能な限り多くの数の被
試験集積回路を並列に試験できるように切り替えること
ができるためである。第２の効果は、試験ボード上に被
試験集積回路を乗せ換える回数を減らし、これに必要な
時間を削減できることである。
【００７２】その理由は、一度に試験ボードに搭載され
る被試験集積回路の端子の数が、テストヘッドに備えら
れた試験端子の数よりも多くても、マルチプレクサ回路
を用いることにより、試験ボード上の全ての被試験集積
回路に対して試験を行うことができ、そのため、一度に
より多くの数の被試験集積回路を試験ボード上に搭載す
ることができるためである。
る被試験集積回路の端子の数が、テストヘッドに備えら
れた試験端子の数よりも多くても、マルチプレクサ回路
を用いることにより、試験ボード上の全ての被試験集積
回路に対して試験を行うことができ、そのため、一度に
より多くの数の被試験集積回路を試験ボード上に搭載す
ることができるためである。
【図１】本発明の第１の実施形態に係る集積回路試験装
置のブロック図である。
置のブロック図である。
【図２】本発明の第２の実施形態に係る集積回路試験装
置のブロック図である。
置のブロック図である。
【図３】本発明の第３の実施形態に係る集積回路試験装
置のブロック図である。
置のブロック図である。
【図４】本発明の第４の実施形態に係る集積回路試験装
置のブロック図である。
置のブロック図である。
【図５】本発明の第５の実施形態に係る集積回路試験装
置のブロック図である。
置のブロック図である。
【図６】本発明の第６の実施形態に係る集積回路試験装
置のブロック図である。
置のブロック図である。
【図７】本発明の第７の実施形態に係る集積回路試験装
置のブロック図である。
置のブロック図である。
【図８】従来の集積回路試験装置のブロック図である。
１ テスタ本体 ２ 伝送線路 ３ 試験ボード ４ アナログ回路 ５ 論理回路 ６ マルチプレクサ回路 ７ 試験端子 ８ 被試験集積回路 ９ 端子 １１ テストヘッド ２１ 同軸ケーブル ２２ マイクロストリップライン ５１ マルチプレクサ制御回路
Claims (8)
- 【請求項１】 複数の被試験集積回路に対して試験信号
を印加し、かつ、前記被試験集積回路から出力された信
号を受信するための回路を搭載したテストヘッドと、 前記複数の被試験集積回路を一度に搭載し得る交換可能
な試験ボードと、 前記被試験集積回路の端子を前記テストヘッドに電気的
に接続する導体配線とからなる集積回路試験装置におい
て、 前記テストヘッドは、 前記被試験集積回路に対して試験信号を印加し、かつ、
前記被試験集積回路から出力された信号を試験基準信号
と比較するための試験端子と、 前記被試験集積回路の端子の全てと一対一に対応づけら
れた伝送線路であって、前記試験ボード上に搭載された
前記被試験集積回路の端子と前記試験端子とを電気的に
接続するための伝送線路と、 前記伝送線路の中から１つの伝送線路を選択し、その選
択された伝送線路を前記試験端子の１つに接続するため
のマルチプレクサ回路とからなり、 前記試験ボードに搭載される前記被試験集積回路の端子
の数の合計が前記試験端子の数よりも多く、 すべての前記マルチプレクサ回路について、マルチプレ
クサ回路の選択状態が前記被試験集積回路の試験項目と
一対一に対応し、かつ、それぞれの試験で必要とされる
被試験集積回路の端子の組み合わせに対応していること
を特徴とする集積回路試験装置。 - 【請求項２】 複数の被試験集積回路に対して試験信号
を印加し、かつ、前記被試験集積回路から出力された信
号を受信するための回路を搭載したテストヘッドと、 前記複数の被試験集積回路を一度に搭載し得る交換可能
な試験ボードと、 前記被試験集積回路の端子を前記テストヘッドに電気的
に接続する導体配線とからなる集積回路試験装置におい
て、 前記テストヘッドは、 前記被試験集積回路の端子の全てと一対一に対応づけら
れたアナログ回路であって、前記被試験集積回路に対し
て試験信号を印加し、かつ、前記被試験集積回路から出
力された信号を試験基準信号と比較するためのアナログ
回路と、 前記アナログ回路を制御し、かつ、前記被試験集積回路
の出力信号と前記試験基準信号との比較結果を前記アナ
ログ回路から受信するための論理回路と、 前記被試験集積回路の端子の全て及び前記アナログ回路
の全てとそれぞれ一対一に対応づけられた伝送線路であ
って、前記試験ボード上に搭載された前記被試験集積回
路の端子と前記アナログ回路とを電気的に接続するため
の伝送線路と、 複数のアナログ回路の中から１つのアナログ回路を選択
し、その選択されたアナログ回路を前記論理回路の１つ
に接続するためのマルチプレクサ回路と、からなり、 前記試験ボードに搭載される前記被試験集積回路の端子
の数の合計が前記論理回路の数よりも多く、 すべての前記マルチプレクサ回路について、マルチプレ
クサ回路の選択状態が前記被試験集積回路の試験項目と
一対一に対応し、かつ、それぞれの試験で必要とされる
被試験集積回路の端子の組み合わせに対応していること
を特徴とする集積回路試験装置。 - 【請求項３】 前記マルチプレクサ回路のマルチプレク
ス比は、 前記論理回路又は前記試験端子の数を、テストモードで
必要とされる被試験集積回路の端子の数で割ったときの
商を超えない最大の整数Ａでもって、 前記試験ボードに
一度に搭載された被試験集積回路の数Ｂを割った場合の
商Ｂ／Ａ以上である最小の整数を必要なすべてのテスト
モードについて求め、これを合計した数以上であること
を特徴とする請求項１又は２記載の集積回路試験装置。 - 【請求項４】 前記マルチプレクサ回路のマルチプレク
ス比が前記アナログ回路の数に等しいことを特徴とする
請求項２記載の集積回路試験装置。 - 【請求項５】 前記マルチプレクサ回路、及び、前記マ
ルチプレクサ回路と前記被試験集積回路とを接続する前
記伝送線路が前記試験ボード上に構成されていることを
特徴とする請求項１、２又は３記載の集積回路試験装
置。 - 【請求項６】 前記マルチプレクサ回路は前記試験端子
又は前記アナログ回路と前記伝送線路との間に配置され
ていることを特徴とする請求項１、２、３、４又は５記
載の集積回路試験装置。 - 【請求項７】 前記マルチプレクサ回路は前記アナログ
回路と前記論理回路との間に配置されていることを特徴
とする請求項２、３、４、５又は６記載の集積回路試験
装置。 - 【請求項８】 請求項１乃至７の何れかに記載の集積回
路試験装置を用いて行う集積回路の試験方法において、 前記被試験集積回路のｉ番目のテストモードにおいて
は、前記試験端子がｑ個の前記被試験集積回路を一度に
試験することができる場合に、 全ての前記マルチプレクサ回路をｋ１番目の選択状態に
設定し、前記試験端子又は前記アナログ回路を、１番目
からｑ番目までの前記被試験集積回路に接続されている
前記伝送線路に接続させ、ｑ個の前記被試験集積回路に
対して同時に試験を行う第一の過程と、 全ての前記マルチプレクサ回路をｋ２番目の選択状態に
切り替え、前記試験端子又は前記アナログ回路を、（ｑ
＋１）番目から２ｑ番目までの前記被試験集積回路に接
続されている前記伝送線路に接続させ、（ｑ＋１）番目
から２ｑ番目までの前記被試験集積回路に対して同時に
試験を行う第二の過程と、 全ての被試験集積回路について、ｉ番目のテストモード
の試験が完了するまで、前記第二の過程を繰り返す第三
の過程と、 前記マルチプレクサ回路を（ｉ＋１）番目のテストモー
ドにおいて必要な選択状態に切り替え、前記第一乃至第
三の過程を繰り返す第四の過程と、 全てのテストモードに対して被試験集積回路の試験が完
了するまで、前記第一乃至第四の過程を繰り返す第五の
過程と、 を備えることを特徴とする集積回路の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31499097A JP3233347B2 (ja) | 1997-11-17 | 1997-11-17 | 集積回路試験装置及び集積回路試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31499097A JP3233347B2 (ja) | 1997-11-17 | 1997-11-17 | 集積回路試験装置及び集積回路試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11148964A true JPH11148964A (ja) | 1999-06-02 |
| JP3233347B2 JP3233347B2 (ja) | 2001-11-26 |
Family
ID=18060090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31499097A Expired - Fee Related JP3233347B2 (ja) | 1997-11-17 | 1997-11-17 | 集積回路試験装置及び集積回路試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3233347B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008051581A (ja) * | 2006-08-23 | 2008-03-06 | Yokogawa Electric Corp | デバイス試験装置およびデバイス試験方法 |
| JP2011163807A (ja) * | 2010-02-05 | 2011-08-25 | Advantest Corp | 電子部品試験装置 |
| US9000789B2 (en) | 2010-12-13 | 2015-04-07 | Samsung Electronics Co., Ltd. | Method and equipment for testing semiconductor apparatuses simultaneously and continuously |
| US10026661B2 (en) | 2014-09-18 | 2018-07-17 | Samsung Electronics Co., Ltd. | Semiconductor device for testing large number of devices and composing method and test method thereof |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9704862B2 (en) | 2014-09-18 | 2017-07-11 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for manufacturing the same |
| US10095825B2 (en) | 2014-09-18 | 2018-10-09 | Samsung Electronics Co., Ltd. | Computer based system for verifying layout of semiconductor device and layout verify method thereof |
| US9767248B2 (en) | 2014-09-18 | 2017-09-19 | Samsung Electronics, Co., Ltd. | Semiconductor having cross coupled structure and layout verification method thereof |
| US9811626B2 (en) | 2014-09-18 | 2017-11-07 | Samsung Electronics Co., Ltd. | Method of designing layout of semiconductor device |
| KR102423878B1 (ko) * | 2014-09-18 | 2022-07-22 | 삼성전자주식회사 | 다수의 소자 측정이 가능한 테스트용 반도체 장치 및 그것의 제조 방법 및 테스트 방법 |
-
1997
- 1997-11-17 JP JP31499097A patent/JP3233347B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008051581A (ja) * | 2006-08-23 | 2008-03-06 | Yokogawa Electric Corp | デバイス試験装置およびデバイス試験方法 |
| JP2011163807A (ja) * | 2010-02-05 | 2011-08-25 | Advantest Corp | 電子部品試験装置 |
| US8749255B2 (en) | 2010-02-05 | 2014-06-10 | Advantest Corporation | Electronic device test apparatus |
| US9000789B2 (en) | 2010-12-13 | 2015-04-07 | Samsung Electronics Co., Ltd. | Method and equipment for testing semiconductor apparatuses simultaneously and continuously |
| US10026661B2 (en) | 2014-09-18 | 2018-07-17 | Samsung Electronics Co., Ltd. | Semiconductor device for testing large number of devices and composing method and test method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3233347B2 (ja) | 2001-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7511517B2 (en) | Semi-automatic multiplexing system for automated semiconductor wafer testing | |
| EP0030723B1 (en) | Method and apparatus for the automatic testing of semi-conductor components | |
| US7863888B2 (en) | Efficient switching architecture with reduced stub lengths | |
| US5861743A (en) | Hybrid scanner for use in an improved MDA tester | |
| US4620304A (en) | Method of and apparatus for multiplexed automatic testing of electronic circuits and the like | |
| KR100702003B1 (ko) | 프로브 카드 | |
| US5101151A (en) | Printed circuit board test system and application thereof to testing printed circuit boards forming a digital signal multiplex-demultiplex equipment | |
| US5386189A (en) | IC measuring method | |
| JP3233347B2 (ja) | 集積回路試験装置及び集積回路試験方法 | |
| JPH04323577A (ja) | テスタ相互接続システム | |
| JP3324773B2 (ja) | 分離装置とスキャナバスとを備えた自動回路テスタ | |
| EP0414014B1 (en) | Semiconductor device and method of testing the same | |
| CN218445837U (zh) | 老化板及芯片老化测试系统 | |
| EP0145194B1 (en) | Automatic test equipment | |
| US6031370A (en) | Semiconductor testing apparatus | |
| JPH09505187A (ja) | 電気スイッチングアセンブリ | |
| US5053731A (en) | Software reconfigurable transmission line apparatus | |
| CN213122155U (zh) | 一种机载设备的测试设备 | |
| JPS60120269A (ja) | 半導体テスト装置 | |
| JP3190827B2 (ja) | 半導体装置およびそのテスト方法 | |
| JPH08201476A (ja) | 半導体装置試験用テストボード | |
| KR100273307B1 (ko) | 반도체소자의 테스트장치 | |
| RU2054799C1 (ru) | Способ подключения устройств или элементов с несколькими выводами к устройству коммутации | |
| JPH0634025B2 (ja) | 多端子電子回路の特性テスト装置 | |
| JPH06148299A (ja) | 電子部品測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |