JP2659487B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2659487B2 JP2659487B2 JP3342948A JP34294891A JP2659487B2 JP 2659487 B2 JP2659487 B2 JP 2659487B2 JP 3342948 A JP3342948 A JP 3342948A JP 34294891 A JP34294891 A JP 34294891A JP 2659487 B2 JP2659487 B2 JP 2659487B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- bonding pads
- integrated circuit
- bonding
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウェハ上に形成
された半導体集積回路に関する。特に、外部端子と接続
されるボンディングパッドの改良された配置に関する。
された半導体集積回路に関する。特に、外部端子と接続
されるボンディングパッドの改良された配置に関する。
【０００２】
【従来の技術】近年、半導体集積回路の発展は著しく、
多くの産業装置において半導体集積回路が用いられてい
る。半導体集積回路の製造工程は、半導体ウェハ上の各
チップ領域に半導体集積回路を完成させるまでの前工程
と、チップ毎に分離しそれぞれのチップをパッケージン
グする後工程とに大別される。前工程が終了した後、半
導体ウェハ上の各チップ領域に形成されているそれぞれ
の半導体集積回路について、電気的特性の試験が行われ
る。この試験によって、後工程処理を行うチップを選別
し、後工程の歩留りを高めている。
多くの産業装置において半導体集積回路が用いられてい
る。半導体集積回路の製造工程は、半導体ウェハ上の各
チップ領域に半導体集積回路を完成させるまでの前工程
と、チップ毎に分離しそれぞれのチップをパッケージン
グする後工程とに大別される。前工程が終了した後、半
導体ウェハ上の各チップ領域に形成されているそれぞれ
の半導体集積回路について、電気的特性の試験が行われ
る。この試験によって、後工程処理を行うチップを選別
し、後工程の歩留りを高めている。
【０００３】上述した電気的特性の試験においては外部
のＩＣテスタと半導体集積回路との一時的な電気的接続
を行う必要がある。この接続は、いわゆるプローブカー
ドからのプローブ針を各ボンディングパッドに押し当て
ることにより達成されている。 図３に、半導体ウェハ
上の１個の半導体チップ１０にプローブ針１２が押し当
てられている様子を示す。図３に示されているように、
半導体チップ１０のボンディングパッド１４は、外部と
ワイアボンディングをしやすくするために通常半導体チ
ップ１０の周辺に沿って配置されている。
のＩＣテスタと半導体集積回路との一時的な電気的接続
を行う必要がある。この接続は、いわゆるプローブカー
ドからのプローブ針を各ボンディングパッドに押し当て
ることにより達成されている。 図３に、半導体ウェハ
上の１個の半導体チップ１０にプローブ針１２が押し当
てられている様子を示す。図３に示されているように、
半導体チップ１０のボンディングパッド１４は、外部と
ワイアボンディングをしやすくするために通常半導体チ
ップ１０の周辺に沿って配置されている。
【０００４】１枚の半導体ウェハ上には、通常数千個の
半導体チップ１０が形成される。そしてこの数千個の半
導体チップ１０それぞれに対して、プローブ針１２を順
番に押し当て、電気的特性の試験が行われている。
半導体チップ１０が形成される。そしてこの数千個の半
導体チップ１０それぞれに対して、プローブ針１２を順
番に押し当て、電気的特性の試験が行われている。
【０００５】
【発明が解決しようとする課題】従来の半導体製造工程
における、前工程終了後の電気的特性の試験は、以上の
ように行われていた。従って、１枚の半導体ウェハ上の
半導体チップそれぞれに対して、順番にプローブ針を押
し当てて試験が行われていたため、１枚の半導体ウェハ
上の全ての半導体チップを試験するのに極めて時間がか
かるという問題があった。そのため、時間あたりのいわ
ゆるテストコストが極めて高価になり、特に単価の安い
半導体集積回路の製造においては、このテストコストが
無視できない大きさとなっている。
における、前工程終了後の電気的特性の試験は、以上の
ように行われていた。従って、１枚の半導体ウェハ上の
半導体チップそれぞれに対して、順番にプローブ針を押
し当てて試験が行われていたため、１枚の半導体ウェハ
上の全ての半導体チップを試験するのに極めて時間がか
かるという問題があった。そのため、時間あたりのいわ
ゆるテストコストが極めて高価になり、特に単価の安い
半導体集積回路の製造においては、このテストコストが
無視できない大きさとなっている。
【０００６】本発明はこのような課題に鑑みなされたも
ので、その目的は、１枚の半導体ウェハ上の複数の半導
体チップを同時に試験することができるような半導体チ
ップの構成を与えることである。
ので、その目的は、１枚の半導体ウェハ上の複数の半導
体チップを同時に試験することができるような半導体チ
ップの構成を与えることである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
にこの発明に係る半導体装置は、１つの半導体チップの
直交する辺にそれぞれ沿って設けられたボンディングパ
ッド群の複数の信号用ボンディングパッドと、同一の半
導体チップの直交するそれぞれの辺に対向する他の辺に
沿って設けられたボンディングパッド群の複数の信号用
ボンディングパッドとのその対向する位置の信号用ボン
ディングパッド同士が、それぞれ個々に集積回路内で電
気的に接続され同一信号を入出力するものである。
にこの発明に係る半導体装置は、１つの半導体チップの
直交する辺にそれぞれ沿って設けられたボンディングパ
ッド群の複数の信号用ボンディングパッドと、同一の半
導体チップの直交するそれぞれの辺に対向する他の辺に
沿って設けられたボンディングパッド群の複数の信号用
ボンディングパッドとのその対向する位置の信号用ボン
ディングパッド同士が、それぞれ個々に集積回路内で電
気的に接続され同一信号を入出力するものである。
【０００８】すなわち、同一の信号を入力または出力す
るボンディングパッドが、対向する辺にそれぞれ設けら
れている。したがって、対向する辺のいずれか一方の辺
に対してのみプローブ針が押し当てられていれば、電気
的特性の試験を行うことが可能となる。
るボンディングパッドが、対向する辺にそれぞれ設けら
れている。したがって、対向する辺のいずれか一方の辺
に対してのみプローブ針が押し当てられていれば、電気
的特性の試験を行うことが可能となる。
【０００９】
【作用】本発明における半導体チップのボンディングパ
ッドは、そのボンディングパッドと電気的に接続された
ボンディングパッドを、対向する辺に有するため、プロ
ーブ針はいずれか一方のボンディングパッドに押し当て
られていれば、電気的特性の試験が十分に可能である。
そのため、少なくとも隣接している２つの辺に沿ったボ
ンディングパッドにプローブ針が押し当てられていれ
ば、試験を行うことが十分に可能となる。
ッドは、そのボンディングパッドと電気的に接続された
ボンディングパッドを、対向する辺に有するため、プロ
ーブ針はいずれか一方のボンディングパッドに押し当て
られていれば、電気的特性の試験が十分に可能である。
そのため、少なくとも隣接している２つの辺に沿ったボ
ンディングパッドにプローブ針が押し当てられていれ
ば、試験を行うことが十分に可能となる。
【００１０】従って、本発明における半導体チップを複
数個取り囲むように配置されたプローブ針を有するプロ
ーブカードを構成すれば、一度に複数の半導体チップが
外部回路と接続され、試験が可能である。
数個取り囲むように配置されたプローブ針を有するプロ
ーブカードを構成すれば、一度に複数の半導体チップが
外部回路と接続され、試験が可能である。
【００１１】
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。
て説明する。
【００１２】図１に、本発明の一実施例である半導体集
積回路の半導体チップ２０に対して、プローブ針２２が
そのボンディングパッドｐ1 〜ｐn に押し当てられ、電
気的特性の試験が行われている様子が示されている。ボ
ンディングパッドｐ1 〜ｐn は１個の半導体チップ２０
の各対辺上に同一のボンディングパッドが１個ずつ存在
するので、合計２ｎ個のボンディングパッド２×（ｐ1
〜ｐn ）が半導体チップ２０上に存在している。
積回路の半導体チップ２０に対して、プローブ針２２が
そのボンディングパッドｐ1 〜ｐn に押し当てられ、電
気的特性の試験が行われている様子が示されている。ボ
ンディングパッドｐ1 〜ｐn は１個の半導体チップ２０
の各対辺上に同一のボンディングパッドが１個ずつ存在
するので、合計２ｎ個のボンディングパッド２×（ｐ1
〜ｐn ）が半導体チップ２０上に存在している。
【００１３】本実施例の半導体チップ２０は、図１に示
されているように、互いに対向する２つの辺に沿って、
同一のボンディングパッドｐ1 〜ｐk （もしくはｐk+1
〜ｐn ）が備えられている。同一のボンディングパッド
とは、すなわち、同一の信号を入力もしくは出力するボ
ンディングパッドである。そのため、対向する２辺のう
ちいずれか一方のボンディングパッドにプローブ針が押
し当てられていれば、電気的特性を試験することが可能
となる。
されているように、互いに対向する２つの辺に沿って、
同一のボンディングパッドｐ1 〜ｐk （もしくはｐk+1
〜ｐn ）が備えられている。同一のボンディングパッド
とは、すなわち、同一の信号を入力もしくは出力するボ
ンディングパッドである。そのため、対向する２辺のう
ちいずれか一方のボンディングパッドにプローブ針が押
し当てられていれば、電気的特性を試験することが可能
となる。
【００１４】このように、半導体チップ２０上の全ての
ボンディングパッド２×（ｐ1 〜ｐn ）にプローブ針２
２を押し当てる必要がないため、複数の半導体チップ２
０を取り囲むようにプローブ針２２を配置することがで
きる。例えば、図１に示されているように、４個の半導
体チップ２０を田の字型に組み合わせたブロックに対し
て、このブロックを取り囲むようにプローブ針２２を配
置することにより、４個の半導体チップ２０を同時に試
験することが可能である。
ボンディングパッド２×（ｐ1 〜ｐn ）にプローブ針２
２を押し当てる必要がないため、複数の半導体チップ２
０を取り囲むようにプローブ針２２を配置することがで
きる。例えば、図１に示されているように、４個の半導
体チップ２０を田の字型に組み合わせたブロックに対し
て、このブロックを取り囲むようにプローブ針２２を配
置することにより、４個の半導体チップ２０を同時に試
験することが可能である。
【００１５】すなわち、図１のように、４個の半導体チ
ップ２０を田の字型に組み合わせたブロックにおいて
は、各半導体チップ２０はいずれかの隣接する２辺が必
ず外周部となっている。そのため、このブロックを取り
囲むように配置されたプローブ針２２は、各半導体チッ
プのいずれかの隣接する２辺に沿ったボンディングパッ
ドｐ1 〜ｐn に必ず押し当てられる。
ップ２０を田の字型に組み合わせたブロックにおいて
は、各半導体チップ２０はいずれかの隣接する２辺が必
ず外周部となっている。そのため、このブロックを取り
囲むように配置されたプローブ針２２は、各半導体チッ
プのいずれかの隣接する２辺に沿ったボンディングパッ
ドｐ1 〜ｐn に必ず押し当てられる。
【００１６】本発明において特徴的なことは、複数の半
導体チップ２０を取り囲むように配置されたプローブ針
２２を備えたプローブカードを使用することによって、
複数の半導体チップ２０を同時にＩＣテスタと電気的に
接続できることである。その結果、同時に複数の半導体
チップ２０に対して電気的特性の試験を行うことが可能
となる。
導体チップ２０を取り囲むように配置されたプローブ針
２２を備えたプローブカードを使用することによって、
複数の半導体チップ２０を同時にＩＣテスタと電気的に
接続できることである。その結果、同時に複数の半導体
チップ２０に対して電気的特性の試験を行うことが可能
となる。
【００１７】なお、本実施例においては、対向する辺上
に配置されているボンディングパッド群ｐ1 〜ｐk （も
しくはｐk+1 〜ｐn ）が同じ順番で配置されている例を
図に示したが、必ずしも対向する２辺に沿ったボンディ
ングパッド群ｐ1 〜ｐk （もしくはｐk+1 〜ｐn ）は同
じ順番で並んでいる必要はない。信号の並んでいる順番
の違いは、プローブカード側の設定を変えることによっ
て容易に対応できるからである。本発明において重要な
ことは、互いに対向する辺上に配置されているボンディ
ングパッド群ｐ1 〜ｐk （もしくはｐk+1 〜ｐn ）に含
まれるそれぞれのボンディングパッドｐi （ｉ＝１〜ｋ
もしくはｉ＝ｋ＋１〜ｎ）に対して同一のボンディング
パッドｐi （ｉ＝１〜ｋもしくはｉ＝ｋ＋１〜ｎ）が存
在することであり、その順番は重要なことではない。
に配置されているボンディングパッド群ｐ1 〜ｐk （も
しくはｐk+1 〜ｐn ）が同じ順番で配置されている例を
図に示したが、必ずしも対向する２辺に沿ったボンディ
ングパッド群ｐ1 〜ｐk （もしくはｐk+1 〜ｐn ）は同
じ順番で並んでいる必要はない。信号の並んでいる順番
の違いは、プローブカード側の設定を変えることによっ
て容易に対応できるからである。本発明において重要な
ことは、互いに対向する辺上に配置されているボンディ
ングパッド群ｐ1 〜ｐk （もしくはｐk+1 〜ｐn ）に含
まれるそれぞれのボンディングパッドｐi （ｉ＝１〜ｋ
もしくはｉ＝ｋ＋１〜ｎ）に対して同一のボンディング
パッドｐi （ｉ＝１〜ｋもしくはｉ＝ｋ＋１〜ｎ）が存
在することであり、その順番は重要なことではない。
【００１８】以上述べたように、本実施例によれば、４
個の半導体チップ２０を同時に外部回路と接続し、同時
に４個の半導体チップ２０の電気的特性を試験すること
が可能となる。従って、半導体集積回路の製造工程にお
ける試験時間を短縮することができ、テストコストの低
減に効果を奏する。特に、本実施例によれば、４個の半
導体チップを同時に外部回路と接続し、試験することが
できたので、試験時間を従来の４分の１にすることが可
能である。
個の半導体チップ２０を同時に外部回路と接続し、同時
に４個の半導体チップ２０の電気的特性を試験すること
が可能となる。従って、半導体集積回路の製造工程にお
ける試験時間を短縮することができ、テストコストの低
減に効果を奏する。特に、本実施例によれば、４個の半
導体チップを同時に外部回路と接続し、試験することが
できたので、試験時間を従来の４分の１にすることが可
能である。
【００１９】またさらに、本発明によれば、対向する辺
に沿った位置に同一のボンディングパッドが配置されて
いるため、後工程におけるワイアボンディングの自由度
が増すという効果も有する。すなわち、図２に示されて
いるように、後工程におけるワイアボンディングの際、
半導体パッケージのリード３０とボンディングパッド３
２を接続するのに、２つあるボンディングパッド３２の
いずれかワイアボンディングに都合のよい位置にあるほ
うを選択することにより、ワイアボンディングが容易に
なるという効果を有する。従って、このボンディングワ
イア３４自体の長さも短くすることができ、ノイズの発
生等も小さく抑えることが可能となる。
に沿った位置に同一のボンディングパッドが配置されて
いるため、後工程におけるワイアボンディングの自由度
が増すという効果も有する。すなわち、図２に示されて
いるように、後工程におけるワイアボンディングの際、
半導体パッケージのリード３０とボンディングパッド３
２を接続するのに、２つあるボンディングパッド３２の
いずれかワイアボンディングに都合のよい位置にあるほ
うを選択することにより、ワイアボンディングが容易に
なるという効果を有する。従って、このボンディングワ
イア３４自体の長さも短くすることができ、ノイズの発
生等も小さく抑えることが可能となる。
【００２０】
【発明の効果】以上述べたように本発明によれば、同一
のボンディングパッドを、対向する辺に沿ってそれぞれ
設けたため、いずれか一方のボンディングパッドにのみ
プローブ針を押し当てただけで、電気的特性の試験が可
能となる。従って、複数の半導体チップを取り囲むよう
にプローブ針を配置することにより、複数の半導体チッ
プを同時に外部回路と接続し、電気的特性の試験をする
ことが可能となる。このため、試験時間の大幅な短縮が
可能となり、テストコストの大幅な削減が可能になると
いう効果を有する。
のボンディングパッドを、対向する辺に沿ってそれぞれ
設けたため、いずれか一方のボンディングパッドにのみ
プローブ針を押し当てただけで、電気的特性の試験が可
能となる。従って、複数の半導体チップを取り囲むよう
にプローブ針を配置することにより、複数の半導体チッ
プを同時に外部回路と接続し、電気的特性の試験をする
ことが可能となる。このため、試験時間の大幅な短縮が
可能となり、テストコストの大幅な削減が可能になると
いう効果を有する。
【００２１】さらにまた、同一のボンディングパッドを
対向する辺に沿った位置にそれぞれ配置したため、ワイ
アボンディングの際、いずれか一方のワイアボンディン
グに好適なほうのボンディングパッドを選ぶことがで
き、ワイアボンディングがより簡単に行えるという効果
を有する。これによって、ボンディングワイア自身の長
さも短くでき、ノイズ等の低減に効果を奏する。
対向する辺に沿った位置にそれぞれ配置したため、ワイ
アボンディングの際、いずれか一方のワイアボンディン
グに好適なほうのボンディングパッドを選ぶことがで
き、ワイアボンディングがより簡単に行えるという効果
を有する。これによって、ボンディングワイア自身の長
さも短くでき、ノイズ等の低減に効果を奏する。
【図１】本発明の一実施例である半導体集積回路の半導
体チップ４個を取り囲むようにプローブ針が配置され、
この複数のプローブ針が電気的特性の試験のため半導体
チップに押し付けられている様子を示す図である。
体チップ４個を取り囲むようにプローブ針が配置され、
この複数のプローブ針が電気的特性の試験のため半導体
チップに押し付けられている様子を示す図である。
【図２】本発明の一実施例による半導体チップにワイア
ボンディングが行われている様子を示す図である。
ボンディングが行われている様子を示す図である。
【図３】従来の半導体集積回路における半導体チップに
対する電気的特性の試験のため、プローブ針が半導体チ
ップ上のボンディングパッドに押し当てられている様子
を示す図である。
対する電気的特性の試験のため、プローブ針が半導体チ
ップ上のボンディングパッドに押し当てられている様子
を示す図である。
２０ 半導体チップ ２２ プローブ針 ｐ1 〜ｐn ボンディングパッド ３０ リード ３２ ボンディングパッド ３４ ボンディングワイア
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｇ０１Ｒ 31/26
Claims (1)
- 【請求項１】 ボンディングパッド群が半導体チップの
各辺に沿ってそれぞれ設けられている半導体集積回路に
おいて、１つの半導体チップの直交する辺にそれぞれ沿
って設けられたボンディングパッド群の複数の信号用ボ
ンディングパッドと、前記同一の半導体チップの直交す
るそれぞれの辺に対向する他の辺に沿って設けられたボ
ンディングパッド群の複数の信号用ボンディングパッド
とのその対向する位置の信号用ボンディングパッド同士
が、それぞれ個々に集積回路内で電気的に接続され同一
信号を入出力することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342948A JP2659487B2 (ja) | 1991-12-25 | 1991-12-25 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342948A JP2659487B2 (ja) | 1991-12-25 | 1991-12-25 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175296A JPH05175296A (ja) | 1993-07-13 |
| JP2659487B2 true JP2659487B2 (ja) | 1997-09-30 |
Family
ID=18357758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3342948A Expired - Fee Related JP2659487B2 (ja) | 1991-12-25 | 1991-12-25 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659487B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5672641A (en) * | 1979-11-19 | 1981-06-16 | Tokyo Shibaura Electric Co | Bread maker |
| JPS57208154A (en) * | 1981-06-17 | 1982-12-21 | Nec Corp | Semiconductor device |
| JPH02238645A (ja) * | 1989-03-13 | 1990-09-20 | Nec Corp | ウェハー |
-
1991
- 1991-12-25 JP JP3342948A patent/JP2659487B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175296A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5239191A (en) | Semiconductor wafer | |
| TW200944813A (en) | Integrated circuit packages, integrated circuit, semiconductor device and testing methods thereof | |
| US5347145A (en) | Pad arrangement for a semiconductor device | |
| JP2659487B2 (ja) | 半導体集積回路 | |
| EP0438127A2 (en) | Semiconductor wafer | |
| JP3130769B2 (ja) | 半導体装置 | |
| JPS63178538A (ja) | 半導体集積回路装置 | |
| JPS6331131A (ja) | 半導体ウエハ | |
| JPH02267947A (ja) | 半導体装置 | |
| JPH05166895A (ja) | 半導体集積回路 | |
| JPH01198051A (ja) | 半導体集積回路 | |
| JPS62285443A (ja) | マスタスライス集積回路装置 | |
| JPS6281724A (ja) | 半導体装置 | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| JPH0770557B2 (ja) | 半導体装置 | |
| JP2891908B2 (ja) | 半導体集積回路の試験装置およびその試験方法 | |
| JPH0661297A (ja) | 半導体装置 | |
| JPH01185933A (ja) | 半導体ウェハ試験方法 | |
| JPH03211843A (ja) | 半導体集積回路 | |
| JP2005026544A (ja) | 半導体集積回路およびプローブカード | |
| JPS6342140A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6370534A (ja) | 電子装置 | |
| JPS63204622A (ja) | 半導体集積回路装置 | |
| JPH05160216A (ja) | 半導体回路装置 | |
| JPS6395641A (ja) | 集積回路ウエ−ハのテスト用配設構成 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |