JPS63204622A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS63204622A
JPS63204622A JP62036951A JP3695187A JPS63204622A JP S63204622 A JPS63204622 A JP S63204622A JP 62036951 A JP62036951 A JP 62036951A JP 3695187 A JP3695187 A JP 3695187A JP S63204622 A JPS63204622 A JP S63204622A
Authority
JP
Japan
Prior art keywords
pads
bonding
pad
test
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62036951A
Other languages
English (en)
Inventor
Hiroshi Nishida
宏 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62036951A priority Critical patent/JPS63204622A/ja
Publication of JPS63204622A publication Critical patent/JPS63204622A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特に半導体基板上
で電、気持性試験を行う半導体集積回路装置に関する。
〔従来の技術〕
従来の半導体基板に形成された個々の半導体集積回路装
置は、半導体基板の内部に形成された外部リードと接続
するためのボンディング用のパッドに、このパッドと対
向する位置に針を設けたプローブカードの針を接触させ
て行う電気特性試験によって良否を選別していた。
こうして選別された半導体集積回路装置は、個々にダイ
シングされた後、パッケージに搭載され、先に電気特性
試験に使用されたパッドと同じパッドにボンディングさ
れていた。
〔発明が解決しようとする問題点〕
上述した従来の半導体集積回路装置は、電気特性試験を
行うパッドとボンディングするパッドが同一となってい
るので、ボンディング不良を発生する要因となっている
パッドの表面損傷を考慮して、パッドにプローブカード
の針を接触させる回数は２〜３回に限定されており、そ
れ以上に触針を行った半導体集積回路装置は不良として
廃棄しなければならないという欠点がある。又、半導体
基板上で電気特性試験を多数回必要とする場合は上記の
試験方法が適用できないという欠点がある。
〔問題点を解決するための手段〕
本発明の半導体Ｓ積回路装置は、半導体基板上に設けら
れ外部リードとボンディングワイヤにより接続される複
数のボンディング用パッドと、少くとも１個の前記ボン
ディング用パッドの近傍に設けられる試験用パッドと、
前記ボンディング用パッドと前記試験用パッドとを接続
する金属配線とを含んで構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の平面図である。
第１図に示すように、半導体基板１上に設けられた内部
配線２が接続されるボンディング用パッド３−１〜３−
１２と、それぞれのボンディング用パッド３−１〜３−
７の近傍に設けられた試験用パッド４−１〜４−７と、
ボンディング用パッド３−１〜３−７と試験用パッド４
−１〜４−７とをそれぞれ接続する金属配線５−１〜５
−７とを含んで構成される。
このように構成して、電気特性試験の回数の多くなるパ
ッドを試験用パッド４−１〜４−７の付加されたボンデ
ィング用パッドにする。
第２図は本発明の第２の実施例の平面図である。
第２図に示すように、第２の実施例はすべてのボンディ
ング用パッド３−１〜３−１２それぞれの近傍に試験用
パッド４−１〜４−１２を設け、ボンディング用パッド
３−１〜３−１２と試験用パッド４−１〜４−１２とを
それぞれ金属配線５−１〜５−１２で接続している。
第３図は本発明の第３の実施例の平面図である。
第３図に示すように、第３の実施例はボンディング用パ
ッド３−１３と、それぞれのボンディング用パッド３−
１３の近傍に配設された試験用パッド４−１３と、それ
ぞれのボンディング用パッド３−１３とそれぞれの試験
用パッド４−１３とを接続する金属配線の内部配線２−
１とを含んで構成される。
第４図は本発明の第４の実施例の平面図である。第４図
に示すように、第４の実施例は試験用パッド４−１４が
半導体基板１の外周部に配置され、その内側にそれぞれ
の試験用パッド４−１４に対向してボンディング用パッ
ド３−１４が配置され、それぞれの試験用パッド４−１
４とボンディング用パッド３−１４とは金属配線５−１
３によって接続され、ポンディングパッド３−１４は内
部配線２−２と接続される。
なお、ボンディング用パッドと試験用パッドとは材料、
形状が異なってもよい。
〔発明の効果〕
以上説明したように本発明の半導体集積回路装置は、外
部リードと接続するためのボンディング用パッドの近傍
に試験用パッドを設け、両者を金属配線で接続すること
により、電気特性試験で試験用パッドの表面が損傷して
もボンディング用パッドにより完全なボンディングがで
きるので、電気特性試験を多数回実施できるという効果
がある。
【図面の簡単な説明】
第１図乃至第４図はそれぞれ本発明の第１乃至第４の実
施例の平面図である。 １・・・半導体基板、２．２−１．２−２・・・内部配
線、３−１〜３−１４・・・ボンディング用パッド、４
−１〜４−１４・・・試験用パッド、５−１〜５−１３
・・・金属配線。 代理人　弁理士　内　原　　晋ぐ ＄　２　酊 、箒　３　凹 茅　４　舅

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板上に設けられ外部リードとボンディン
    グワイヤにより接続される複数のボンディング用パッド
    と、少くとも１個の前記ボンディング用パッドの近傍に
    設けられる試験用パッドと、前記ボンディング用パッド
    と前記試験用パッドとを接続する金属配線とを含むこと
    を特徴とする半導体集積回路装置。
  2. （２）試験用パッドはすべてのボンディング用パッドに
    設けられる特許請求の範囲第１項記載の半導体集積回路
    装置。
JP62036951A 1987-02-19 1987-02-19 半導体集積回路装置 Pending JPS63204622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62036951A JPS63204622A (ja) 1987-02-19 1987-02-19 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62036951A JPS63204622A (ja) 1987-02-19 1987-02-19 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS63204622A true JPS63204622A (ja) 1988-08-24

Family

ID=12484052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62036951A Pending JPS63204622A (ja) 1987-02-19 1987-02-19 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS63204622A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466956A (en) * 1993-11-18 1995-11-14 Nec Corporation Semiconductor integrated circuit device with electrode for measuring interlayer insulator capacitance
JP5005113B2 (ja) * 2009-04-15 2012-08-22 オリンパスメディカルシステムズ株式会社 半導体装置および内視鏡

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466956A (en) * 1993-11-18 1995-11-14 Nec Corporation Semiconductor integrated circuit device with electrode for measuring interlayer insulator capacitance
JP5005113B2 (ja) * 2009-04-15 2012-08-22 オリンパスメディカルシステムズ株式会社 半導体装置および内視鏡

Similar Documents

Publication Publication Date Title
US4567433A (en) Complex probe card for testing a semiconductor wafer
US3795845A (en) Semiconductor chip having connecting pads arranged in a non-orthogonal array
US4812742A (en) Integrated circuit package having a removable test region for testing for shorts and opens
US6373143B1 (en) Integrated circuit having wirebond pads suitable for probing
JPS63204622A (ja) 半導体集積回路装置
US5455518A (en) Test apparatus for integrated circuit die
JPH03196536A (ja) 半導体集積回路装置
JP2008028274A (ja) 半導体装置の製造方法
JPS63178538A (ja) 半導体集積回路装置
JPS63244853A (ja) 半導体集積回路装置
CN111722093A (zh) 探针卡测试装置
JPH01198051A (ja) 半導体集積回路
JPS6393125A (ja) 半導体集積回路
JPS5834935B2 (ja) 半導体ウエハ−試験用探針器
JP5252027B2 (ja) 半導体装置の製造方法
USH663H (en) High density probe head for chip testing
JPH09199555A (ja) 半導体装置及びその試験方法
JPS6370534A (ja) 電子装置
JPH05102254A (ja) 半導体装置試験用プローブカード
JPH03293739A (ja) 半導体装置
JPS62259453A (ja) プロープカード
JPH0314250A (ja) 半導体装置
JPS62271443A (ja) 半導体装置
JPH04111328A (ja) 集積回路装置
JPS61164237A (ja) 多層プロ−ブカ−ド