JPH0314250A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0314250A JPH0314250A JP15125289A JP15125289A JPH0314250A JP H0314250 A JPH0314250 A JP H0314250A JP 15125289 A JP15125289 A JP 15125289A JP 15125289 A JP15125289 A JP 15125289A JP H0314250 A JPH0314250 A JP H0314250A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- probe
- metal film
- chip
- film pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000000523 sample Substances 0.000 abstract description 36
- 238000012360 testing method Methods 0.000 abstract description 17
- 239000011347 resin Substances 0.000 abstract 1
- 229920005989 resin Polymers 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 17
- 238000000034 method Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
プローブによる特性試験を行うのに適した半導体装置の
構造に関し、 プローブによる特性試験の際にプローブの位置ずれをも
同時に検出可能とすることによってＩＣの検査コストの
低減、信頼性の向上を図ることを目的とし、 半導体ウェハ」二の電極パッドの周辺に該電極パッドと
は絶縁された金属膜パターンを形成し、チップ領域毎に
該チップ領域内の全ての該金属膜パターンを共通配線に
より接続するように構成する。
構造に関し、 プローブによる特性試験の際にプローブの位置ずれをも
同時に検出可能とすることによってＩＣの検査コストの
低減、信頼性の向上を図ることを目的とし、 半導体ウェハ」二の電極パッドの周辺に該電極パッドと
は絶縁された金属膜パターンを形成し、チップ領域毎に
該チップ領域内の全ての該金属膜パターンを共通配線に
より接続するように構成する。
本発明はプローブによる特性試験を行うのに適した半導
体装置の構造に関する。
体装置の構造に関する。
ＩＣ、ダイオード等の半導体素子はウェハ段階の製造工
程を終えた後、チップを単位として分割されパッケージ
に実装されるが、通常はチップに分割する直前にウェハ
状態でプローブによる特性試験を行って不良チップを選
別する。即ち、チップ領域毎に複数の電極端子（以下、
電極パッドと称する）が形成されている半導体ウェハを
上下左右方向に移動可能な試料支持台に固定しておき、
１つのチップ領域内の各電極パッドに上方からプローブ
を押圧接触させて特性試験を行う。このような試験は、
半導体ウェハを固定した試料支持台をチップ単位で移動
させつつ繰り返し行われる。
程を終えた後、チップを単位として分割されパッケージ
に実装されるが、通常はチップに分割する直前にウェハ
状態でプローブによる特性試験を行って不良チップを選
別する。即ち、チップ領域毎に複数の電極端子（以下、
電極パッドと称する）が形成されている半導体ウェハを
上下左右方向に移動可能な試料支持台に固定しておき、
１つのチップ領域内の各電極パッドに上方からプローブ
を押圧接触させて特性試験を行う。このような試験は、
半導体ウェハを固定した試料支持台をチップ単位で移動
させつつ繰り返し行われる。
」二速の方法によればチップの移送、試料支持台への取
付け、プローブと電極パッドとの位置合わせ等の作業を
半導体ウェハを単位として一括して行なえるため迅速に
特性試験を行うことができる。
付け、プローブと電極パッドとの位置合わせ等の作業を
半導体ウェハを単位として一括して行なえるため迅速に
特性試験を行うことができる。
しかし、半導体ウェハを一定のピッチで移動させる際、
僅かなピンチのすれあるいは半導体ウェハの移動方向の
ずれがあった場合にはプローブと電極パッドとの位置に
次第に狂いが生し、プロ°−ブの先端が電極バラｌの端
部に接触するようになる。また、プローブの先端部形状
、押圧条件等によってもプローブの先端部が電極パッド
の端部に接触する場合がしばしば生じる。第２図（ａ）
には、上述したような原因によってプローブの先端部が
半導体ウェハ上の電極パッドの端部に接触した状態の平
面図を示したものであり、同図（ｂ）はＡＡ’断面図で
ある。同図において１は半導体ウェハ、２は層膜からな
る電極パッド、３はＣＶＤ酸化膜からなる保護膜、４は
タンゲスう−ン等の金属材料からなるプローブの先端部
である。同図に示したように、プローブの先端部４は電
極パッド２の周辺の素子活性領域（図示せず）に接触し
て直接損傷を与えたりあるいはストレスを与えて素子の
信頼性を低下させる等の問題を引き起こす。しかもこの
ような損傷は電極パッド２にプローブの先８ｊ部４が接
触している限り、電気的には正常な特性が現れるため発
見することが容易でない。
僅かなピンチのすれあるいは半導体ウェハの移動方向の
ずれがあった場合にはプローブと電極パッドとの位置に
次第に狂いが生し、プロ°−ブの先端が電極バラｌの端
部に接触するようになる。また、プローブの先端部形状
、押圧条件等によってもプローブの先端部が電極パッド
の端部に接触する場合がしばしば生じる。第２図（ａ）
には、上述したような原因によってプローブの先端部が
半導体ウェハ上の電極パッドの端部に接触した状態の平
面図を示したものであり、同図（ｂ）はＡＡ’断面図で
ある。同図において１は半導体ウェハ、２は層膜からな
る電極パッド、３はＣＶＤ酸化膜からなる保護膜、４は
タンゲスう−ン等の金属材料からなるプローブの先端部
である。同図に示したように、プローブの先端部４は電
極パッド２の周辺の素子活性領域（図示せず）に接触し
て直接損傷を与えたりあるいはストレスを与えて素子の
信頼性を低下させる等の問題を引き起こす。しかもこの
ような損傷は電極パッド２にプローブの先８ｊ部４が接
触している限り、電気的には正常な特性が現れるため発
見することが容易でない。
そのため従来はプローブによる特性試験を終えた後にチ
ップの外観検査を行ってプローブの位置ずれによる電極
パッド周辺の傷を発見し選別する方法がとられてきた。
ップの外観検査を行ってプローブの位置ずれによる電極
パッド周辺の傷を発見し選別する方法がとられてきた。
しかし、このような方法では完全を期することはできず
、また検査工数が増えてコストが上昇するという問題が
あった。
、また検査工数が増えてコストが上昇するという問題が
あった。
そこで本発明は、プローブによる特性試験の際にプロー
ブの位置ずれをも同時に検出可能とすることによってＩ
Ｃの検査コストの低減、信頼性の向上を図ることを目的
とする。
ブの位置ずれをも同時に検出可能とすることによってＩ
Ｃの検査コストの低減、信頼性の向上を図ることを目的
とする。
上記課題の解決は、半導体ウェハ］二の電極パッドの周
辺に該電極パッドとは絶縁された金属膜パターンを形成
し、チップ領域毎に該チップ領域内の全ての該金属膜パ
ターンを共通配線により接続したことを特徴とする半導
体装置によって達成される。
辺に該電極パッドとは絶縁された金属膜パターンを形成
し、チップ領域毎に該チップ領域内の全ての該金属膜パ
ターンを共通配線により接続したことを特徴とする半導
体装置によって達成される。
１作 用〕
プローブの先端部が位置ずれを起こしていずれかの電極
パッドの端部に接触した場合には電極パッドの周辺に形
成されている金属膜パターンにも同時に接触する。従っ
てプローブの電位は共通配線を通して予め該金属膜パタ
ーンに与えておいた電位七同−電位になるため、直ちに
プローブの位置ずれを発見することが可能となる。
パッドの端部に接触した場合には電極パッドの周辺に形
成されている金属膜パターンにも同時に接触する。従っ
てプローブの電位は共通配線を通して予め該金属膜パタ
ーンに与えておいた電位七同−電位になるため、直ちに
プローブの位置ずれを発見することが可能となる。
第１図（ａ）、（ｂ）を参照して本発明の実施例につい
て説明する。
て説明する。
同図（ａ）は半導体ウェハ上の電極パッドイ」近の平面
図、同図（ｂ）は八人′断面図を示したものである。
図、同図（ｂ）は八人′断面図を示したものである。
同図において、半導体ウェハ１」二の電極パッド２は一
辺１００μ…のＡｌ膜からなり、素子活性領域（図示せ
ず）からの内部配線と接続されている。また、保護膜３
は例えばＣＶＤ法により堆積された酸化膜からなる。電
極パッド２の周辺には通常のフォトレジスＩ・法たとえ
ばリフＩ・オフ法によって幅２０μｍのＡＩ膜パターン
５を形成し、チップ毎に共通配線５ａを通して接地用の
電極パッド（図示せず）に接続する。あるいは上記ＡＩ
膜パターン５の形成工程においてチップ領域内の空き領
域に接地用の電極パッドを同時に形成しておき、これに
共通配線５ａを通して接続させることもできる。
辺１００μ…のＡｌ膜からなり、素子活性領域（図示せ
ず）からの内部配線と接続されている。また、保護膜３
は例えばＣＶＤ法により堆積された酸化膜からなる。電
極パッド２の周辺には通常のフォトレジスＩ・法たとえ
ばリフＩ・オフ法によって幅２０μｍのＡＩ膜パターン
５を形成し、チップ毎に共通配線５ａを通して接地用の
電極パッド（図示せず）に接続する。あるいは上記ＡＩ
膜パターン５の形成工程においてチップ領域内の空き領
域に接地用の電極パッドを同時に形成しておき、これに
共通配線５ａを通して接続させることもできる。
その後、半導体ウェハ１を試料支持台（図示せず）に真
空チャックによって固定し、上方からチップ領域内の各
電極パッドに試験用のプローブを押圧接触させて特性試
験を行う。このとき同時に、予め接地電位を与えた別の
プローブを上述の接地用の電極パッドに押圧接触させる
と、チップ内の全てのＡＩＩパターン５には共通配線５
ａを通して接地電位か与えられる。従って試験用のプロ
ーブの先◇”＋Ｍ部４が同図に示すように位置ずれを起
ごして電極パ・ラド２の端部に位置しているＡ１膜パタ
ーン５に接触した場合には、上記試験用のプローブも接
地された状態となるため直ちにその位置ずれを検出する
ごとができる。
空チャックによって固定し、上方からチップ領域内の各
電極パッドに試験用のプローブを押圧接触させて特性試
験を行う。このとき同時に、予め接地電位を与えた別の
プローブを上述の接地用の電極パッドに押圧接触させる
と、チップ内の全てのＡＩＩパターン５には共通配線５
ａを通して接地電位か与えられる。従って試験用のプロ
ーブの先◇”＋Ｍ部４が同図に示すように位置ずれを起
ごして電極パ・ラド２の端部に位置しているＡ１膜パタ
ーン５に接触した場合には、上記試験用のプローブも接
地された状態となるため直ちにその位置ずれを検出する
ごとができる。
なお、上記実施例においてＡＩ膜膜外外もＣｒ、 Ｗ等
の金属膜を用いることができる。また、Ａ１膜パターン
５に与える電位は接地電位に限らず、電極パッドの正常
な電位と区別できる適当な電位に設定すれば足りる。
の金属膜を用いることができる。また、Ａ１膜パターン
５に与える電位は接地電位に限らず、電極パッドの正常
な電位と区別できる適当な電位に設定すれば足りる。
第１図（ａ）〜（ｂ）は本発明の実施例を示す図、第２
図（ａ）〜（ｂ）は従来例の問題点を示す図、である。 図において、 ■は半導体ウェハ、 ２は電極パッド、 ３は保護膜、 ４はプローブ先端部、 ５はＡＩＩパターン、 ５ａは共通配線、 である。 ［発明の効果］ 以上のように本発明によれば、半導体ウェハ上に形成さ
れたチップのプローブによる特性試験の際、プローブの
位置ずれをその場で検出できるため、ＩＣの検査コスト
の低減、信転性の向上に有益である。 Φ亡−１しイタ・Ｊｔｙラ Ｒ目方ｇｌ、伝ｇ−力ミ寸
ト］寛 霞
図（ａ）〜（ｂ）は従来例の問題点を示す図、である。 図において、 ■は半導体ウェハ、 ２は電極パッド、 ３は保護膜、 ４はプローブ先端部、 ５はＡＩＩパターン、 ５ａは共通配線、 である。 ［発明の効果］ 以上のように本発明によれば、半導体ウェハ上に形成さ
れたチップのプローブによる特性試験の際、プローブの
位置ずれをその場で検出できるため、ＩＣの検査コスト
の低減、信転性の向上に有益である。 Φ亡−１しイタ・Ｊｔｙラ Ｒ目方ｇｌ、伝ｇ−力ミ寸
ト］寛 霞
Claims (1)
- 半導体ウェハ上の電極パッドの周辺に該電極パッドとは
絶縁された金属膜パターンを形成し、チップ領域毎に該
チップ領域内の全ての該金属膜パターンを共通配線によ
り接続したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15125289A JPH0314250A (ja) | 1989-06-13 | 1989-06-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15125289A JPH0314250A (ja) | 1989-06-13 | 1989-06-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0314250A true JPH0314250A (ja) | 1991-01-22 |
Family
ID=15514599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15125289A Pending JPH0314250A (ja) | 1989-06-13 | 1989-06-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0314250A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11714123B2 (en) | 2020-09-02 | 2023-08-01 | United Semiconductor Japan Co., Ltd. | Probe position monitoring structure and method of monitoring position of probe |
-
1989
- 1989-06-13 JP JP15125289A patent/JPH0314250A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11714123B2 (en) | 2020-09-02 | 2023-08-01 | United Semiconductor Japan Co., Ltd. | Probe position monitoring structure and method of monitoring position of probe |
| US11994556B2 (en) | 2020-09-02 | 2024-05-28 | United Semiconductor Japan Co., Ltd. | Probe position monitoring structure and method of monitoring position of probe |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429675B2 (en) | Structure and method for probing wiring bond pads | |
| US20230101900A1 (en) | Structure of semiconductor device | |
| JPH02211648A (ja) | 半導体装置 | |
| JPH04199651A (ja) | 半導体装置およびその製造方法 | |
| JPS62261139A (ja) | 半導体装置 | |
| JPH0314250A (ja) | 半導体装置 | |
| US5455518A (en) | Test apparatus for integrated circuit die | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JPH0439950A (ja) | 半導体装置 | |
| JPH01219566A (ja) | プローブ・カード | |
| JPH01198051A (ja) | 半導体集積回路 | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPH03196536A (ja) | 半導体集積回路装置 | |
| JPS61253847A (ja) | 高信頼度を有する半導体装置 | |
| JPH02180046A (ja) | 半導体ウェハー | |
| JPH07109842B2 (ja) | テープキャリアのテスト方法 | |
| JPH04152634A (ja) | 半導体集積回路装置 | |
| JPS61148829A (ja) | ワイヤボンデイング方法 | |
| JPH0322456A (ja) | 半導体装置及びその検査方法 | |
| JP3261723B2 (ja) | 半導体ウェーハのペレット検査方法 | |
| JP2744462B2 (ja) | ウェハ目合せ方法 | |
| JPS6345833A (ja) | 半導体装置 | |
| JPS62163336A (ja) | 半導体装置 |