JPH04152634A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04152634A JPH04152634A JP27851890A JP27851890A JPH04152634A JP H04152634 A JPH04152634 A JP H04152634A JP 27851890 A JP27851890 A JP 27851890A JP 27851890 A JP27851890 A JP 27851890A JP H04152634 A JPH04152634 A JP H04152634A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- electrode pad
- contact
- integrated circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000012360 testing method Methods 0.000 claims abstract description 15
- 239000000523 sample Substances 0.000 abstract description 43
- 238000000034 method Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000002161 passivation Methods 0.000 abstract description 4
- 229910052571 earthenware Inorganic materials 0.000 abstract 1
- 239000004570 mortar (masonry) Substances 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、半導体チップに形成される電極パッドに関し
、特に電極パッドにプローブ針を当てて電気的特性を測
定する試験工程において、プローブ針と電極パッドとの
密着性の向上が可能とされる半導体集積回路装置に適用
して有効な技術に関する。
、特に電極パッドにプローブ針を当てて電気的特性を測
定する試験工程において、プローブ針と電極パッドとの
密着性の向上が可能とされる半導体集積回路装置に適用
して有効な技術に関する。
［従来の技術］
たとえば、ウェハ製造工程が終了した半導体ウェハには
、半導体チップが基盤の目状に規則的に配設され、これ
らの各半導体チップの電気的特性を測定するために、株
式会社工業調査会、昭和５８年１１月１５日発行［電子
材料別冊、１９８３年版超ＬＳＩ製造・試験装置ガイド
ブックＪＰ１９５〜Ｐ１９８などの文献に記載されるよ
うなウエハブローバが用いられる。
、半導体チップが基盤の目状に規則的に配設され、これ
らの各半導体チップの電気的特性を測定するために、株
式会社工業調査会、昭和５８年１１月１５日発行［電子
材料別冊、１９８３年版超ＬＳＩ製造・試験装置ガイド
ブックＪＰ１９５〜Ｐ１９８などの文献に記載されるよ
うなウエハブローバが用いられる。
この場合に、プリント基板に複数のプローブ針が配設さ
れたプローブカードが装着され、各半導体チップの電極
パッドにプローブ針が機械的に接触することによって電
気的特性の測定が行われる。
れたプローブカードが装着され、各半導体チップの電極
パッドにプローブ針が機械的に接触することによって電
気的特性の測定が行われる。
すなわち、プローブ針はその一端がプリント基板に固定
され、他端すなわち先端側が所定の範囲において弾性可
能に斜め下方向に延伸されている。
され、他端すなわち先端側が所定の範囲において弾性可
能に斜め下方向に延伸されている。
そして、電気的特性の測定時に、プローブ針の先端が弾
性を持って半導体チップの電極パッドに接触される構造
となっている。
性を持って半導体チップの電極パッドに接触される構造
となっている。
［発明が解決しようとする課題］
ところか、前記のような従来技術においては、一般的に
電極パッドの表面が平坦な形状に形成され、プローブ針
と電極パッドとの密着性の点について配慮がされておら
ず、たとえばプローブ針の移動が自由であるために接触
不良などの発生によって電気的特性の測定値が不安定と
なり、試験の信頼性が充分に得られないという問題があ
る。
電極パッドの表面が平坦な形状に形成され、プローブ針
と電極パッドとの密着性の点について配慮がされておら
ず、たとえばプローブ針の移動が自由であるために接触
不良などの発生によって電気的特性の測定値が不安定と
なり、試験の信頼性が充分に得られないという問題があ
る。
また、プローブ針に針圧を加えた場合に、電極パッドへ
の針当て精度が悪く、電極パッド以外への接触によって
半導体チップの表面に損傷を与えるという問題がある。
の針当て精度が悪く、電極パッド以外への接触によって
半導体チップの表面に損傷を与えるという問題がある。
従って、従来の半導体チップにおける電極パッドの平坦
な表面形状においては、電極パッドへの確実な針当てが
できず、測定精度および信頼性の高い試験ができないと
いう問題がある。
な表面形状においては、電極パッドへの確実な針当てが
できず、測定精度および信頼性の高い試験ができないと
いう問題がある。
そこで、本発明の目的は、電極パッドへの接触不良を抑
制し、測定精度の向上による信頼性の高い測定と、電極
パッド以外の表面への損傷防止とが可能とされ、歩留り
の向上を図ることができる半導体集積回路装置を提供す
ることにある。
制し、測定精度の向上による信頼性の高い測定と、電極
パッド以外の表面への損傷防止とが可能とされ、歩留り
の向上を図ることができる半導体集積回路装置を提供す
ることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
［課題を解決するための手段］
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、本発明の半導体集積回路装置は、半導体チッ
プの表面にテスティング用またはボンディング用の複数
の電極パッドが形成される半導体集積回路装置であって
、電極パッドの表面を非平坦な形状に形成するものであ
る。
プの表面にテスティング用またはボンディング用の複数
の電極パッドが形成される半導体集積回路装置であって
、電極パッドの表面を非平坦な形状に形成するものであ
る。
この場合に、電極パッドの表面をすりばち状に形成する
ようにしたものである。
ようにしたものである。
［作用］
前記した半導体集積回路装置によれば、半導体チップの
表面に形成される複数の電極パッドが、非平坦な表面形
状、たとえばすりばち状に形成されることにより、電極
パッドにプローブ針を当てて電気的特性を測定する場合
に、プローブ針に加わる針圧による針先の移動を制限し
、電極パッドに確実に接触させることができる。
表面に形成される複数の電極パッドが、非平坦な表面形
状、たとえばすりばち状に形成されることにより、電極
パッドにプローブ針を当てて電気的特性を測定する場合
に、プローブ針に加わる針圧による針先の移動を制限し
、電極パッドに確実に接触させることができる。
これにより、プローブ針と電極パッドとの密着性が向上
され、安定した電気的特性の測定が可能とされ、信頼性
の高い特性試験を行うことができる。
され、安定した電気的特性の測定が可能とされ、信頼性
の高い特性試験を行うことができる。
［実施例コ
第１図は本発明の一実施例である半導体集積回路装置に
おける半導体ウェハの要部を示す断面図、第２図は本実
施例における半導体ウェハを示す平面図、第３図（ａｌ
および（ｂｌは本実施例における半導体ウェハへのプロ
ーブ針の接触状態を示す断面図、第４図（ａ）、（′ｂ
）および（Ｃ）は本実施例における半導体ウェハの変形
を示す要部断面図である。
おける半導体ウェハの要部を示す断面図、第２図は本実
施例における半導体ウェハを示す平面図、第３図（ａｌ
および（ｂｌは本実施例における半導体ウェハへのプロ
ーブ針の接触状態を示す断面図、第４図（ａ）、（′ｂ
）および（Ｃ）は本実施例における半導体ウェハの変形
を示す要部断面図である。
まず、第１図および第２図により本実施例の半導体集積
回路装置における半導体ウェハの構成を説明する。
回路装置における半導体ウェハの構成を説明する。
本実施例における半導体ウェハは、たとえばウェハ製造
工程が終了した段階における半導体ウェハｌとされ、第
２図に示すように基盤の目状に規則的に複数の半導体チ
ップ２が形成され、各半導体チップ２にボンディング用
の電極パッド３が配設されている。
工程が終了した段階における半導体ウェハｌとされ、第
２図に示すように基盤の目状に規則的に複数の半導体チ
ップ２が形成され、各半導体チップ２にボンディング用
の電極パッド３が配設されている。
そして、本実施例の電極パッド３は、たとえば２段エツ
チングなどの方法によって第１図に示すように表面が非
平坦な形状に形成されている。すなわち、Ｓｉなとのウ
ェハ基板４の表面に、５ｔＯ２膜などのパッシベーショ
ン膜５が被着され、その所定の箇所が開孔されてＡＩな
どの電極パッド３がすりばち状に形成されている。
チングなどの方法によって第１図に示すように表面が非
平坦な形状に形成されている。すなわち、Ｓｉなとのウ
ェハ基板４の表面に、５ｔＯ２膜などのパッシベーショ
ン膜５が被着され、その所定の箇所が開孔されてＡＩな
どの電極パッド３がすりばち状に形成されている。
次に、本実施例の作用について説明する。
従って、本実施例の半導体ウェハｌ゛の試験工程におい
て、たとえばプローブ針６が第３図（ａ）のようにすり
ばち状の斜面、すなわち針圧が加わる方向の手前の斜面
に接触した場合には、プローブ針６に矢印の方向の針圧
が加わることによって針先がくぼんだ底面方向に移動し
、プローブ針６を電極パッド３の中央部に確実に接触さ
せることができる。
て、たとえばプローブ針６が第３図（ａ）のようにすり
ばち状の斜面、すなわち針圧が加わる方向の手前の斜面
に接触した場合には、プローブ針６に矢印の方向の針圧
が加わることによって針先がくぼんだ底面方向に移動し
、プローブ針６を電極パッド３の中央部に確実に接触さ
せることができる。
また、第３図（ｂ）のように針圧が加わる前方の斜面に
接触した場合には、プローブ針６に針圧が加わっても電
極パッド３の外周部側に移動することなく、接触された
位置にプローブ針６の針先を確実に接触させることがで
きる。
接触した場合には、プローブ針６に針圧が加わっても電
極パッド３の外周部側に移動することなく、接触された
位置にプローブ針６の針先を確実に接触させることがで
きる。
従って、本実施例の半導体集積回路装置における半導体
ウェハ１によれば、電極パッド３の表面がすりばち状の
非平坦な形状に形成されることにより、従来のようなプ
ローブ針６と電極パッド３との接触不良が抑制され、こ
れによって安定した電気的特性の測定が可能となり、半
導体ウェハ１の試験工程における信頼性の向上が可能で
ある。
ウェハ１によれば、電極パッド３の表面がすりばち状の
非平坦な形状に形成されることにより、従来のようなプ
ローブ針６と電極パッド３との接触不良が抑制され、こ
れによって安定した電気的特性の測定が可能となり、半
導体ウェハ１の試験工程における信頼性の向上が可能で
ある。
また、プローブ針６が電極パッド３の端部に接触しても
外側方向に移動することがないので、パッシベーション
膜５を傷つけることなく、さらには半導体チップ２の表
面損傷の防止が可能となる。
外側方向に移動することがないので、パッシベーション
膜５を傷つけることなく、さらには半導体チップ２の表
面損傷の防止が可能となる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、本実施例の半導体集積回路装置における半導
体ウェハｌについては、電極パッド３がすりばち状に形
成される場合について説明したが、本発明は前記実施例
に限定されるものではなく、たとえば第４図（ａ）のよ
うに表面に凹凸を形成する場合、第４図（ｂｌのように
端部に溝を形成する場合、第４図（Ｃ）のように中央部
をさらに深く形成する場合など、種々の変形が可能であ
り、この場合に、少なくとも電極パッド３の表面が非平
坦な形状でなければならない。
体ウェハｌについては、電極パッド３がすりばち状に形
成される場合について説明したが、本発明は前記実施例
に限定されるものではなく、たとえば第４図（ａ）のよ
うに表面に凹凸を形成する場合、第４図（ｂｌのように
端部に溝を形成する場合、第４図（Ｃ）のように中央部
をさらに深く形成する場合など、種々の変形が可能であ
り、この場合に、少なくとも電極パッド３の表面が非平
坦な形状でなければならない。
以上の説明では、主として本発明者によってなされた発
明をその利用分野であるボンディング用の電極パッド３
が形成される半導体集積回路装置に適用した場合につい
て説明したが、これに限定されるものではなく、たとえ
ばテスティング用など、他の目的のために電極パッドが
形成される半導体集積回路装置についても広く適用可能
である。
明をその利用分野であるボンディング用の電極パッド３
が形成される半導体集積回路装置に適用した場合につい
て説明したが、これに限定されるものではなく、たとえ
ばテスティング用など、他の目的のために電極パッドが
形成される半導体集積回路装置についても広く適用可能
である。
［発明の効果］
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
（１）、半導体チップの表面に形成されるテスティング
用またはボンディング用の複数の電極パッドが、たとえ
ばすりばち状の非平坦な表面形状に形成されることによ
り、電極パッドにプローブ針を当てて電気的特性を測定
する場合に、プローブ針に加わる針圧による針先の移動
を制限することができるので、プローブ針の針先を電極
パッドに確実に接触させることができる。
用またはボンディング用の複数の電極パッドが、たとえ
ばすりばち状の非平坦な表面形状に形成されることによ
り、電極パッドにプローブ針を当てて電気的特性を測定
する場合に、プローブ針に加わる針圧による針先の移動
を制限することができるので、プローブ針の針先を電極
パッドに確実に接触させることができる。
（２）、前記（１）により、プローブ針の移動を制限す
ることができるので、半導体チップの電極パッド以外の
表面の損傷防止が可能である。
ることができるので、半導体チップの電極パッド以外の
表面の損傷防止が可能である。
（３）、前記（１１により、プローブ針と電極パッドと
の密着性を向上させることができるので、安定した電気
的特性の測定が可能とされ、信頼性の高い特性試験を行
うことができる。
の密着性を向上させることができるので、安定した電気
的特性の測定が可能とされ、信頼性の高い特性試験を行
うことができる。
（４）、前記（１）〜（３）により、電気的特性試験に
おける測定精度の向上と、半導体チップの表面損傷防止
とによって歩留りの向上が可能とされる半導体集積回路
装置を得ることができる。
おける測定精度の向上と、半導体チップの表面損傷防止
とによって歩留りの向上が可能とされる半導体集積回路
装置を得ることができる。
第１図は本発明の一実施例である半導体集積回路装置に
おける半導体ウェハの要部を示す断面図、第２図は本実
施例における半導体ウェハを示す平面図、 第３図ｆａｔおよび（ｂｌは本実施例における半導体ウ
ェハへのプローブ針の接触状態を示す断面図、第４図（
ａｊ、（ｂｌおよび（ｃ）は本実施例における半導体ウ
ェハの変形を示す要部断面図である。 ｌ・・・半導体ウェハ ２・・・半導体チップ、３・・
・電極パッド、４・・・ウェハ基板、５・・パッシベー
ション膜、６・・・プローブ針。 代理人 弁理士 筒 井 大 和 第 図 第 図 （ａ） （ｂ） 第 図 （ａ） （ｂ） （Ｃ）
おける半導体ウェハの要部を示す断面図、第２図は本実
施例における半導体ウェハを示す平面図、 第３図ｆａｔおよび（ｂｌは本実施例における半導体ウ
ェハへのプローブ針の接触状態を示す断面図、第４図（
ａｊ、（ｂｌおよび（ｃ）は本実施例における半導体ウ
ェハの変形を示す要部断面図である。 ｌ・・・半導体ウェハ ２・・・半導体チップ、３・・
・電極パッド、４・・・ウェハ基板、５・・パッシベー
ション膜、６・・・プローブ針。 代理人 弁理士 筒 井 大 和 第 図 第 図 （ａ） （ｂ） 第 図 （ａ） （ｂ） （Ｃ）
Claims (1)
- 【特許請求の範囲】 １、半導体チップの表面にテスティング用またはボンデ
ィング用の複数の電極パッドが形成される半導体集積回
路装置であって、前記電極パッドの表面が非平坦な形状
に形成されることを特徴とする半導体集積回路装置。 ２、前記電極パッドの表面がすりばち状に形成されるこ
とを特徴とする請求項１記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27851890A JPH04152634A (ja) | 1990-10-17 | 1990-10-17 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27851890A JPH04152634A (ja) | 1990-10-17 | 1990-10-17 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04152634A true JPH04152634A (ja) | 1992-05-26 |
Family
ID=17598404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27851890A Pending JPH04152634A (ja) | 1990-10-17 | 1990-10-17 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04152634A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0820097A1 (en) * | 1996-07-15 | 1998-01-21 | Dow Corning Corporation | Semiconductor chips with bond pads suitable for improved die testing |
| JP2008053428A (ja) * | 2006-08-24 | 2008-03-06 | Seiko Instruments Inc | 半導体装置 |
| US8084277B2 (en) * | 2006-03-31 | 2011-12-27 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method thereof |
-
1990
- 1990-10-17 JP JP27851890A patent/JPH04152634A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0820097A1 (en) * | 1996-07-15 | 1998-01-21 | Dow Corning Corporation | Semiconductor chips with bond pads suitable for improved die testing |
| US8084277B2 (en) * | 2006-03-31 | 2011-12-27 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method thereof |
| US20120061847A1 (en) * | 2006-03-31 | 2012-03-15 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method thereof |
| US8395260B2 (en) | 2006-03-31 | 2013-03-12 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method thereof |
| JP2008053428A (ja) * | 2006-08-24 | 2008-03-06 | Seiko Instruments Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5811982A (en) | High density cantilevered probe for electronic devices | |
| US5187020A (en) | Compliant contact pad | |
| US5914614A (en) | High density cantilevered probe for electronic devices | |
| US6722032B2 (en) | Method of forming a structure for electronic devices contact locations | |
| US20080030215A1 (en) | High density cantilevered probe for electronic devices | |
| US6100708A (en) | Probe card and wafer testing method using the same | |
| KR20000064001A (ko) | 프로브 및 프로브 카드 | |
| US6298312B1 (en) | Method of determining the tip angle of a probe card needle | |
| JPH04152634A (ja) | 半導体集積回路装置 | |
| JPS58173841A (ja) | プロ−ブカ−ド | |
| US6667627B2 (en) | Probe for inspecting semiconductor device and method of manufacturing the same | |
| JPH077052A (ja) | 電気特性測定用プローブ | |
| JPH01219566A (ja) | プローブ・カード | |
| JP2004311799A (ja) | 半導体試験装置 | |
| JP3374890B2 (ja) | 半導体チップ検査用プローブの製法 | |
| JPS63250145A (ja) | プロ−ブ装置 | |
| KR100529453B1 (ko) | 프로브 카드용 니들과 그 제조 방법 | |
| JP2826400B2 (ja) | 半導体装置の検査方法 | |
| JPH03224246A (ja) | プローブ装置 | |
| JPH0621025Y2 (ja) | 隣接する２つのチップを同時に測定するプローブカード | |
| JPH062266Y2 (ja) | エッジセンサー | |
| KR20040105035A (ko) | 전자소자 검사용 전기적 접촉체 | |
| JPH072975U (ja) | 加熱又は冷却テストに適したプローブカード | |
| JPH0314250A (ja) | 半導体装置 | |
| JPS62276846A (ja) | プロ−ブ装置 |