KR20040105035A - 전자소자 검사용 전기적 접촉체 - Google Patents

전자소자 검사용 전기적 접촉체 Download PDF

Info

Publication number
KR20040105035A
KR20040105035A KR1020030035870A KR20030035870A KR20040105035A KR 20040105035 A KR20040105035 A KR 20040105035A KR 1020030035870 A KR1020030035870 A KR 1020030035870A KR 20030035870 A KR20030035870 A KR 20030035870A KR 20040105035 A KR20040105035 A KR 20040105035A
Authority
KR
South Korea
Prior art keywords
tip
electrical contact
layer pattern
contact
contact surface
Prior art date
Application number
KR1020030035870A
Other languages
English (en)
Inventor
조병호
서동원
황준태
Original Assignee
주식회사 파이컴
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 파이컴 filed Critical 주식회사 파이컴
Priority to KR1020030035870A priority Critical patent/KR20040105035A/ko
Publication of KR20040105035A publication Critical patent/KR20040105035A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G01R1/06738—Geometry aspects related to tip portion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 전자소자 검사용 전기적 접촉체에 관한 것이다.
본 발명에 따른 전자소자 검사용 전기적 접촉체는, 희생기판 상에 빔부 단부와 연결되는 팁이 형성될 영역을 한정하는 제 1 보호막 패턴을 형성하는 단계와 상기 제 1 보호막 패턴을 마스크로 사용하여 식각공정을 수행함으로써 상기 희생기판 상에 홀(Hole)을 형성하는 단계와 상기 제 1 보호막 패턴을 제거한 후, 상기 희생기판 상에 제 2 보호막 패턴을 형성하는 단계와 상기 제 2 보호막 패턴 내부에 도전성 물질을 매립하는 단계와 상기 제 2 보호막 패턴 및 희생기판을 제거함으로써 빔부 단부에 팁부가 일체로 형성되는 전기적 접촉체에 있어서, 상기 팁부는 상기 빔부 중앙부 방향으로 돌출된 접촉면을 가진 기둥형상으로 이루어지는 것을 특징으로 한다.
따라서, 패드 산화막을 종래보다 작은 OD(Over Drive)에 의해서도 종래보다 짧은 스크러빙에 의해서도 뚫을 수 있으므로 스크러빙 길이의 축소에 의해서 최근에 고집적화된 반도체소자의 짧은 피치(Pitch)간격에 대응이 용이한 효과가 있다.

Description

전자소자 검사용 전기적 접촉체{Electrical contactor for testing electro device}
본 발명은 전자소자 검사용 전기적 접촉체에 관한 것으로써, 보다 상세하게는 스크러빙(Scrubbing) 발생을 최소화하며 정확하게 접촉단자와 접촉할 수 있도록 하는 전자소자 검사용 전기적 접촉체에 관한 것이다.
통상, 반도체 칩은 산화공정, 확산공정, 이온주입공정, 식각공정 및 금속공정 등의 일련의 반도체 제조공정을 수행함으로써 반도체기판 상에 구현되고, 상기 반도체기판 상에 구현된 칩은 EDS(Electrical Die Sorting)를 통해서 정상 및 비정상 칩으로 선별되어 정상 칩만이 슬라이싱(Slicing) 패키징(Packaging)된다.
이때, 상기 EDS는 프로브카드(Probe Card) 등의 전기적 접촉체를 칩의 패드(Pad)에 접촉시켜 전기적 신호를 인가함으로써 인가 전기신호에 대응하는 응답 전기신호를 디텍션(Detection)하여 칩의 정상 및 비정상 유무를 확인하는 공정이다.
또한, LCD(Liquid Crystal Display) 등의 평판디스플레이(Flat Pannel Display)소자 역시 일련의 평판디스플레이소자 제조공정의 수행에 의해서 제조된 평판디스플레이소자 소정부에 전기적 접촉체를 접촉시켜 전기신호를 인가함으로써 인가 전기신호에 대응하는 해당 전기신호를 디텍션하여 LCD 패널의 정상 및 비정상 유무를 확인하고 있다.
이와 같은 종래의 전기적 접촉체는, 본 출원인에게 허여된 한국 특허 제 358513 호에 게시된 바와 같이, 바형의 제 1 단, 상기 제 1 단과 연결되어 상기 제 1 단보다 폭이 넓은 바형의 제 2 단 및 상기 제 2 단과 연결되어 상기 제 2 단보다 폭이 넓고 전기 구성체와 범프에 의해서 연결되는 바형의 제 3 단을 구비하는 다단 형상으로 이루어지는 빔부, 및 상기 빔부의 제 1 단 단부에 N(자연수)차 식각되고 저면부가 라운딩된 트렌치에 일체로 형성된 팁부를 구비하여 이루어진다.
이와 같은 전기적 접촉체를 이용한 반도체 웨이퍼의 테스트는, 도 1a에 도시된 바와 같이 일련의 반도체 제조공정의 수행에 의해서 내부회로에 외부 전기신호를 인가하는 패드(22)가 형성된 반도체기판(20)과 전기적 접촉체가 서로 마주보도록 위치하고 있으며, 상기 전기적 접촉체는 빔부(10) 및 팁부(12)가 일체로 연결되어 있다.
이때, 상기 팁부(12)는 단부 측부가 소정의 예각으로 경사커팅된 팔각기둥형상 등으로 이루어진다.
그리고, 도 1b에 도시된 바와 같이 테스트 장비의 반도체기판 이동 구조물(도시되지 않음)에 의해서 상면에 패드(22)가 형성된 반도체기판(20)이 소정의 물리력(F)에 의해서 전기적 접촉체 방향으로 이동한다.
다음으로, 상기 반도체기판(20)이 소정의 OD(Over Drive)에 의해서 전기적 접촉체 방향으로 더욱 긴밀히 이동하게 됨으로써 전기적 접촉체의 팁부(12)와 패드(22)가 서로 접촉하게 되며 전기적 접촉체의 팁부(12)는 패드(22)에서 소정의 스크러빙(Scrubbing)이 발생하게 된다.
이때, 상기 스크러빙에 의해서 패드(22) 상의 얇은 산화막이 손상되면서 전기적 접촉체의 팁(12)과 패드(22)가 정확하게 접촉하게 되고, 상기 전기적 접촉체의 팁(12)은 패드(22)에 소정의 전기신호를 인가함으로써 반도체기판(20) 상에 구현된 칩(Chip)의 정상 유무를 테스트하는 EDS(Electrical Die Sorting)공정이 수행된다.
그러나, 상기 전기적 접촉체의 팁부는 EDS 공정 과정에 반복적으로 스크러빙이 발생함으로써 전기적 접촉체의 팁부가 심하게 마모되며, 특히 상기 접촉체의 팁부의 단부가 소정의 예각으로 경사커팅되어 있으므로 마모에 의해서 후속 웨이퍼의 패드 산화막을 쉽게 뚫지 못하는 문제점이 발생하고 있다.
따라서, 상기 웨이퍼 상에 형성된 패드의 산화막을 뚫기 위하여 보다 높은OD(Over Drive)를 가해야 되고, 상기 높은 OD(Over Drive)에 의해서 전기적 접촉체의 팁부의 스크러빙은 더욱 길게 형성된다.
또한, 상기 스크러빙 길이의 증가에 의해서 최근에 반도체소자가 고집적화되어 기판 상에 구현되는 극도로 작아지는 피치(Pitch) 간격에 대응이 어려운 문제점이 있었다.
본 발명의 목적은, 최소한의 물리력(F)에 의해서 패드 산화막을 뚫을 있도록 함으로써 스크러빙 발생 길이를 줄여 극도로 작아지는 반도체소자의 피치간격에 대응이 용이한 전자소자 검사용 전기적 접촉체를 제공하는 데 있다.
본 발명의 다른 목적은, 볼타입(Bal type)의 패드와 정확하게 접촉할 수 있도록 하는 전자소자 검사용 전기적 접촉체를 제공하는 데 있다.
도 1a 및 도 1b는 종래의 전자소자 검사용 전기적 접촉체의 문제점을 설명하기 위한 단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 전자소자 검사용 전기적 접촉체를 설명하기 위한 사시도이다.
도 3은 본 발명의 제 2 실시예에 따른 전자소자 검사용 전기적 접촉체를 설명하기 위한 사시도이다.
도 4는 본 발명의 제 3 실시예에 따른 전자소자 검사용 전기적 접촉체를 설명하기 위한 사시도이다.
도 5는 본 발명의 제 4 실시예에 따른 전자소자 검사용 전기적 접촉체를 설명하기 위한 사시도이다.
도 6은 본 발명의 제 5 실시예에 따른 전자소자 검사용 전기적 접촉체를 설명하기 위한 사시도이다.
도 7은 본 발명의 제 6 실시예에 따른 전자소자 검사용 전기적 접촉체를 설명하기 위한 사시도이다.
도 8a 내지 도 8c는 제 1 실시예 내지 제 6 실시예의 전기적 접촉체의 팁을설명하기 위한 평면도이다.
도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 전기적 접촉체의 제조방법을 설명하기 위한 공정 단면도들이다.
도 10a 내지 도 10h는 본 발명의 다른 실시예에 따른 전기적 접촉체의 제조방법을 설명하기 위한 공정 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10, 30, 40, 50 : 빔부 12, 32, 42, 52 : 팁부
20 : 반도체 기판 22 : 패드
34, 44, 54 : 접촉면 102 ; 제 1 보호막 패턴
104 : 홀 106 : 씨드층
100, 200 : 희생기판
상기 목적을 달성하기 위한 본 발명에 따른 전자소자 검사용 전기적 접촉체는, 희생기판 상에 빔부 단부와 연결되는 팁이 형성될 영역을 한정하는 제 1 보호막 패턴을 형성하는 단계와 상기 제 1 보호막 패턴을 마스크로 사용하여 식각공정을 수행함으로써 상기 희생기판 상에 홀(Hole)을 형성하는 단계와 상기 제 1 보호막 패턴을 제거한 후, 상기 희생기판 상에 제 2 보호막 패턴을 형성하는 단계와 상기 제 2 보호막 패턴 내부에 도전성 물질을 매립하는 단계와 상기 제 2 보호막 패턴 및 희생기판을 제거함으로써 빔부 단부에 팁부가 일체로 형성되는 전기적 접촉체에 있어서, 상기 팁부는 상기 빔부 중앙부 방향으로 돌출된 접촉면을 가진 기둥형상으로 이루어지는 것을 특징으로 한다.
여기서, 상기 팁부는 빔부 방향의 내측 중앙부가 돌출된 접촉면을 가지도록 접촉면 주변부가 함몰됨과 동시에 팁부의 저면과 접촉면이 90°로 절곡된 사각기둥형상으로 이루어질 수 있다.
그리고, 상기 팁부는 빔부 방향의 내측으로 돌출된 접촉면을 가짐과 동시에 팁부의 저면과 접촉면이 90°로 절곡된 삼각기둥형상으로 이루어질 수 있다.
또한, 상기 팁부는 측부의 함몰에 의해서 외부로 돌출되어 서로 소정간격 이격된 복수의 접촉면을 가짐과 동시에 팁부의 저면과 접촉면이 90°로 절곡된 기둥형상으로 이루어질 수 있다.
이때, 상기 팁부와 빔부의 연결부위에 받침부가 더 구비될 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명한다.
도 2는 본 발명의 제 1 실시예에 따른 전자소자 검사용 전기적 접촉체를 설명하기 위한 사시도이고, 도 3은 제 2 실시예에 따른 전자소자 검사용 전기적 접촉체를 설명하기 위한 사시도이다.
본 발명의 제 1 실시예에 따른 전자소자 검사용 전기적 접촉체는, 도 2에 도시된 바와 같이 소정의 회로패턴이 구현된 PCB(Printed Citcuit Board) 등의 전기 구성체의 터미널(Terminal)과 범프를 사이에 두고 본딩 등에 의해서 연결되는 빔부(30)가 구비되고, 상기 빕부(30)의 단부에는 팁부(32)가 형성되어 있다.
이때, 상기 빔부(30)는 바(Bar) 형상으로 이루어지며, 상기 팁부(32)는 도8a에 도시된 바와 같이 빔부(30) 방향의 내측 중앙부가 돌출되어 날카로운 접촉면(34)을 가지도록 접촉면(34) 주변부가 함몰됨과 동시에 팁부(32)의 저면과 접촉면(34)이 90°로 절곡된 사각기둥형상으로 이루어지는 것에 특징이 있다.
그리고, 상기 전기적 접촉체는 도 3에 도시된 바와 같이 응력이 집중되어 빔부(30)와 팁부(32)가 연결되는 부위가 부러지는 것을 방지하기 위하여 팁부(32)와 빔부(30)가 연결되는 부위에 받침부(36)를 더 구비할 수도 있다.
따라서, 일련의 반도체소자 제조공정의 수행에 의해서 칩이 구현된 반도체기판이 소정의 OD(Over Drive)에 의해서 전기적 접촉체 방향으로 더욱 긴밀히 이동하게 됨으로써 전기적 접촉체의 팁부(32)와 패드가 서로 접촉하게 된다.
여기서, 본 발명에 따른 전기적 접촉체의 팁부(32)는 패드에서 소정의 스크러빙(Scrubbing)이 발생하며 패드 산화막을 뚫고 패드와 정확하게 접촉하게 된다.
이때, 본 발명에 따른 전기적 접촉체의 팁(32)은 빔부 방향의 내측 중앙부가 돌출되며 단부가 90°로 절곡된 접촉면(34)을 구비함으로써 최소한의 OD에 의해서도 팁(32)은 패드 산화막을 쉽게 뚫을 수 있으므로 스크러빙 발생 길이를 최소화할 수 있다.
즉, 상기 전기적 접촉체의 팁(32)은 날카로운 접촉면(34)을 구비하고, 특히 접촉면은 팁부의 단부가 90°로 절곡됨으로써 최소한의 OD에 의해서도 팁(32)은 패드 산화막을 쉽게 뚫을 수 있으므로 스크러빙 발생 길이를 최소화할 수 있다.
도 4는 본 발명의 제 3 실시예에 따른 전자소자 검사용 전기적 접촉체를 설명하기 위한 사시도이고, 도 5는 제 4 실시예에 따른 전자소자 검사용 전기적 접촉체를 설명하기 위한 사시도이다.
본 발명의 제 3 실시예에 따른 전자소자 검사용 전기적 접촉체는, 도 4에 도시된 바와 같이 소정의 회로패턴이 구현된 PCB(Printed Citcuit Board) 등의 전기 구성체의 터미널(Terminal)과 범프를 사이에 두고 본딩 등에 의해서 연결되는 빔부(30)가 구비되고, 상기 빕부(40)의 단부에는 팁부(42)가 형성되어 있다.
이때, 상기 빔부(40)는 바(Bar) 형상으로 이루어지며, 상기 팁부(42)는 도 8b에 도시된 바와 같이 빔부(40) 방향의 내측으로 돌출된 접촉면(44)을 가짐과 동시에 팁부(42)의 저면과 접촉면(44)이 90°로 절곡된 삼각기둥형상으로 이루어지는 것에 특징이 있다.
그리고, 상기 전기적 접촉체는 도 4에 도시된 바와 같이 응력이 집중되어 빔부(40)와 팁부(42)가 연결되는 부위가 부러지는 것을 방지하기 위하여 팁부(42)와 빔부(40)가 연결되는 부위에 받침부(46)를 더 구비할 수도 있다.
따라서, 일련의 반도체소자 제조공정의 수행에 의해서 칩이 구현된 반도체기판이 소정의 OD(Over Drive)에 의해서 전기적 접촉체 방향으로 더욱 긴밀히 이동하게 됨으로써 전기적 접촉체의 팁부(40)와 패드가 서로 접촉하게 된다.
여기서, 본 발명에 따른 전기적 접촉체의 팁부(40)는 패드에서 소정의 스크러빙(Scrubbing)이 발생하며 패드 산화막을 뚫고 패드와 정확하게 접촉하게 된다.
이때, 본 발명에 따른 전기적 접촉체의 팁(40)은 빔부 방향의 내측 중앙부가 돌출되며 단부가 90°로 절곡된 접촉면(44)을 구비함으로써 최소한의 OD에 의해서도 팁(42)은 패드 산화막을 쉽게 뚫을 수 있으므로 스크러빙 발생 길이를 최소화할수 있다.
도 6은 본 발명의 제 5 실시예에 따른 전자소자 검사용 전기적 접촉체를 설명하기 위한 사시도이고, 도 7은 본 발명의 제 6 실시예에 따른 전자소자 검사용 전기적 접촉체를 설명하기 위한 사시도이다.
본 발명의 제 5 실시예에 따른 전기적 접촉체는, 도 6에 도시된 바와 같이 소정의 회로패턴이 구현된 PCB(Printed Citcuit Board) 등의 전기 구성체의 터미널(Terminal)과 범프를 사이에 두고 본딩 등에 의해서 연결되는 빔부(50)가 구비되고, 상기 빕부(50)의 단부에는 팁부(52)가 형성되어 있다.
이때, 상기 빔부(50)는 바(Bar) 형상으로 이루어지며, 상기 팁부(52)는 도 8c에 도시된 바와 같이 측부의 함몰에 의해서 외부로 돌출되어 서로 소정간격 이격된 4개의 접촉면(54)을 가짐과 동시에 팁부(52)의 저면과 접촉면(54)이 90°로 절곡된 기둥형상으로 이루어지며, 상기 4개의 접촉면(52) 중의 어느 하나는 빔부(50) 방향을 향하도록 되어 있는 것에 특징이 있다.
그리고, 상기 전기적 접촉체는 도 7에 도시된 바와 같이 응력이 집중되어 빔부(50)와 팁부(52)가 연결되는 부위가 부러지는 것을 방지하기 위하여 팁부(52)와 빔부(50)가 연결되는 부위에 받침부(56)를 더 구비할 수도 있다.
따라서, 일련의 반도체소자 제조공정의 수행에 의해서 칩이 구현된 반도체기판이 소정의 OD(Over Drive)에 의해서 전기적 접촉체 방향으로 더욱 긴밀히 이동하게 됨으로써 전기적 접촉체의 팁부(50)와 패드가 서로 접촉하게 된다.
여기서, 본 발명에 따른 전기적 접촉체의 팁부(50)는 패드에서 소정의 스크러빙(Scrubbing)이 발생하며 패드 산화막을 뚫고 패드와 정확하게 접촉하게 된다.
이때, 본 발명에 따른 전기적 접촉체의 팁(50)은 빔부 방향의 내측 중앙부가 돌출되며 단부가 90°로 절곡된 접촉면(54)을 구비함으로써 최소한의 OD에 의해서도 팁(52)은 패드 산화막을 쉽게 뚫을 수 있으므로 스크러빙 발생 길이를 최소화할 수 있다.
특히, 본 발명에 따른 전기적 접촉체의 팁(50)은 4개의 접촉면(54)을 가짐으로써 볼타입(Ball typ0e)의 패드와 접촉시에는 볼타입의 패드 상부에서 미끄러지며 4개의 접촉면(54) 중의 어느 하나가 패드 산화막을 뚫고 패드와 용이하게 접촉할 수 있도록 한다.
또한, 상기 팁(50)은 도 8d에 도시된 바와 같이 측부의 함몰에 의해서 외부로 돌출되어 서로 소정간격 이격된 6개의 접촉면(54)을 가짐과 동시에 팁부(50)의 저면과 접촉면(54)이 90°로 절곡된 기둥형상으로 이루어지며, 상기 6개의 접촉면(54) 중의 어느 하나는 빔부(50) 방향을 향하도록 할 수도 있다.
그리고, 상기 팁(50)은 도 8e에 도시된 바와 같이 측부의 함몰에 의해서 외부로 돌출되어 서로 소정간격 이격된 8개의 접촉면(54)을 가짐과 동시에 팁부(50)의 저면과 접촉면(54)이 90°로 절곡된 기둥형상으로 이루어지며, 상기 8개의 접촉면(54) 중의 어느 하나는 빔부(50) 방향을 향하도록 할 수도 있다.
도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 전기적 접촉체의 제조방법을 설명하기 위한 공정 단면도들이다.
본 발명에 따른 전기적 접촉체의 제조방법은, 도 9a에 도시된 바와 같이 (10 0) 등과 같이 일정 방향성을 가진 실리콘(Silicon) 재질의 희생기판(100) 전면에 포토레지스트, 산화막 등으로 이루어지는 제 1 보호막 패턴(102)을 형성한다.
이때, 상기 제 1 보호막 패턴(102)은 도 8a 내지 도 8e에 도시된 바와 같이 후속공정에 의해서 형성될 팁부의 형상을 한정하는 형상으로 이루어지고, 상기 제 1 보호막 패턴(102)은 공지의 포토리소그래피(Photolithography)공정에 의해서 형성할 수 있다.
다음으로, 도 9b에 도시된 바와 같이 희생기판(100) 상에 형성된 제 1 보호막 패턴(102)을 마스크로 사용한 건식식각공정에 의해서 팁부가 형성될 영역 즉, 홀(Hole : 104)을 형성한다.
이때, 상기 건식식각공정은 SF6, C4F8및 O2가스를 사용한 이방성 건식식각공정으로 이루어질 수 있으며, 상기 건식식각공정은 소위, 보쉬 프로세스(Bosh process)로 불리우는 공지의 RIE(Reactive Ion Etching)에 의해서 이루어진다.
이어서, 도 9c에 도시된 바와 같이 제 1 보호막 패턴(102)을 습식식각 또는 건식식각 등의 방법으로 제거한 후, 홀(104)이 형성된 희생기판 상에 도금공정을 수행하기 위한 씨드층(Seed layer : 106)을 형성한다.
이때, 상기 씨드층(106)은 도금공정에서 씨드(Seed)로 기능하며, 공지의 스퍼터링(Sputtering)공정에 의해서 형성할 수 있다.
다음으로, 도 9d에 도시된 바와 같이 상기 씨드층(106)이 형성된 희생기판(100) 상에 빔부의 형상을 한정하는 포토레지스트, 산화막 등으로 이루어지는 제 2 보호막 패턴(108)을 형성한다.
이때, 상기 제 2 보호막 패턴(108)은 공지의 포토리소그래피공정에 의해서 형성할 수 있다.
이어서, 도 9e에 도시된 바와 같이 제 2 보호막 패턴(108) 내부에 니켈(Ni) 합금 등의 도전성 물질(110)을 도금에 의해서 매립한 후, 상기 희생기판(100) 상면을 CMP(Chemical Vapor Deposition), 에치백(Etch-back) 및 그라인딩(Grinding) 등의 방법으로 평탄화한다.
이때, 상기 도전성 물질(110)은 CVD(Chemical Vapor Deposition), PVD(Physical Vapor Deposition) 등의 방법으로 도전성 물질을 증착 형성할 수도 있을 것이며, 상기 CVD 및 PVD 공정을 사용할 경우에는 선행된 씨드층(106) 형성공정은 생략함이 바람직하다.
마지막으로, 도 9f에 도시된 바와 같이 홀(104) 내부에 도전성 물질(110)이 매립된 희생기판(100) 상의 제 2 보호막 패턴(108) 및 희생기판(100)을 케미컬(Chemical0을 이용한 습식식각에 의해서 제거함으로써 빔부 및 팁부를 구비한 전기적 접촉체(112)를 형성한다.
도 10a 내지 도 10h는 본 발명의 다른 실시예에 따른 전기적 접촉체의 제조방법을 설명하기 위한 공정 단면도들이다.
본 발명의 다른 실시예에 따른 전기적 접촉체의 제조방법은, 도 10a에 도시된 바와 같이 (1 0 0) 등과 같이 일정 방향성을 가진 실리콘(Silicon) 재질의 희생기판(200) 전면에 포토레지스트, 산화막 등으로 이루어지는 제 1 보호막 패턴(202)을 형성한다.
이때, 상기 제 1 보호막 패턴(202)은 도 8a 내지 도 8e에 도시된 바와 같이 후속공정에 의해서 형성될 팁부의 형상을 한정하는 형상으로 이루어지고, 상기 제 1 보호막 패턴(202)은 공지의 포토리소그래피(Photolithography)공정에 의해서 형성할 수 있다.
다음으로 도 10b에 도시된 바와 같이 희생기판(10) 상에 형성된 제 1 보호막 패턴(202)을 마스크로 사용한 건식식각공정에 의해서 팁부가 형성될 영역 즉, 홀(Hole : 204)을 형성한다.
이때, 상기 건식식각공정은 SF6, C4F8및 O2가스를 사용한 이방성 건식식각공정으로 이루어질 수 있으며, 상기 건식식각공정은 소위, 보쉬 프로세스(Bosh process)로 불리우는 공지의 RIE(Reactive Ion Etching)에 의해서 이루어진다.
이어서, 도 10c에 도시된 바와 같이 제 1 보호막 패턴(202)을 습식식각 또는 건식식각 등의 방법으로 제거한 후, 상기 제 1 보호막 패턴(202) 형성방법과 동일한 방법에 의해서 팁부의 받침부를 형성하기 위한 제 2 보호막 패턴(206)을 형성한다.
다음으로, 도 10d에 도시된 바와 같이 희생기판(200) 상에 형성된 제 2 보호막 패턴(206)을 마스크로 사용한 건식식각공정에 의해서 홀(204)의 상단부을 넓게 형성하고 홀(204)의 깊이를 조절하는 건식식각공정을 수행한다.
이때, 상기 건식식각공정은 역시 전술한 소위, 보쉬 프로세스(Bosh process)로 불리우는 공지의 RIE(Reactive Ion Etching)에 의해서 이루어진다.
계속해서, 도 10e에 도시된 바와 같이 제 2 보호막 패턴(206)을 제거한 후, 홀(204)이 형성된 희생기판(200) 상에 도금공정을 수행하기 위한 씨드층(Seed layer : 208)을 형성한다.
이때, 상기 제 2 보호막 패턴(206)은 제 1 보호막 패턴(202)과 동일한 방법에 의해서 제거하며, 상기 씨드층(208)은 도금공정에서 씨드로 기능하며, 공지의 스퍼터링(Sputtering)공정에 의해서 형성할 수 있다.
다음으로, 도 10f에 도시된 바와 같이 상기 씨드층(208)이 형성된 희생기판(200) 상에 빔부의 형상을 한정하는 포토레지스트, 산화막 등으로 이루어지는 제 3 보호막 패턴(210)을 형성한다.
이때, 상기 제 3 보호막 패턴(210)은 공지의 포토리소그래피공정에 의해서 형성할 수 있다.
이어서, 도 10g에 도시된 바와 같이 홀(204)을 포함하는 제 3 보호막 패턴(210) 내부에 도금에 의해서 니켈(Ni) 합금 등의 도전성 물질(212)을 매립한 후, 상기 희생기판(200) 상면을 CMP(Chemical Vapor Deposition), 에치백(Etch-back) 및 그라인딩(Grinding) 등의 방법으로 평탄화한다.
이때, 상기 도전성 물질(212)은 희생기판(200) 상에 CVD(Chemical Vapor Deposition), PVD(Physical Vapor Deposition) 등의 방법으로 도전성 물질을 증착 형성할 수도 있을 것이며, 상기 CVD 및 PVD 공정을 사용할 경우에는 선행된 씨드층 형성공정을 생략함이 바람직하다.
마지막으로, 도 10h에 도시된 바와 같이 도전성 물질(212)이 매립된 희생기판(200) 상의 제 3 보호막 패턴(210) 및 희생기판(200)을 케미컬을 이용한 습식식각에 의해서 제거함으로써 빔부 및 팁부를 구비하는 전기적 접촉체(214)를 형성한다.
본 발명에 의하면, 빔부 중앙부 방향으로 돌출되어 90°로 절곡된 접촉면을 가진 기둥형상의 팁의 접촉면이 패드와 접촉하게 된다.
따라서, 패드 산화막을 종래보다 작은 OD(Over Drive)에 의해서도 종래보다 짧은 스크러빙에 의해서도 뚫을 수 있으므로 스크러빙 길이의 축소에 의해서 최근에 고집적화된 반도체소자의 짧은 피치(Pitch)간격에 대응이 용이한 효과가 있다.
그리고, 측부의 함몰에 의해서 외부로 돌출되어 서로 소정간격 이격된 복수의 접촉면을 가짐과 동시에 팁부의 저면과 접촉면이 90°로 절곡된 기둥형상으로 이루어는 팁은 볼타입(Ball typ0e)의 패드와 용이하게 접촉할 수 있도록 하는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (5)

  1. 희생기판 상에 빔부 단부와 연결되는 팁이 형성될 영역을 한정하는 제 1 보호막 패턴을 형성하는 단계와 상기 제 1 보호막 패턴을 마스크로 사용하여 식각공정을 수행함으로써 상기 희생기판 상에 홀(Hole)을 형성하는 단계와 상기 제 1 보호막 패턴을 제거한 후, 상기 희생기판 상에 제 2 보호막 패턴을 형성하는 단계와 상기 제 2 보호막 패턴 내부에 도전성 물질을 매립하는 단계와 상기 제 2 보호막 패턴 및 희생기판을 제거함으로써 빔부 단부에 팁부가 일체로 형성되는 전기적 접촉체에 있어서,
    상기 팁부는 상기 빔부 중앙부 방향으로 돌출된 접촉면을 가진 기둥형상으로 이루어지는 것을 특징으로 하는 전자소자 검사용 전기적 접촉체.
  2. 제 1 항에 있어서, 상기 팁부는 빔부 방향의 내측 중앙부가 돌출된 접촉면을 가지도록 접촉면 주변부가 함몰됨과 동시에 팁부의 저면과 접촉면이 90°로 절곡된 사각기둥형상으로 이루어지는 것을 특징으로 하는 전자소자 검사용 전기적 접촉체.
  3. 제 1 항에 있어서, 상기 팁부는 빔부 방향의 내측으로 돌출된 접촉면을 가짐과 동시에 팁부의 저면과 접촉면이 90°로 절곡된 삼각기둥형상으로 이루어지는 것을 특징으로 하는 전자소자 검사용 전기적 접촉체.
  4. 제 1 항에 있어서, 상기 팁부는 측부의 함몰에 의해서 외부로 돌출되어 서로 소정간격 이격된 복수의 접촉면을 가짐과 동시에 팁부의 저면과 접촉면이 90°로 절곡된 기둥형상으로 이루어지는 것을 특징으로 하는 전자소자 검사용 전기적 접촉체.
  5. 제 2 항 내지 제 4 항에 있어서, 상기 팁부와 빔부의 연결부위에 받침부가 더 구비되는 것을 특징으로 하는 전자소자 검사용 전기적 접촉체.
KR1020030035870A 2003-06-04 2003-06-04 전자소자 검사용 전기적 접촉체 KR20040105035A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030035870A KR20040105035A (ko) 2003-06-04 2003-06-04 전자소자 검사용 전기적 접촉체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030035870A KR20040105035A (ko) 2003-06-04 2003-06-04 전자소자 검사용 전기적 접촉체

Publications (1)

Publication Number Publication Date
KR20040105035A true KR20040105035A (ko) 2004-12-14

Family

ID=37380201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030035870A KR20040105035A (ko) 2003-06-04 2003-06-04 전자소자 검사용 전기적 접촉체

Country Status (1)

Country Link
KR (1) KR20040105035A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100664443B1 (ko) * 2005-08-10 2007-01-03 주식회사 파이컴 캔틸레버형 프로브 및 그 제조 방법
KR100733815B1 (ko) * 2006-07-25 2007-07-02 주식회사 유니테스트 프로브 구조물 제조 방법
KR101273970B1 (ko) * 2006-12-11 2013-06-12 (주) 미코에스앤피 프로브의 탐침 및 프로브의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100664443B1 (ko) * 2005-08-10 2007-01-03 주식회사 파이컴 캔틸레버형 프로브 및 그 제조 방법
WO2007018367A1 (en) * 2005-08-10 2007-02-15 Phicom Corporation Cantilever-type probe and method of fabricating the same
US7678587B2 (en) 2005-08-10 2010-03-16 Phicom Corporation Cantilever-type probe and method of fabricating the same
KR100733815B1 (ko) * 2006-07-25 2007-07-02 주식회사 유니테스트 프로브 구조물 제조 방법
KR101273970B1 (ko) * 2006-12-11 2013-06-12 (주) 미코에스앤피 프로브의 탐침 및 프로브의 제조방법

Similar Documents

Publication Publication Date Title
US7602204B2 (en) Probe card manufacturing method including sensing probe and the probe card, probe card inspection system
US6651325B2 (en) Method for forming cantilever beam probe card and probe card formed
US7616015B2 (en) Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same
US5189363A (en) Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
US6922069B2 (en) Needle assembly of probe card
US7642793B2 (en) Ultra-fine pitch probe card structure
US20040018752A1 (en) Method for manufacturing electrical contact element for testing electro device and electrical contact element thereby
US7696766B2 (en) Ultra-fine pitch probe card structure
US20080079453A1 (en) Manufacture Method Of Vertical-Type Electric Contactor Vertical-Type Electric Contactor Thereof
KR20010086060A (ko) 상승된 접촉 요소를 구비한 웨이퍼를 탐침 검사하기 위한탐침 카드
KR100777356B1 (ko) 검사 프로브 및 검사 프로브의 제조 방법
KR20050086803A (ko) 프로브 배열체 및 그 제조 방법
JP2020536382A (ja) チップ中間体、その製造システム、半導体チップを作成する方法、およびそのテスト方法
KR100393452B1 (ko) 반도체소자검사용 기판의 제조방법
JP2000121673A (ja) コンタクタ
KR100830352B1 (ko) 프로브 팁, 프로브 카드, 프로브 팁 제조 방법 및 프로브구조물 제조 방법
KR20040105035A (ko) 전자소자 검사용 전기적 접촉체
KR100464681B1 (ko) 전자소자 검사용 전기적 접촉체의 팁 제조방법
KR100627977B1 (ko) 수직형 프로브 제조방법
KR20040040079A (ko) 전자소자 검사용 전기적 접촉체
JP2000171483A (ja) 半導体検査装置の製造方法
JP2008008774A (ja) 半導体集積回路装置の製造方法
US20040032271A1 (en) Anisotropic probing contactor
KR100743978B1 (ko) 프로브 카드용 접촉 소자 및 그 제조 방법
JP5285469B2 (ja) 超小型電子ばね接触子の基準位置合わせ目標

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application