KR100777356B1 - 검사 프로브 및 검사 프로브의 제조 방법 - Google Patents

검사 프로브 및 검사 프로브의 제조 방법 Download PDF

Info

Publication number
KR100777356B1
KR100777356B1 KR1020060044541A KR20060044541A KR100777356B1 KR 100777356 B1 KR100777356 B1 KR 100777356B1 KR 1020060044541 A KR1020060044541 A KR 1020060044541A KR 20060044541 A KR20060044541 A KR 20060044541A KR 100777356 B1 KR100777356 B1 KR 100777356B1
Authority
KR
South Korea
Prior art keywords
input
output
portions
substrate
semiconductor device
Prior art date
Application number
KR1020060044541A
Other languages
English (en)
Other versions
KR20060120448A (ko
Inventor
하루키 이토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060120448A publication Critical patent/KR20060120448A/ko
Application granted granted Critical
Publication of KR100777356B1 publication Critical patent/KR100777356B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

복수의 입력 단자와 복수의 출력 단자를 갖는 반도체 장치를 검사하기 위한 검사 프로브로서, 제 1 면과 제 2 면을 갖는 기판과, 상기 기판의 상기 제 1 면에 형성되고, 상기 반도체 장치의 복수의 상기 입력 단자의 배열에 따라 형성된, 수지로 이루어지는 입력 돌기부와, 상기 기판의 상기 제 1 면에 형성되고, 상기 반도체 장치의 복수의 상기 출력 단자의 배열에 따라 형성된, 수지로 이루어지는 출력 돌기부와, 상기 입력 돌기부 위에 형성되고, 상기 반도체 장치의 복수의 상기 입력 단자 각각에 각각이 접촉하는 복수의 입력 컨택트부와, 상기 입력 돌기부 위에 형성되고, 상기 반도체 장치의 복수의 상기 출력 단자 각각에 각각이 접촉하는 복수의 출력 컨택트부와, 상기 기판의 제 1 면 위에서의 상기 입력 돌기부가 형성된 영역과는 상이한 영역에 형성되고, 복수의 상기 입력 컨택트부 각각에 각각이 전기적으로 접속된 복수의 입력 도전부와, 상기 기판의 제 1 면 위에서의 상기 출력 돌기부가 형성된 영역과는 상이한 영역에 형성되고, 복수의 상기 출력 컨택트부 각각에 각각이 전기적으로 접속된 복수의 출력 도전부를 포함한다.
검사 프로브, 입력 돌기, 출력 돌기, 입력 배선부, 출력 배선부

Description

검사 프로브 및 검사 프로브의 제조 방법{TEST PROBE AND MANUFACTURING METHOD FOR TEST PROBE}
도 1은 본 발명의 검사 프로브 및 반도체 웨이퍼를 나타낸 사시도.
도 2는 본 발명의 검사 프로브의 제 1 실시예를 나타낸 사시도.
도 3은 도 2의 검사 프로브를 Y측으로부터 본 단면도.
도 4는 도 3의 검사 프로브의 A-A선에 따른 단면도.
도 5는 실리콘 웨이퍼의 단면도로서, 검사용 프로브의 제조 공정의 일례를 설명하기 위한 도면.
도 6은 실리콘 웨이퍼의 단면도로서, 검사용 프로브의 제조 공정의 일례를 설명하기 위한 도면.
도 7은 본 발명의 검사 프로브의 제 2 실시예를 나타낸 평면도로서, 입력 도전부 및 출력 도전부를 나타낸 평면도.
도 8은 검사 대상으로 되는 반도체 장치의 일례를 나타낸 단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 검사 프로브 2 : 실리콘 기판
2a : 제 1 면 2b : 제 2 면
2c, 2d : 단면(端面) 11 : 입력 돌기부
12 : 입력 배선부 13 : 입력 컨택트부
14 : 입력 도전부 21 : 출력 돌기부
22 : 출력 배선부 23 : 출력 컨택트부
24 : 출력 도전부
본 발명은 검사 프로브 및 검사 프로브의 제조 방법에 관한 것이다.
반도체 프로세스 공정에서, 반도체 웨이퍼 위에 다수의 IC 칩을 형성한 경우에는, 그 반도체 웨이퍼 그대로(반도체 웨이퍼를 절단하지 않고) 각각의 IC 칩에 대해서 전기적인 모든 특성의 검사를 행하여 불량품을 스크리닝(screening)하고 있다.
이 검사에서는, 일본국 공개특허2001-289874호 공보나, 일본국 공개특허2004-294063호 공보에 개시되어 있는 바와 같이, 통상 프로브 장치가 사용되고 있다.
일반적인 프로브 장치는 반도체 웨이퍼 위의 각각의 IC 칩이 갖는 전극 단자에 프로브 카드의 프로브 바늘을 접촉시키고, 프로브 바늘로부터 소정의 전압을 인가함으로써 각 IC 칩의 도통(導通) 시험 등의 전기적 검사를 행한다.
여기서, 일본국 공개특허2001-289874호 공보에 개시되어 있는 프로브는 텅스텐 또는 레늄텅스텐으로 이루어지는 프로브 바늘을 복수 구비한 것이다.
또한, 일본국 공개특허2004-294063호 공보에 개시되어 있는 프로브는 니켈과 베릴륨과 구리와 티타늄으로 이루어지는 합금으로 구성된 프로브 바늘을 복수 구비한 것이다.
그런데, 상술한 종래 기술에서는 다음과 같은 과제가 존재한다.
최근 반도체 장치가 한층 더 고정밀화됨에 따라, 반도체 장치의 입력 단자 및 출력 단자 피치는 작아지게(좁아지게) 되었다.
따라서, 프로브 카드의 프로브 바늘의 피치도 작게(좁게) 할 필요가 있다.
그런데, 상술한 종래 기술의 복수의 프로브 바늘에서는 프로브 바늘의 피치를 좁게 하는 것은 곤란하다.
본 발명은 상기 과제를 해결하기 위해 안출된 것으로서, 반도체 장치의 입력 단자 및 출력 단자의 피치가 좁아진 경우일지라도, 좁은 피치에 대응하여 반도체 장치를 양호하게 검사할 수 있는 검사 프로브 및 이 검사 프로브의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 이하의 수단을 제공한다.
본 발명의 검사 프로브는, 복수의 입력 단자와 복수의 출력 단자를 갖는 반도체 장치를 검사하기 위한 검사 프로브로서, 제 1 면과 제 2 면을 갖는 기판과, 상기 기판의 상기 제 1 면에 형성되고, 상기 반도체 장치의 복수의 상기 입력 단자의 배열에 따라 형성된, 수지로 이루어지는 입력 돌기부와, 상기 기판의 상기 제 1 면에 형성되고, 상기 반도체 장치의 복수의 상기 출력 단자의 배열에 따라 형성된, 수지로 이루어지는 출력 돌기부와, 상기 입력 돌기부 위에 형성되고, 상기 반도체 장치의 복수의 상기 입력 단자 각각에 각각이 접촉하는 복수의 입력 컨택트부와, 상기 출력 돌기부 위에 형성되고, 상기 반도체 장치의 복수의 상기 출력 단자 각각에 각각이 접촉하는 복수의 출력 컨택트부와, 상기 기판의 상기 제 1 면 위에서의 상기 입력 돌기부가 형성된 영역과는 상이한 영역에 형성되고, 복수의 상기 입력 컨택트부 각각에 각각이 전기적으로 접속된 복수의 입력 도전부와, 상기 기판의 상기 제 1 면 위에서의 상기 출력 돌기부가 형성된 영역과는 상이한 영역에 형성되고, 복수의 상기 출력 컨택트부 각각에 각각이 전기적으로 접속된 복수의 출력 도전부를 포함한다.
본 발명에 따른 검사 프로브에서는 돌기부 위에 입력 컨택트부 및 출력 컨택트부를 형성하고, 기판 위에 입력 도전부와 출력 도전부를 형성하고 있기 때문에, 반도체 디바이스 제조 기술을 응용하여 미세한 컨택트부와 도전부를 얻을 수 있다.
따라서, 반도체 장치 중 특히 출력 단자의 피치의 협소화에 대응시켜 미세한 도전부를 구비하는 검사 프로브를 실현할 수 있다.
또한, 본 발명의 검사 프로브는 한쪽 변 측에 입력 단자를 구비하고, 다른쪽 변 측에 출력 단자를 구비한 반도체 장치를 검사하는데 적합하다.
입력 컨택트부가 반도체 장치의 입력 단자에 접촉하고, 출력 컨택트부가 반도체 장치의 출력 단자에 접촉했을 때, 입력 컨택트부 및 출력 컨택트부 아래에 형성되어 있는 수지로 이루어지는 입력 돌기부 및 출력 돌기부의 탄성 작용에 의해, 반도체 장치의 입력 단자에 입력 컨택트부를 확실하게 접촉시킬 수 있고, 반도체 장치의 출력 단자에 출력 컨택트부를 확실하게 접촉시킬 수 있다.
따라서, 입력 돌기부 및 출력 돌기부를 구비하는 검사 프로브에 의해, 반도체 장치의 검사를 양호하게 행할 수 있다.
또한, 입력 도전부 및 출력 도전부를 구비함으로써, 반도체 장치의 검사 시에 있어서, 입력 도전부로부터 반도체 장치의 입력 단자에 대하여 검사 신호 등을 입력하기 쉬워지고, 검사 신호 등을 반도체 장치의 출력 단자로부터 출력 도전부에 의해 취출(取出)하기 쉬워진다.
또한, 본 발명의 검사 프로브는, 복수의 상기 입력 컨택트부는 상기 반도체 장치의 복수의 상기 입력 단자의 배열 방향에 따라 나란히 형성되고, 복수의 상기 출력 컨택트부는 상기 반도체 장치의 복수의 상기 출력 단자의 배열 방향에 따라 나란히 형성되며, 복수의 상기 입력 도전부 각각은 복수의 상기 입력 컨택트부 각각에 접속되고, 복수의 상기 출력 도전부 각각은 복수의 상기 출력 컨택트부 각각에 접속되어 있는 것이 바람직하다.
본 발명에 따른 검사 프로브에서는, 복수의 입력 컨택트부가 반도체 장치의 복수의 입력 단자의 배열 방향에 따라 형성되고, 복수의 출력 컨택트부가 반도체 장치의 복수의 출력 단자의 배열 방향에 따라 형성되어 있기 때문에, 복수의 입력 컨택트부 각각을 반도체 장치의 복수의 입력 단자 각각에 접촉시키고, 복수의 출력 컨택트부 각각을 반도체 장치의 복수의 출력 단자 각각에 접촉시킴으로써, 반도체 장치의 검사를 양호하게 행할 수 있다.
또한, 입력 도전부는 입력 컨택트부에 따라 기판 위에 형성되고, 출력 도전부는 출력 컨택트부에 따라 기판 위에 형성되어 있기 때문에, 입력 도전부 및 출력 도전부로부터 반도체 장치로의 검사 신호 등의 입력이나, 반도체 장치로부터의 검사 신호의 취출이 용이해진다.
또한, 본 발명의 검사 프로브는, 상기 입력 돌기부는 복수의 상기 입력 컨택트부의 배열 방향으로 연장되어 있고, 상기 출력 돌기부는 복수의 상기 출력 컨택트부의 배열 방향으로 연장되어 있는 것이 바람직하다.
본 발명에 따른 검사 프로브에서는, 상기 입력 돌기부가 복수의 상기 입력 컨택트부의 배열 방향으로 연장되어 있고, 상기 출력 돌기부가 복수의 상기 출력 컨택트부의 배열 방향으로 연장되어 있기 때문에, 복수의 입력 컨택트부를 동일한 돌기부 위에 형성할 수 있고, 복수의 출력 컨택트부를 동일한 돌기부 위에 형성할 수 있다.
따라서, 복수의 입력 컨택트부 각각의 기판으로부터의 높이를 대략 균일하게 할 수 있고, 복수의 출력 컨택트부 각각의 기판으로부터의 높이를 대략 균일하게 할 수 있다.
그 결과, 반도체 장치의 복수의 입력 단자 각각에 복수의 입력 컨택트부 각각을 확실하게 접촉시킬 수 있고, 반도체 장치의 복수의 출력 단자 각각에 복수의 출력 컨택트부 각각을 확실하게 접촉시킬 수 있다.
또한, 본 발명의 검사 프로브는, 복수의 상기 입력 컨택트부가 배열되는 방향으로부터 본 상기 입력 돌기부의 단면(斷面) 형상은 상기 기판의 상기 제 1 면으 로부터 돌출되는 원호(圓弧) 형상이고, 복수의 상기 출력 컨택트부가 배열되는 방향으로부터 본 상기 출력 돌기부의 단면 형상은 상기 기판의 상기 제 1 면으로부터 돌출되는 원호 형상인 것이 바람직하다.
본 발명에 따른 검사 프로브에서는, 복수의 입력 컨택트부 각각이 단면으로부터 보아 원호 형상인 입력 돌기부의 표면에 형성되고, 복수의 출력 컨택트부 각각이 단면으로부터 보아 원호 형상인 출력 돌기부의 표면에 형성되어 있기 때문에, 복수의 입력 컨택트부 각각을 반도체 장치의 입력 단자에 양호하게 접촉시킬 수 있고, 복수의 출력 컨택트부 각각을 반도체 장치의 출력 단자에 양호하게 접촉시킬 수 있다.
또한, 입력 돌기부 및 출력 돌기부의 표면이 단면으로부터 보아 원호 형상으로 형성되어 있기 때문에, 복수의 입력 컨택트부 각각을 입력 돌기부의 표면에 형성할 때, 양호하게 밀착시킬 수 있고, 복수의 출력 컨택트부 각각을 출력 돌기부의 표면에 형성할 때, 양호하게 밀착시킬 수 있다.
또한, 본 발명의 검사 프로브는, 상기 입력 돌기부 표면에서의 복수의 상기 입력 컨택트부가 형성된 영역과는 상이한 영역과, 상기 출력 돌기부 표면에서의 복수의 상기 출력 컨택트부가 형성된 영역과는 상이한 영역에는 오목부가 형성되어 있는 것이 바람직하다.
본 발명에 따른 검사 프로브에서는, 입력 돌기부의 표면 중 복수의 입력 컨택트부가 형성된 영역과는 상이한 영역에 오목부가 형성되어 있기 때문에, 환언하면, 복수의 입력 컨택트부 각각의 사이의 영역이 움푹 들어가 있기 때문에, 복수의 입력 컨택트부 각각이 반도체 장치의 복수의 입력 단자 각각에 접촉했을 때, 입력 컨택트부의 하지(下地)인 입력 돌기부가 휨 변형되기 쉬워진다.
또한, 마찬가지로, 출력 돌기부의 표면 중 복수의 출력 컨택트부가 형성된 영역과는 상이한 영역에 오목부가 형성되어 있기 때문에, 환언하면, 복수의 출력 컨택트부 각각의 사이의 영역이 움푹 들어가 있기 때문에, 복수의 출력 컨택트부 각각이 반도체 장치의 복수의 출력 단자 각각에 접촉했을 때, 출력 컨택트부의 하지인 출력 돌기부가 휨 변형되기 쉬워진다.
따라서, 이 휨 변형에 의해, 입력 컨택트부는 반도체 장치의 입력 단자에 대하여 양호하게 접촉할 수 있고, 출력 컨택트부는 반도체 장치의 출력 단자에 대하여 양호하게 접촉할 수 있으며, 더 나아가서는, 서로 인접하는 복수의 입력 컨택트부의 단락(短絡)이나, 서로 인접하는 복수의 출력 컨택트부의 단락을 방지할 수 있다.
또한, 본 발명의 검사 프로브는, 복수의 상기 입력 도전부 각각과 전기적으로 접속되고, 상기 기판의 상기 제 1 면으로부터 상기 제 2 면에 각각이 관통되고 있는 복수의 입력 도통부와, 복수의 상기 출력 도전부 각각과 전기적으로 접속되고, 상기 기판의 상기 제 1 면으로부터 상기 제 2 면에 각각이 관통되고 있는 복수의 출력 도통부와, 상기 기판의 상기 제 2 면에 형성되고, 복수의 상기 입력 도통부 각각과 각각이 전기적으로 접속된 복수의 입력 접속 도전부와, 상기 기판의 상기 제 2 면에 형성되고, 복수의 상기 출력 도통부 각각과 각각이 전기적으로 접속된 복수의 출력 접속 도전부를 포함하는 것이 바람직하다.
본 발명에 따른 검사 프로브에서는, 복수의 입력 컨택트부 각각은 복수의 입력 도통부 각각을 통하여 기판의 제 2 면에 형성된 복수의 입력 접속 도전부 각각에 전기적으로 접속되어 있다.
또한, 복수의 출력 컨택트부 각각은 복수의 출력 도통부 각각을 통하여 기판의 제 2 면에 형성된 복수의 출력 접속 도전부 각각에 전기적으로 접속되어 있다.
따라서, 입력 돌기부를 반도체 장치의 입력 단자에 대향시켜 반도체 장치를 검사할 때, 반도체 장치의 입력 단자와 대향하는 면(제 1 면)과는 상이한 면(제 2 면)으로부터 입력 접속 도전부를 통하여 검사 신호 등을 반도체 장치의 입력 단자에 입력할 수 있다.
또한, 출력 돌기부를 반도체 장치의 출력 단자에 대향시켜 반도체 장치를 검사할 때, 반도체 장치의 출력 단자와 대향하는 면(제 1 면)과는 상이한 면(제 2 면)으로부터 출력 접속 도전부를 통하여 반도체 장치로부터 출력되는 검사 신호 등을 출력 단자로부터 취출할 수 있다.
또한, 입력 접속 도전부 및 출력 접속 도전부가 기판의 제 1 면에 형성되어 있는 경우에 비하여 검사 신호 등의 입력 및 취출이 용이해져, 반도체 장치의 검사를 간단하게 행할 수 있다.
또한, 검사 프로브를 검사 유닛에 부착시킬 때의 작업이 용이해진다.
또한, 본 발명의 검사 프로브는, 복수의 상기 입력 접속 도전부 각각이 인접하는 간격은 복수의 상기 입력 도전부 각각이 인접하는 간격보다도 넓고, 복수의 상기 출력 접속 도전부 각각이 인접하는 간격은 복수의 상기 출력 도전부 각각이 인접하는 간격보다도 넓은 것이 바람직하다.
본 발명에 따른 검사 프로브에서는, 복수의 입력 접속 도전부 각각이 인접하는 간격이 기판의 제 1 면에 형성된 복수의 입력 도전부 각각이 인접하는 간격보다도 넓게 형성되어 있기 때문에, 반도체 장치를 검사할 때, 인접하는 입력 도전부끼리의 검사 신호 등의 단락을 방지할 수 있어 검사를 정확하게 행할 수 있다.
또한, 복수의 출력 접속 도전부 각각이 인접하는 간격이 기판의 제 1 면에 형성된 복수의 출력 도전부 각각이 인접하는 간격보다도 넓게 형성되어 있기 때문에, 반도체 장치를 검사할 때, 인접하는 출력 도전부끼리의 검사 신호 등의 단락을 방지할 수 있어 검사를 정확하게 행할 수 있다.
따라서, 복수의 입력 도전부 및 복수의 출력 도전부를 좁은 피치로 형성할 수 있다.
또한, 본 발명의 검사 프로브는 복수의 상기 입력 도전부 및 복수의 상기 출력 도전부를 덮는 절연층을 갖는 것이 바람직하다.
본 발명에 따른 검사 프로브에서는, 입력 도전부 및 출력 도전부를 덮는 절연층을 형성함으로써, 입력 도전부와 반도체 장치의 단락이나, 출력 도전부와 반도체 장치의 단락을 방지할 수 있고, 복수의 입력 도전부 각각의 사이에서의 단락이나, 복수의 출력 도전부 각각의 사이에서의 단락을 방지할 수 있다.
본 발명의 검사 프로브의 제조 방법은, 복수의 입력 단자와 복수의 출력 단자를 갖는 반도체 장치를 검사하기 위한 검사 프로브의 제조 방법으로서, 기판을 준비하여, 상기 반도체 장치의 복수의 상기 입력 단자의 배열에 따라, 수지로 이루 어지는 입력 돌기부를 상기 기판 위에 형성하고, 상기 반도체 장치의 복수의 상기 출력 단자의 배열에 따라, 수지로 이루어지는 출력 돌기부를 상기 기판 위에 형성하며, 상기 입력 돌기부 위에 복수의 입력 컨택트부를 형성하고, 상기 출력 돌기부 위에 복수의 출력 컨택트부를 형성하며, 상기 기판 위에서의 상기 입력 돌기부가 형성된 영역과는 상이한 영역에 복수의 입력 도전부를 형성하고, 상기 기판 위에서의 상기 출력 돌기부가 형성된 영역과는 상이한 영역에 복수의 출력 도전부를 형성한다.
본 발명에 따른 검사 프로브의 제조 방법에서는, 기판 위에 입력 돌기부 및 출력 돌기부를 형성한 후, 복수의 입력 컨택트부 및 복수의 출력 컨택트부를 형성하기 때문에, 반도체 디바이스 제조 기술을 응용하여 미세한 컨택트부와 도전부를 얻을 수 있다.
따라서, 반도체 장치 중 특히 출력 단자의 피치의 협소화에 대응시켜 미세한 컨택트부와 도전부를 구비하는 검사 프로브를 실현할 수 있다.
또한, 입력 컨택트부 및 출력 컨택트부는, 반도체 장치의 입력 단자 및 출력 단자의 각각에 접촉했을 때, 입력 컨택트부 및 출력 컨택트부의 하지로서 배치되어 있는 수지로 이루어지는 입력 돌기부 및 출력 돌기부의 탄성 작용에 의해, 반도체 장치의 입력 단자 및 출력 단자에 대하여 확실하게 접촉할 수 있다.
따라서, 입력 돌기부 및 출력 돌기부를 구비하는 검사 프로브에 의해, 반도체 장치의 검사를 양호하게 행할 수 있다.
또한, 본 발명의 검사 프로브의 제조 방법은, 하프에칭(half-etching)에 의 해, 상기 입력 돌기부 표면에서의 복수의 상기 입력 컨택트부가 형성된 영역과는 상이한 영역을 제거하여 오목부를 형성하고, 상기 출력 돌기부 표면에서의 복수의 상기 출력 컨택트부가 형성된 영역과는 상이한 영역을 제거하여 오목부를 형성하며, 복수의 상기 입력 컨택트부를 상기 반도체 장치의 복수의 상기 입력 단자의 배열 방향에 따라 나란히 형성하고, 복수의 상기 출력 컨택트부를 상기 반도체 장치의 복수의 상기 출력 단자의 배열 방향에 따라 나란히 형성하는 것이 바람직하다.
본 발명에 따른 검사 프로브의 제조 방법에서는, 입력 돌기부의 표면 중 복수의 입력 컨택트부가 형성된 영역과는 상이한 영역에 오목부가 형성되어 있기 때문에, 환언하면, 복수의 입력 컨택트부 각각의 사이의 영역이 움푹 들어가 있기 때문에, 복수의 입력 컨택트부 각각이 반도체 장치의 복수의 입력 단자 각각에 접촉했을 때, 입력 컨택트부의 하지인 입력 돌기부가 휨 변형되기 쉬워진다.
또한, 마찬가지로, 출력 돌기부의 표면 중 복수의 출력 컨택트부가 형성된 영역과는 상이한 영역에 오목부가 형성되어 있기 때문에, 환언하면, 복수의 출력 컨택트부 각각의 사이의 영역이 움푹 들어가 있기 때문에, 복수의 출력 컨택트부 각각이 반도체 장치의 복수의 출력 단자 각각에 접촉했을 때, 출력 컨택트부의 하지인 출력 돌기부가 휨 변형되기 쉬워진다.
따라서, 이 휨 변형에 의해, 입력 컨택트부는 반도체 장치의 입력 단자에 대하여 양호하게 접촉할 수 있고, 출력 컨택트부는 반도체 장치의 출력 단자에 대하여 양호하게 접촉할 수 있으며, 더 나아가서는, 서로 인접하는 복수의 입력 컨택트부의 단락이나, 서로 인접하는 복수의 출력 컨택트부의 단락을 방지할 수 있다.
또한, 에칭 시간을 조절함으로써, 오목부를 원하는 깊이로 형성할 수 있다.
따라서, 간단한 방법에 의해, 입력 돌기부 및 출력 돌기부에 오목부를 형성할 수 있고, 입력 컨택트부 및 출력 컨택트부를 반도체 장치의 입력 단자 및 출력 단자에 대하여 양호하게 접촉시킬 수 있다.
또한, 본 발명의 검사 프로브의 제조 방법은, 상기 입력 돌기부 및 상기 출력 돌기부는 감광성 수지로 이루어지는 것이 바람직하다.
본 발명에 따른 검사 프로브의 제조 방법에서는, 감광성 수지를 사용함으로써, 포토리소그래피 등에 의해, 입력 돌기부 및 출력 돌기부를 고정밀도로 형성할 수 있다.
또한, 노광, 현상, 또는 경화(硬化) 조건을 바꿈으로써, 수지로 이루어지는 원하는 형상의 입력 돌기부 및 출력 돌기부를 얻을 수 있다.
또한, 본 발명의 검사 프로브의 제조 방법은, 수지 재료를 함유하는 액적을 액적 토출법에 의해 상기 기판 위에 토출하여, 상기 기판 위에 상기 입력 돌기부 및 상기 출력 돌기부를 형성하는 것이 바람직하다.
본 발명에 따른 검사 프로브의 제조 방법에서는, 액적 토출법에 의해, 수지를 함유하는 기능액을 정확하게 토출할 수 있기 때문에, 원하는 형상의 입력 돌기부 및 출력 돌기부를 형성할 수 있다.
따라서, 재료의 낭비도 발생하지 않기 때문에, 제조 비용의 저감을 도모하는 것이 가능하다.
또한, 본 발명의 검사 프로브의 제조 방법은, 복수의 상기 입력 컨택트부, 복수의 상기 입력 도전부, 복수의 상기 출력 컨택트부, 및 복수의 상기 출력 도전부를 스퍼터링법 또는 도금법에 의해 형성하는 것이 바람직하다.
본 발명에 따른 검사 프로브의 제조 방법에서는, 스퍼터링법 또는 도금법을 이용함으로써, 기판 위의 소정 위치에 복수의 입력 컨택트부, 복수의 입력 도전부, 복수의 출력 컨택트부, 및 복수의 출력 도전부를 좁은 피치에 의해 고정밀도로 형성할 수 있다.
또한, 본 발명의 검사 프로브의 제조 방법은, 복수의 상기 입력 컨택트부, 복수의 상기 입력 도전부, 복수의 상기 출력 컨택트부, 및 복수의 상기 출력 도전부를 액적 토출법에 의해 상기 기판 위에 형성하는 것이 바람직하다.
본 발명에 따른 검사 프로브의 제조 방법에서는, 액적 토출법에 의해, 소정의 위치에 재료의 낭비를 억제하여 복수의 입력 컨택트부, 복수의 입력 도전부, 복수의 출력 컨택트부, 및 복수의 출력 도전부를 형성할 수 있기 때문에, 제조 비용의 저감을 도모할 수 있다.
또한, 본 발명의 검사 프로브의 제조 방법은, 모재(母材) 기판을 준비하여, 상기 모재 기판 위에 복수의 상기 검사 프로브 각각에 각각 대응하는 복수의 프로브 형성 영역을 형성하고, 상기 모재 기판을 상기 영역마다 절단하여 복수의 개편화(個片化)된 검사 프로브를 얻는 것이 바람직하다.
본 발명에 따른 검사 프로브의 제조 방법에서는, 모재 기판 위에 복수의 프로브 형성 영역을 동시에 형성하고, 그 후, 모재 기판을 영역마다 절단함으로써, 개편화된 복수의 검사 프로브를 얻을 수 있다.
따라서, 복수의 검사 프로브를 효율적으로 제조할 수 있어, 검사 프로브의 제조 비용 저감을 실현할 수 있다.
이하, 본 발명의 실시예에 대해서 도면을 참조하면서 설명한다.
또한, 이하의 설명에서는 XYZ 직교좌표계를 설정하여, 이 XYZ 직교좌표계를 참조하면서 각 부재의 위치 관계에 대해서 설명한다.
그리고, 수평면 내에서의 소정 방향을 X축 방향, 수평면 내에서 X축 방향과 직교하는 방향을 Y축 방향, X축 방향 및 Y축 방향의 각각과 직교하는 방향(즉, 연직(鉛直) 방향)을 Z축 방향으로 한다.
[검사 프로브의 제 1 실시예]
도면을 참조하여 검사 프로브(1)의 일 실시예에 대해서 설명한다.
도 1은 본 발명의 검사 프로브에 의해 검사되는 검사 대상인 반도체 장치(100)를 나타낸 것으로서, 반도체 웨이퍼 위에 형성된 복수의 반도체 장치(100)가 검사 프로브(1)에 의해 검사되어 있는 상태를 나타낸 사시도이다.
도 2는 본 실시예에 따른 검사 프로브(1)의 사시도이다.
도 3은 검사 프로브(1)를 Y축 방향으로부터 본 측단면도이다.
도 4는 검사 프로브(1)를 X축 방향으로부터 본 측단면도이다.
검사 프로브(1)는 입력 단자(101) 및 출력 단자(102)를 갖는 반도체 장치(100)를 검사한다.
검사 프로브(1)는 입력 단자(101)로부터 검사 신호 등을 반도체 장치(100)에 입력하고, 반도체 장치(100)의 출력 단자(102)로부터 검사 신호 등을 취출하여, 반 도체 장치(100)의 단락이나 단선(斷線), 특성 등을 검사한다.
도 1에 나타낸 바와 같이, 반도체 장치(100)는 반도체 웨이퍼 위에 정렬되어 복수 형성되어 있다.
또한, 복수의 반도체 장치(100)는 반도체 웨이퍼 위에서 경계선(100a, 100b)에 의해 구획되어 있다.
반도체 장치(100)의 입력 단자(101)는 경계선(100a)을 따라 형성되고, 출력 단자(102)는 경계선(100a)에 대향하는 경계선(100b)을 따라 형성되어 있다.
또한, 반도체 장치(100)의 복수의 입력 단자(101) 각각은 예를 들어 도 1에 나타낸 바와 같이 정사각형 형상이다.
반도체 장치(100)의 복수의 출력 단자(102) 각각은 예를 들어 입력 단자(101)를 향하여 긴 직사각형 형상이다.
복수의 출력 단자(102) 각각의 간격은 복수의 입력 단자(101) 각각의 간격에 비하여 좁게 되어 있다.
도 2에 나타낸 바와 같이, 검사 프로브(1)는 실리콘 기판(기판)(2), 입력 돌기부(11), 출력 돌기부(21), 복수의 입력 배선부(12), 및 복수의 출력 배선부(22)를 갖고 있다.
입력 돌기부(11) 및 출력 돌기부(21)는 실리콘 기판(2)의 제 1 면(2a) 위에 반도체 장치(100)의 복수의 입력 단자(101)의 배열 방향과, 복수의 출력 단자(102)의 배열 방향에 대응하여 형성되어 있다.
또한, 입력 돌기부(11) 및 출력 돌기부(21)의 재료는 수지이다.
검사 시에 있어서, 복수의 입력 배선부(12) 각각은 반도체 장치(100)의 복수의 입력 단자(101) 각각에 접촉하고, 복수의 출력 단자(102) 각각은 반도체 장치(100)의 복수의 출력 배선부(22) 각각과 접촉한다.
복수의 입력 배선부(12) 각각은 입력 컨택트부(13)와 입력 도전부(14)를 포함하여 구성되어 있다.
또한, 복수의 출력 배선부(22) 각각은 출력 컨택트부(23)와 출력 도전부(24)를 포함하여 구성되어 있다.
입력 컨택트부(13)는 실리콘 기판(2) 위의 입력 돌기부(11)의 표면에 형성되어 있다.
출력 컨택트부(23)는 실리콘 기판(2) 위의 출력 돌기부(21)의 표면에 형성되어 있다.
입력 도전부(14)는 실리콘 기판(2)의 제 1 면(2a) 위 중 입력 돌기부(11)가 형성된 영역과는 상이한 영역에 형성되어 있다.
출력 도전부(24)는 실리콘 기판(2)의 제 1 면(2a) 위 중 출력 돌기부(21)가 형성된 영역과는 상이한 영역에 형성되어 있다.
도 2 및 도 3에 나타낸 바와 같이, 검사 프로브(1)의 복수의 입력 컨택트부(13)는 반도체 장치(100)의 복수의 입력 단자(101)의 배열 방향으로 나란히 형성되어 있다.
검사 프로브(1)의 복수의 출력 컨택트부(23)는 반도체 장치(100)의 복수의 출력 단자(102)의 배열 방향으로 나란히 형성되어 있다.
또한, 복수의 입력 컨택트부(13) 각각은 복수의 입력 단자(101) 각각에 대응하여 형성되어 있다.
복수의 출력 컨택트부(23) 각각은 복수의 단자(102) 각각에 대응하여 형성되어 있다.
즉, 복수의 입력 컨택트부(13) 각각의 간격(거리, 검사 프로브(1)의 입력 컨택트부(13)의 피치)은 반도체 장치(100)의 복수의 입력 단자(101) 각각의 간격(피치)에 대응한다.
복수의 출력 컨택트부(23) 각각의 간격(거리, 검사 프로브(1)의 출력 컨택트부(23)의 피치)은 반도체 장치(100)의 복수의 출력 단자(102) 각각의 간격(피치)에 대응한다.
또한, 입력 도전부(14)는 입력 컨택트부(13) 각각에 대응하여 복수 형성되어 있다.
입력 도전부(14) 각각은 입력 컨택트부(13) 각각에 접속되어 있으며, 실리콘 기판(2)에 형성된 표면 산화막(31) 위 중 입력 돌기부(11)가 형성된 영역과는 상이한 영역에서 X축 방향으로 연장되도록 형성되고, Y축 방향으로 나란히 복수 형성되어 있다.
또한, 출력 도전부(24)는 출력 컨택트부(23) 각각에 대응하여 복수 형성되어 있다.
출력 도전부(24) 각각은 출력 컨택트부(23) 각각에 접속되어 있으며, 실리콘 기판(2)에 형성된 표면 산화막(31) 위 중 출력 돌기부(21)가 형성된 영역과는 상이 한 영역에서 X축 방향으로 연장되도록 형성되고, Y축 방향으로 나란히 복수 형성되어 있다.
구체적으로는, 도 2에 나타낸 바와 같이, 복수의 입력 도전부(14) 각각은 +X방향을 향하여 피치가 넓어지도록 형성되어 있다.
입력 돌기부(11) 위에 형성된 복수의 입력 컨택트부(13) 각각의 사이의 피치가 예를 들어 100㎛이다. 제 1 면(2a) 위에서의 실리콘 기판(2)의 단면(端面)(2c) 측에 형성된 복수의 입력 도전부(14) 각각의 사이의 피치가 100㎛ 이상으로 되어 있다.
또한, 출력 도전부(24)도, 입력 도전부(14)와 동일하게, 복수의 출력 도전부(24) 각각은 -X방향을 향하여 피치가 넓어지도록 형성되어 있다.
출력 돌기부(21) 위에 형성된 복수의 출력 컨택트부(23) 각각의 사이의 피치가 예를 들어 10∼50㎛이다. 제 1 면(2a) 위에서의 실리콘 기판(2)의 단면(2c)의 반대측 단면(2d) 측에 형성된 복수의 출력 도전부(24) 각각의 사이의 피치가 50㎛ 이상으로 되어 있다.
입력 컨택트부(13), 출력 컨택트부(23), 입력 도전부(14), 및 출력 도전부(24)의 재료는 금(Au), 구리(Cu), 은(Ag), 티타늄(Ti), 텅스텐(W), 티타늄텅스텐(TiW), 질화티타늄(TiN), 니켈(Ni), 니켈바나듐(NiV), 크롬(Cr), 알루미늄(Al), 팔라듐(Pd) 등을 들 수 있다.
또한, 입력 배선부(12) 및 출력 배선부(22)의 구조는 상술한 재료로 이루어지는 단층 구조일 수도 있고, 복수의 재료를 적층시킨 적층 구조일 수도 있다.
도 2 및 도 3에 나타낸 바와 같이, 입력 돌기부(11) 및 출력 돌기부(21)는 실리콘 기판(2) 위의 대략 중앙부에 Y축 방향으로 연장되도록 형성되어 있다.
또한, 입력 돌기부(11)는 복수의 입력 컨택트부(13) 각각을 지지한다.
또한, 출력 돌기부(21)는 복수의 출력 컨택트부(23) 각각을 지지한다.
여기서, 입력 컨택트부(13) 및 출력 컨택트부(23)가 배열되는 방향(Y방향)으로부터 보면, 입력 돌기부(11) 및 출력 돌기부(21)는 실리콘 기판(2)의 연직 방향을 향하여, 즉, +Z방향을 향하여 돌출되도록 단면으로부터 보아 원호 형상으로 형성되어 있다.
따라서, 입력 돌기부(11) 및 출력 돌기부(21)의 표면은 곡면(曲面)을 갖고 있다.
또한, 도 4에 나타낸 바와 같이, 출력 돌기부(21)의 표면 중 복수의 출력 컨택트부(23)가 형성된 영역과는 상이한 영역은 움푹 들어가 있다. 복수의 출력 컨택트부(23) 각각의 사이에는 오목부(3D)가 형성되어 있다.
또한, 도 4에서는 출력 돌기부(21)의 단면을 나타냈지만, 입력 돌기부(11)의 단면에 있어서도, 마찬가지로 오목부(3D)가 형성되고, 복수의 입력 컨택트부(13)가 형성된 영역과는 상이한 영역은 움푹 들어가 있다.
또한, 입력 돌기부(11) 및 출력 돌기부(21)는 수지(합성수지)에 의해 형성되어 있다. 입력 돌기부(11) 및 출력 돌기부(21)의 재료는 감광성 수지일 수도 있다.
이 입력 돌기부(11) 및 출력 돌기부(21)의 재료는 폴리이미드 수지, 실리콘 변성 폴리이미드 수지, 에폭시 수지, 실리콘 변성 에폭시 수지, 아크릴 수지, 페놀 수지, BCB(benzocyclobutene) 및 PBO(polybenzoxazole) 등의 절연 재료를 들 수 있다.
도 3에 나타낸 바와 같이, 실리콘 기판(2)과 입력 도전부(14) 사이, 및 실리콘 기판(2)과 출력 도전부(24) 사이에는 표면 산화막(31)이 형성되어 있다.
또한, 실리콘 기판(2)과 입력 돌기부(11) 사이, 및 실리콘 기판(2)과 출력 돌기부(21) 사이도 표면 산화막(31)이 형성되어 있다.
또한, 실리콘 기판(2)에서의 제 1 면(2a) 반대측의 제 2 면(2b)에는 이면(裏面) 산화막(32)이 형성되어 있다.
입력 돌기부(11) 및 출력 돌기부(21)가 형성된 영역과는 상이한 영역에는 보호 절연층(절연층)(33)이 형성되어 있다.
보호 절연층(33)은 입력 도전부(14) 및 출력 도전부(24)를 덮고 있다.
입력 도전부(14) 및 출력 도전부(24)는 보호 절연층(33)에 의해 보호된다.
보호 절연층(33)의 재료는 예를 들어 감광성 수지를 사용할 수 있다.
도 3에 나타낸 바와 같이, 실리콘 기판(2)에는 실리콘 기판(2)의 제 1 면(2a)으로부터 제 2 면(2b)에 관통된 입력 관통 구멍(51) 및 출력 관통 구멍(52)이 형성되어 있다.
입력 관통 구멍(51)은 복수의 입력 도전부(14)의 수에 대응하여 복수 형성되어 있다.
또한, 출력 관통 구멍(52)은 복수의 출력 도전부(24)의 수에 대응하여 복수 형성되어 있다.
복수의 입력 관통 구멍(51) 각각의 내부에는 입력 도전부(14)에 전기적으로 접속된 입력 관통 전극(입력 도통부)(53)이 형성되어 있다.
또한, 복수의 출력 관통 구멍(52) 각각의 내부에는 출력 도전부(24)와 전기적으로 접속된 출력 관통 전극(출력 도통부)(54)이 형성되어 있다.
또한, 도 1 및 도 3에 나타낸 바와 같이, 복수의 입력 관통 전극(53) 각각은 실리콘 기판(2)의 제 2 면(2b)에 형성된 복수의 입력 이면 도전부(입력 접속 도전부)(55) 각각과 전기적으로 접속된다.
또한, 복수의 출력 관통 전극(54) 각각은 실리콘 기판(2)의 제 2 면(2b)에 형성된 복수의 출력 이면 도전부(출력 접속 도전부)(56) 각각과 전기적으로 접속된다.
다음으로, 이상의 구성으로 이루어지는 본 실시예의 검사 프로브(1)를 사용하여 반도체 장치(100)의 검사 방법에 대해서 설명한다.
우선, 검사 프로브(1)를 반도체 검사 장치(도시 생략)에 세트한다.
그리고, 검사 프로브(1)의 입력 이면 도전부(55) 및 출력 이면 도전부(56)와 반도체 검사 장치의 배선을 접속한다.
그 후, 반도체 장치(100)의 입력 단자(101)와 검사 프로브(1)의 입력 컨택트부(13)를 위치 맞춤하고, 반도체 장치(100)의 출력 단자(102)와 검사 프로브(1)의 출력 컨택트부(23)를 위치 맞춤한다.
도 2에 나타낸 바와 같이, 반도체 장치(100)의 입력 단자(101) 각각에 대하 여 검사 프로브(1)의 입력 컨택트부(13) 각각을 접촉시키고, 반도체 장치(100)의 출력 단자(102) 각각에 대하여 검사 프로브(1)의 출력 컨택트부(23) 각각을 접촉시킨다.
반도체 장치(100)에 대하여 검사 프로브(1)의 실리콘 기판(2)을 가압한다.
이것에 의해, 복수의 입력 단자(101) 각각과 복수의 입력 컨택트부(13) 각각이 밀착되고, 복수의 출력 단자(102) 각각과 복수의 출력 컨택트부(23) 각각이 밀착되어 전기적인 접속이 얻어진다.
본 실시예에 따른 반도체 장치(100)의 검사 프로브(1)에 의하면, 실리콘 기판(2) 위에 입력 배선부(12) 및 출력 배선부(22)를 형성하고 있기 때문에, 반도체 디바이스 제조 기술을 응용하여 미세한 입력 배선부(12) 및 출력 배선부(22)를 얻을 수 있다.
따라서, 반도체 장치(100)가 고정밀화되고, 입력 단자(101) 및 출력 단자(102)의 피치가 협소화된 경우에도, 입력 단자(101) 및 출력 단자(102)의 피치의 협소화에 대응시킨 미세한 입력 컨택트부(13) 및 출력 컨택트부(23)를 구비하는 검사 프로브를 실현할 수 있다.
또한, 반도체 장치(100)의 입력 단자(101) 및 출력 단자(102)에 직접적으로 접촉하는 입력 컨택트부(13) 및 출력 컨택트부(23)는 수지로 이루어지는 입력 돌기부(11) 및 출력 돌기부(21) 위에 형성되어 있기 때문에, 입력 컨택트부(13) 및 출력 컨택트부(23)가 반도체 장치(100)의 입력 단자(101) 및 출력 단자(102)에 접촉했을 때, 입력 돌기부(11) 및 출력 돌기부(21)의 탄성 작용에 의해, 반도체 장치 (100)의 입력 단자(101) 및 출력 단자(102)에 대하여 양호하게 접촉할 수 있다.
또한, 복수의 입력 컨택트부(13) 및 복수의 출력 컨택트부(23)는 반도체 장치(100)의 복수의 입력 단자(101) 및 복수의 출력 단자(102)에 대응하도록 Y축 방향으로 나란히 복수 배치되어 있기 때문에, 복수의 입력 컨택트부(13) 각각과 복수의 입력 단자(101) 각각을 접촉시키고, 복수의 출력 컨택트부(23) 각각과 복수의 출력 단자(102) 각각을 접촉시킴으로써, 검사 프로브(1)에 의해 반도체 장치(100)를 양호하게 검사할 수 있다.
또한, 입력 컨택트부(13) 및 출력 컨택트부(23)(입력 배선부(12) 및 출력 배선부(22))의 재료로서, 은(Ag)과 같은 연질(軟質) 재료를 사용함으로써, 반도체 장치(100)의 입력 단자(101) 및 출력 단자(102)의 양호한 밀착성을 얻을 수 있다.
또한, 입력 돌기부(11) 및 출력 돌기부(21)는 복수의 입력 컨택트부(13) 및 복수의 출력 컨택트부(23)의 배열 방향에 따른 Y축 방향으로 연장되도록 형성되어 있기 때문에, 복수의 입력 컨택트부(13)를 입력 돌기부(11) 위에 형성할 수 있고, 복수의 출력 컨택트부(23)를 출력 돌기부(21) 위에 형성할 수 있다.
따라서, 복수의 입력 컨택트부(13) 및 복수의 출력 컨택트부(23)의 높이 방향에 관한 위치 편차를 억제할 수 있다.
또한, 입력 돌기부(11) 및 출력 돌기부(21)는 단면으로부터 보아 원호 형상으로 형성되어 있기 때문에, 반도체 장치의 입력 단자(101) 및 출력 단자(102)에 대하여 입력 컨택트부(13) 및 출력 컨택트부(23)를 양호하게 접촉시킬 수 있다.
또한, 입력 컨택트부(13)를 입력 돌기부(11)의 표면에 형성할 때, 또는 출력 컨택트부(23)를 출력 돌기부(21)의 표면에 형성할 때에, 입력 컨택트부(13)를 입력 돌기부(11)의 표면에 양호하게 밀착시킬 수 있고, 출력 컨택트부(23)를 출력 돌기부(21)의 표면에 양호하게 밀착시킬 수 있다.
또한, 입력 돌기부(11)의 표면 중 복수의 입력 컨택트부(13) 각각의 사이에 오목부(3D)가 형성되어 있기 때문에, 입력 컨택트부(13)가 반도체 장치(100)의 입력 단자(101)에 접촉했을 때, 그 입력 컨택트부(13)의 하지인 입력 돌기부(11)가 휨 변형된다.
또한, 출력 돌기부(21)의 표면 중 복수의 출력 컨택트부(23) 각각의 사이에 오목부(3D)가 형성되어 있기 때문에, 출력 컨택트부(23)가 반도체 장치(100)의 출력 단자(102)에 접촉했을 때, 그 출력 컨택트부(23)의 하지인 출력 돌기부(21)가 휨 변형된다.
따라서, 입력 돌기부(11) 및 출력 돌기부(21)의 휨 변형에 의해, 입력 컨택트부(13)는 입력 단자(101)에 대하여 양호하게 접촉할 수 있고, 출력 컨택트부(23)는 출력 단자(102)에 대하여 양호하게 접촉할 수 있다.
여기서, 입력 돌기부(11) 및 출력 돌기부(21)의 오목부(3D)의 깊이는 5㎛ 이상이 바람직하다.
이것에 의해, 입력 돌기부(11) 및 출력 돌기부(21)의 충분한 휨 변형을 얻을 수 있다.
또한, 반도체 장치를 검사할 때의 검사 신호 등을 입력하는 입력 이면 도전부(55)와, 검사 신호 등을 취출하는 출력 이면 도전부(56)가 실리콘 기판(2)의 제 2 면(2b)에 형성되어 있다.
복수의 입력 컨택트부(13) 각각은 복수의 입력 관통 전극(53) 각각을 통하여 실리콘 기판(2)의 제 2 면(2b)에 형성된 복수의 입력 이면 도전부(55) 각각에 전기적으로 접속되어 있다.
또한, 복수의 출력 컨택트부(23) 각각은 복수의 출력 관통 전극(54) 각각을 통하여 실리콘 기판(2)의 제 2 면(2b)에 형성된 복수의 출력 이면 도전부(56) 각각에 전기적으로 접속되어 있다.
따라서, 입력 돌기부(11)를 반도체 장치(100)의 입력 단자(101)에 대향시켜 반도체 장치(100)를 검사할 때, 반도체 장치(100)의 입력 단자(101)와 대향하는 면(제 1 면(2a))과는 상이한 면(제 2 면(2b))으로부터 입력 이면 도전부(55)를 통하여 검사 신호 등을 반도체 장치(100)의 입력 단자(101)에 입력할 수 있다.
또한, 출력 돌기부(21)를 반도체 장치(100)의 출력 단자(102)에 대향시켜 반도체 장치(100)를 검사할 때, 반도체 장치(100)의 출력 단자(102)와 대향하는 면(제 1 면(2a))과는 상이한 면(제 2 면(2b))으로부터 출력 이면 도전부(56)를 통하여 반도체 장치(100)로부터 출력되는 검사 신호 등을 출력 단자(102)로부터 취출할 수 있다.
또한, 입력 이면 도전부(55) 및 출력 이면 도전부(56)가 실리콘 기판(2)의 제 1 면(2a)에 형성되어 있는 경우에 비하여 검사 신호 등의 입력 및 취출이 용이해져, 반도체 장치(100)의 검사를 간단하게 행할 수 있다.
또한, 검사 프로브를 검사 유닛에 부착시킬 때의 작업이 용이해진다.
또한, 실리콘 기판(2)의 제 1 면(2a)에는 입력 도전부(14) 및 출력 도전부(24)를 덮는 보호 절연층(33)이 형성되어 있기 때문에, 입력 도전부(14) 및 출력 도전부(24)와 반도체 장치(100) 등의 단락이나 입력 도전부(14) 및 출력 도전부(24)의 상호간에서의 단락을 방지할 수 있다.
[검사 프로브의 제조 방법]
다음으로, 도 5 및 도 6을 참조하여 검사 프로브(1)를 제조하는 방법에 대해서 설명한다.
검사 프로브(1)의 제조 방법은, 실리콘 웨이퍼 등의 모재 기판 위에 검사 프로브(1)로 되는 복수의 프로브 형성 영역을 형성하고, 상기 영역마다 모재 기판을 절단하여 복수의 개편화된 검사 프로브(1)를 제조한다.
따라서, 복수의 검사 프로브(1)는 모재 기판 위에 동시에 일괄적으로 형성된다.
이하, 검사 프로브의 제조 방법을 상세하게 설명한다.
또한, 실리콘 웨이퍼(200)를 절단함으로써 복수의 실리콘 기판(2)을 얻을 수 있고, 복수의 검사 프로브(1)가 제조된다.
따라서, 실리콘 웨이퍼(200)에 있어서, 상기 검사 프로브(1)를 구성하는 부위와 동일한 부분에는 동일한 부호를 첨부한다.
우선, 도 5의 (a)에 나타낸 바와 같이, 모재 기판인 실리콘 웨이퍼(200)를 준비한다.
다음으로, 실리콘 웨이퍼(200)의 제 1 면(2a)으로부터 제 2 면(2b)에 관통된 입력 관통 구멍(51) 및 출력 관통 구멍(52)을 각각 형성한다.
이 입력 관통 구멍(51) 및 출력 관통 구멍(52)은 기계 가공 이외에, 레이저 가공, 건식 에칭법, 습식 에칭법, 또는 이들을 병용(倂用)한 방법에 의해 형성된다.
다음으로, 도 5의 (b)에 나타낸 바와 같이, 실리콘 웨이퍼(200)를 열산화함으로써, 실리콘 웨이퍼(200)의 제 1 면(2a)에 표면 산화막(31)을 형성하고, 제 2 면(2b)에 이면 산화막(32)을 형성하며, 입력 관통 구멍(51) 및 출력 관통 구멍(52)의 내벽에 절연층(34)을 형성한다.
이것에 의해, 실리콘 웨이퍼(200)가 노출되어 있는 모든 면이 전기적으로 절연성을 갖는다.
다음으로, 전기 화학 도금(ECP)법을 이용하여 입력 관통 구멍(51) 및 출력 관통 구멍(52)의 내측에 도금 처리를 실시하고, 그 입력 관통 구멍(51) 및 출력 관통 구멍(52)을 메우도록 도전성 재료를 형성한다.
이 도전성 재료는 입력 관통 전극(53) 및 출력 관통 전극(54)의 재료이다.
입력 관통 전극(53) 및 출력 관통 전극(54)의 재료로서는, 예를 들어 구리(Cu)를 사용할 수 있다.
따라서, 입력 관통 구멍(51) 및 출력 관통 구멍(52)에는 구리(Cu)가 매립된다.
이것에 의해, 도 5의 (c)에 나타낸 바와 같이, 입력 관통 전극(53) 및 출력 관통 전극(54)을 형성하는 동시에, 실리콘 웨이퍼(200)의 제 2 면(2b)에는 입력 관 통 전극(53)에 전기적으로 접속된 입력 이면 도전부(55)를 형성하고, 출력 관통 전극(54)과 전기적으로 접속된 출력 이면 도전부(56)를 형성한다.
또한, 입력 관통 전극(53) 및 출력 관통 전극(54)의 형성 방법으로서는, 상술한 방법에 한정되지 않아, 도전 페이스트, 용융(溶融) 금속, 금속 와이어 등을 매립할 수도 있다.
이어서, 도 6의 (a)에 나타낸 바와 같이, 표면 산화막(31) 위의 소정 영역에 입력 돌기부(11) 및 출력 돌기부(21)를 형성하기 위해, 수지를 배치한다.
입력 돌기부(11) 및 출력 돌기부(21)는 실리콘 웨이퍼(200) 위에서 소정 방향(Y축 방향)으로 연장된다.
또한, 입력 돌기부(11) 및 출력 돌기부(21)의 단면 형상은 Y방향으로부터 보아 원호 형상이다.
본 실시예에서는, 입력 돌기부(11) 및 출력 돌기부(21)는 액적 토출법(잉크젯법)을 이용하여 형성된다.
액적 토출법에서는, 도 6의 (a)에 나타낸 바와 같이, 입력 돌기부(11) 및 출력 돌기부(21)를 형성하기 위한 수지를 함유하는 기능액의 액적(3B)이 액적 토출 헤드(잉크젯 헤드)(50)로부터 실리콘 웨이퍼(200)(표면 산화막(31)) 위에 토출된다.
이것에 의해, 실리콘 웨이퍼(200) 위에는, 그 표면이 실리콘 웨이퍼(200)로부터 돌출되는 단면으로부터 보아 원호 형상인 입력 돌기부(11) 및 출력 돌기부(21)가 형성된다(표면 산화막(31)으로부터의 높이는 5㎛∼30㎛).
액적 토출법을 이용하여 입력 돌기부(11) 및 출력 돌기부(21)를 형성함으로써, 재료의 낭비를 줄여 입력 돌기부(11) 및 출력 돌기부(21)를 효율적으로 형성할 수 있다.
다음으로, 도 6의 (b)에 나타낸 바와 같이, 입력 돌기부(11) 및 출력 돌기부(21) 위 및 표면 산화막(31) 위의 각각에 입력 컨택트부(13) 및 출력 컨택트부(23), 입력 도전부(14) 및 출력 도전부(24)를 포함하는 입력 배선부(12) 및 출력 배선부(22)를 형성한다.
입력 배선부(12) 및 출력 배선부(22)는 스퍼터링법, 도금법 또는 액적 토출법(잉크젯법)을 이용하여 형성할 수 있다.
본 실시예에서는 스퍼터링법을 이용하여 입력 배선부(12) 및 출력 배선부(22)를 형성한다.
우선, TiW, Au 등의 금속막을 스퍼터링법에 의해 실리콘 웨이퍼(200) 위에 형성(적층)한다.
그 후, 주지의 포토리소그래피법 및 에칭법을 이용하여 레지스트막을 패터닝한다.
그 후, 레지스트막의 개구부를 통하여 금속막의 에칭을 실시한다.
그 후, 레지스트막을 제거한다.
따라서, 도 6의 (b)에 나타낸 바와 같이, 입력 돌기부(11) 위에 반도체 장치(100)의 입력 단자(101)에 대응하는 복수의 입력 컨택트부(13)가 입력 돌기부(11)의 길이 방향으로 배열되어 형성된다.
또한, 출력 돌기부(21) 위에 반도체 장치(100)의 출력 단자(102)에 대응하는 복수의 출력 컨택트부(23)가 출력 돌기부(21)의 길이 방향으로 배열되어 형성된다.
여기서, 복수의 입력 컨택트부(13) 각각의 사이는 입력 돌기부(11)의 표면이 노출된다.
또한, 복수의 출력 컨택트부(23) 각각의 사이는 출력 돌기부(21)의 표면이 노출된다.
또한, 실리콘 웨이퍼(200) 위에서 입력 돌기부(11) 및 출력 돌기부(21)가 형성된 영역과는 상이한 영역에는 입력 컨택트부(13)와 전기적으로 접속된 입력 도전부(14)가 형성되고, 출력 컨택트부(23)와 전기적으로 접속된 출력 도전부(24)가 형성된다.
다음으로, 입력 돌기부(11) 및 출력 돌기부(21)에, O2 플라스마 처리를 실시함으로써, 입력 컨택트부(13) 및 출력 컨택트부(23)가 형성된 영역과는 상이한 영역(노출되어 있는 영역)이 입력 컨택트부(13) 및 출력 컨택트부(23)를 마스크로 하여 선택적으로 하프에칭된다.
이것에 의해, 도 4에 나타낸 바와 같이, 복수의 입력 컨택트부(13) 각각의 사이 및 복수의 출력 컨택트부(23) 각각의 사이에 오목부(3D)가 형성된다.
다음으로, 도 6의 (c)에 나타낸 바와 같이, 입력 도전부(14) 및 출력 도전부(24)를 덮도록 보호 절연층(33)이 형성된다.
그리고, 도 6의 (d)에 나타낸 바와 같이, 검사 프로브(1)로 되는 프로브 형 성 영역마다 실리콘 웨이퍼(200)가 다이싱(dicing)(절단)된다.
이와 같이, 실리콘 웨이퍼(200) 위에 복수의 검사 프로브(1)를 대략 동시에 형성하고, 실리콘 웨이퍼(200)를 절단함으로써, 도 3에 나타낸 개편화된 복수의 검사 프로브(1)를 얻을 수 있다.
이렇게 하여, 복수의 검사 프로브(1)를 효율적으로 제조할 수 있어, 검사 프로브(1)의 비용 저감화를 실현할 수 있다.
또한, 본 발명의 기술 범위는 상기 실시예에 한정되지 않아, 본 발명의 취지를 일탈하지 않는 범위에서 다양한 변경을 부가할 수 있다.
예를 들어 입력 관통 전극(53)에 전기적으로 접속되는 입력 이면 도전부(55) 대신에, 도 7에 나타낸 바와 같이 입력 접속 도전부(61)를 형성할 수도 있다.
그리고, 복수의 입력 접속 도전부(61) 각각의 간격이 실리콘 기판(2)의 내측을 향하여 넓어지도록 형성되어 있을 수도 있다.
이 때, 복수의 입력 접속 도전부(61) 각각의 간격이 복수의 입력 도전부(14) 각각의 간격보다도 크다.
또한, 출력 관통 전극(54)에 전기적으로 접속되는 출력 이면 도전부(56) 대신에, 도 7에 나타낸 바와 같이 출력 접속 도전부(62)를 형성할 수도 있다.
그리고, 복수의 출력 접속 도전부(62) 각각의 간격이 실리콘 기판(2)의 내측을 향하여 넓어지도록 형성되어 있을 수도 있다.
이 때, 복수의 출력 접속 도전부(62) 각각의 간격이 복수의 출력 도전부(24) 각각의 간격보다도 크다.
이 구성에서는, 반도체 장치(100)를 검사할 때, 복수의 입력 접속 도전부(61) 상호간에서의 단락이나, 복수의 출력 접속 도전부(62) 상호간에서의 단락을 방지할 수 있기 때문에, 반도체 장치(100)를 정확하게 검사할 수 있다.
또한, 실리콘 기판(2) 표면의 내측을 향하는 복수의 입력 접속 도전부(61) 각각의 간격이나, 복수의 출력 접속 도전부(62) 각각의 간격을 넓게 형성함으로써, 반도체 장치(100)의 단자의 피치가 좁은 경우에도, 상기 좁은 피치에 대응한 검사 프로브(1)를 실현할 수 있다.
또한, 실리콘 기판(2)의 소형화가 가능한 검사 프로브를 실현할 수 있다.
또한, 입력 돌기부(11) 및 출력 돌기부(21)의 형성 방법으로서는, 액적 토출법에 한정되지 않아, 예를 들어 포토리소그래피법에 의해 형성할 수도 있다.
이 방법의 경우, 입력 돌기부(11) 및 출력 돌기부(21)는 감광성 수지를 사용하여 형성되고, 노광, 현상 또는 경화 조건 등에 의해, 단면으로부터 보아 대략 원호 형상인 입력 돌기부(11) 및 출력 돌기부(21)를 용이하게, 또한 고정밀도로 형성할 수 있다.
또한, 입력 배선부(12) 및 출력 배선부(22)를 스퍼터링법에 의해 형성했지만, 이것에 한정되지 않아, 예를 들어 도금법을 이용할 수도 있다.
이 방법의 경우, 표면 산화막(31) 위에 TiW, Au을 스퍼터링한 후, 레지스트를 도포하고, 이 레지스트를 패터닝함으로써, 입력 도전부(21) 및 출력 도전부(22)를 도금법에 의해 형성하기 위한 레지스트 패턴을 형성한다.
다음으로, Au 전해 도금을 행하여, 레지스트 패턴에 Au(금)을 매립하고, 입 력 배선부(12) 및 출력 배선부(22)를 형성한다.
그 후, 레지스트의 박리를 행하고, TiW, Au 에칭을 행한다.
또한, 입력 배선부(12) 및 출력 배선부(22)를 액적 토출법(잉크젯법)에 의해 형성할 수도 있다.
이 방법의 경우, Ag(은) 잉크에 의해, 입력 배선부(12) 및 출력 배선부(22)를 묘화(描畵) 형성한 후, 소성(燒成)하고, 무전해 Ni/Au 도금에 의해 성막(成膜)한다.
또한, 검사 프로브(1)의 제조 방법으로서, 실리콘 웨이퍼(200)에 입력 관통 구멍(51) 및 출력 관통 구멍(52)을 형성했지만, 이것에 한정되지 않아, 예를 들어 입력 도전부(14) 및 출력 도전부(24)를 덮도록 보호 절연층(33)을 형성한 후, 입력 관통 구멍(51) 및 출력 관통 구멍(52)을 형성하고, 이들 관통 구멍(51, 52)에 도전성 재료를 매립하여, 입력 이면 도전부(55) 및 출력 이면 도전부(56)를 형성할 수도 있다.
또한, 상술한 검사 프로브(1)는, 도 1에 나타낸 바와 같이, 반도체 장치(100)가 복수 형성된 반도체 웨이퍼 위의 검사를 행하는데 적합하다.
또한, 검사 대상인 반도체 장치(100)의 입력 단자(101) 및 출력 단자(102)로서는, Au 범프, Ni 범프, 땜납 범프 등의 금속 범프인 경우에 적합하다.
입력 컨택트부(13) 및 출력 컨택트부(23)는 반도체 장치(100)의 입력 단자(101) 및 출력 단자(102) 각각에 접촉했을 때, 입력 돌기부(11) 및 출력 돌기부(21)의 탄성 작용에 의해, 금속 범프의 높이 편차를 흡수할 수 있다.
따라서, 입력 단자(101)와 입력 컨택트부(13)를 확실하게 접촉시킬 수 있고, 출력 단자(102)와 출력 컨택트부(23)를 확실하게 접촉시킬 수 있다.
또한, 검사 프로브(1)는 반도체 장치(100)의 입력 단자(101) 및 출력 단자(102) 대신에, 도 8에 나타낸 바와 같이, 수지를 코어(core)로 하는 수지 코어(72)를 갖는 범프(71)가 형성된 반도체 장치(70)의 검사에도 적합하다.
즉, 상술한 바와 같이, 수지로 이루어지는 입력 돌기부(11)의 탄성 작용에 의해, 입력 컨택트부(13)와 범프(71)가 접촉했을 때의 범프(71)의 탄성을 흡수하여, 범프(71)의 표면에 형성된 단자(101a)의 파손(破損)을 방지할 수 있다.
또한, 수지로 이루어지는 출력 돌기부(21)의 탄성 작용에 의해, 출력 컨택트부(23)와 범프(71)가 접촉했을 때의 범프(71)의 탄성을 흡수하여, 범프(71)의 표면에 형성된 단자(101b)의 파손을 방지할 수 있다.
상술한 바와 같이 본 발명에 의하면, 반도체 장치의 입력 단자 및 출력 단자의 피치가 좁아진 경우일지라도, 좁은 피치에 대응하여 반도체 장치를 양호하게 검사할 수 있는 검사 프로브 및 이 검사 프로브의 제조 방법을 제공할 수 있다.

Claims (15)

  1. 복수의 입력 단자와 복수의 출력 단자를 갖는 반도체 장치를 검사하기 위한 검사 프로브로서,
    제 1 면과 제 2 면을 갖는 기판과,
    상기 기판의 상기 제 1 면에 형성되고, 상기 반도체 장치의 복수의 상기 입력 단자의 배열에 따라 형성된, 수지로 이루어지는 입력 돌기부와,
    상기 기판의 상기 제 1 면에 형성되고, 상기 반도체 장치의 복수의 상기 출력 단자의 배열에 따라 형성된, 수지로 이루어지는 출력 돌기부와,
    상기 입력 돌기부 위에 형성되고, 상기 반도체 장치의 복수의 상기 입력 단자 각각에 각각이 접촉하는 복수의 입력 컨택트부와,
    상기 출력 돌기부 위에 형성되고, 상기 반도체 장치의 복수의 상기 출력 단자 각각에 각각이 접촉하는 복수의 출력 컨택트부와,
    상기 기판의 제 1 면 위에서의 상기 입력 돌기부가 형성된 영역과는 상이한 영역에 형성되고, 복수의 상기 입력 컨택트부 각각에 각각이 전기적으로 접속된 복수의 입력 도전부(導電部)와,
    상기 기판의 제 1 면 위에서의 상기 출력 돌기부가 형성된 영역과는 상이한 영역에 형성되고, 복수의 상기 출력 컨택트부 각각에 각각이 전기적으로 접속된 복수의 출력 도전부를 포함하는 검사 프로브.
  2. 제 1 항에 있어서,
    복수의 상기 입력 컨택트부는 상기 반도체 장치의 복수의 상기 입력 단자의 배열 방향에 따라 나란히 형성되고,
    복수의 상기 출력 컨택트부는 상기 반도체 장치의 복수의 상기 출력 단자의 배열 방향에 따라 나란히 형성되며,
    복수의 상기 입력 도전부 각각은 복수의 상기 입력 컨택트부 각각에 접속되고,
    복수의 상기 출력 도전부 각각은 복수의 상기 출력 컨택트부 각각에 접속되어 있는 검사 프로브.
  3. 제 1 항에 있어서,
    상기 입력 돌기부는 복수의 상기 입력 컨택트부의 배열 방향으로 연장되어 있고,
    상기 출력 돌기부는 복수의 상기 출력 컨택트부의 배열 방향으로 연장되어 있는 검사 프로브.
  4. 제 1 항에 있어서,
    복수의 상기 입력 컨택트부가 배열되는 방향으로부터 본 상기 입력 돌기부의 단면(斷面) 형상은 상기 기판의 상기 제 1 면으로부터 돌출되는 원호(圓弧) 형상이고,
    복수의 상기 출력 컨택트부가 배열되는 방향으로부터 본 상기 출력 돌기부의 단면 형상은 상기 기판의 상기 제 1 면으로부터 돌출되는 원호 형상인 검사 프로브.
  5. 제 1 항에 있어서,
    상기 입력 돌기부 표면에서의 복수의 상기 입력 컨택트부가 형성된 영역과는 상이한 영역과, 상기 출력 돌기부 표면에서의 복수의 상기 출력 컨택트부가 형성된 영역과는 상이한 영역에는 오목부가 형성되어 있는 검사 프로브.
  6. 제 1 항에 있어서,
    복수의 상기 입력 도전부 각각과 전기적으로 접속되고, 상기 기판의 상기 제 1 면으로부터 상기 제 2 면에 각각이 관통되고 있는 복수의 입력 도통부와,
    복수의 상기 출력 도전부 각각과 전기적으로 접속되고, 상기 기판의 상기 제 1 면으로부터 상기 제 2 면에 각각이 관통되고 있는 복수의 출력 도통부와,
    상기 기판의 상기 제 2 면에 형성되고, 복수의 상기 입력 도통부 각각과 각각이 전기적으로 접속된 복수의 입력 접속 도전부와,
    상기 기판의 상기 제 2 면에 형성되고, 복수의 상기 출력 도통부 각각과 각각이 전기적으로 접속된 복수의 출력 접속 도전부를 포함하는 검사 프로브.
  7. 제 6 항에 있어서,
    복수의 상기 입력 접속 도전부 각각이 인접하는 간격은 복수의 상기 입력 도전부 각각이 인접하는 간격보다도 넓고,
    복수의 상기 출력 접속 도전부 각각이 인접하는 간격은 복수의 상기 출력 도전부 각각이 인접하는 간격보다도 넓은 검사 프로브.
  8. 제 1 항에 있어서,
    복수의 상기 입력 도전부 및 복수의 상기 출력 도전부를 덮는 절연층을 갖는 검사 프로브.
  9. 복수의 입력 단자와 복수의 출력 단자를 갖는 반도체 장치를 검사하기 위한 검사 프로브의 제조 방법으로서,
    기판을 준비하여,
    상기 반도체 장치의 복수의 상기 입력 단자의 배열에 따라 수지로 이루어지는 입력 돌기부를 상기 기판 위에 형성하고,
    상기 반도체 장치의 복수의 상기 출력 단자의 배열에 따라 수지로 이루어지는 출력 돌기부를 상기 기판 위에 형성하며,
    상기 입력 돌기부 위에 복수의 입력 컨택트부를 형성하고,
    상기 출력 돌기부 위에 복수의 출력 컨택트부를 형성하며,
    상기 기판 위에서의 상기 입력 돌기부가 형성된 영역과는 상이한 영역에 복수의 입력 도전부를 형성하고,
    상기 기판 위에서의 상기 출력 돌기부가 형성된 영역과는 상이한 영역에 복수의 출력 도전부를 형성하는 검사 프로브의 제조 방법.
  10. 제 9 항에 있어서,
    하프에칭(half etching)에 의해, 상기 입력 돌기부 표면에서의 복수의 상기 입력 컨택트부가 형성된 영역과는 상이한 영역을 제거하여 오목부를 형성하고, 상기 출력 돌기부 표면에서의 복수의 상기 출력 컨택트부가 형성된 영역과는 상이한 영역을 제거하여 오목부를 형성하며,
    복수의 상기 입력 컨택트부를 상기 반도체 장치의 복수의 상기 입력 단자의 배열 방향에 따라 나란히 형성하고,
    복수의 상기 출력 컨택트부를 상기 반도체 장치의 복수의 상기 출력 단자의 배열 방향에 따라 나란히 형성하는 검사 프로브의 제조 방법.
  11. 제 9 항에 있어서,
    상기 입력 돌기부 및 상기 출력 돌기부는 감광성 수지로 이루어지는 검사 프로브의 제조 방법.
  12. 제 9 항에 있어서,
    수지 재료를 함유하는 액적을 액적 토출법에 의해 상기 기판 위에 토출하여, 상기 기판 위에 상기 입력 돌기부 및 상기 출력 돌기부를 형성하는 검사 프로브의 제조 방법.
  13. 제 9 항에 있어서,
    복수의 상기 입력 컨택트부, 복수의 상기 입력 도전부, 복수의 상기 출력 컨택트부, 및 복수의 상기 출력 도전부를 스퍼터링법 또는 도금법에 의해 형성하는 검사 프로브의 제조 방법.
  14. 제 9 항에 있어서,
    복수의 상기 입력 컨택트부, 복수의 상기 입력 도전부, 복수의 상기 출력 컨택트부, 및 복수의 상기 출력 도전부를 액적 토출법에 의해 상기 기판 위에 형성하는 검사 프로브의 제조 방법.
  15. 제 9 항에 있어서,
    모재(母材) 기판을 준비하여,
    상기 모재 기판 위에 복수의 상기 검사 프로브 각각에 각각 대응하는 복수의 프로브 형성 영역을 형성하고,
    상기 모재 기판을 상기 영역마다 절단하여,
    복수의 개편화(個片化)된 검사 프로브를 얻는 검사 프로브의 제조 방법.
KR1020060044541A 2005-05-20 2006-05-18 검사 프로브 및 검사 프로브의 제조 방법 KR100777356B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005147822A JP4247719B2 (ja) 2005-05-20 2005-05-20 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法
JPJP-P-2005-00147822 2005-05-20

Publications (2)

Publication Number Publication Date
KR20060120448A KR20060120448A (ko) 2006-11-27
KR100777356B1 true KR100777356B1 (ko) 2007-11-19

Family

ID=36832970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044541A KR100777356B1 (ko) 2005-05-20 2006-05-18 검사 프로브 및 검사 프로브의 제조 방법

Country Status (6)

Country Link
US (1) US20060261826A1 (ko)
EP (1) EP1724744A1 (ko)
JP (1) JP4247719B2 (ko)
KR (1) KR100777356B1 (ko)
CN (1) CN100411128C (ko)
TW (1) TW200702667A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4798557B2 (ja) * 2005-01-31 2011-10-19 独立行政法人産業技術総合研究所 プローブカード、およびその製造方法。
JP2009103475A (ja) * 2007-10-22 2009-05-14 Micro Gijutsu Kenkyusho:Kk 探針装置用プローブ構造及びその製造方法
KR101204109B1 (ko) 2008-03-26 2012-11-23 가부시키가이샤 어드밴티스트 프로브 웨이퍼, 프로브 장치 및 시험 시스템
JP5475657B2 (ja) * 2008-06-02 2014-04-16 株式会社アドバンテスト プローブ装置製造方法
WO2009147718A1 (ja) * 2008-06-02 2009-12-10 株式会社アドバンテスト プローブウエハ製造方法
KR100974535B1 (ko) * 2010-03-23 2010-08-10 (주)유비프리시젼 필름 타입 프로브 컨텍터 및 이의 제조 방법
JP5588851B2 (ja) * 2010-12-14 2014-09-10 株式会社日本マイクロニクス 電気的接続装置及びその製造方法
JP5782824B2 (ja) * 2011-05-18 2015-09-24 三菱電機株式会社 高周波特性測定装置
US8797053B2 (en) * 2011-05-24 2014-08-05 Intel Corporation Positioning and socketing for semiconductor dice
US10325842B2 (en) * 2017-09-08 2019-06-18 Advanced Semiconductor Engineering, Inc. Substrate for packaging a semiconductor device package and a method of manufacturing the same
TWI822833B (zh) * 2019-08-15 2023-11-21 優顯科技股份有限公司 電子探測板、光電探測模組、與電子探測方法
US11316086B2 (en) * 2020-07-10 2022-04-26 X Display Company Technology Limited Printed structures with electrical contact having reflowable polymer core

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09236618A (ja) * 1996-03-01 1997-09-09 Fujikura Ltd コンタクトプローブ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3509296A (en) * 1967-10-23 1970-04-28 Ncr Co Resilient variable-conductivity circuit controlling means
US5090118A (en) * 1990-07-31 1992-02-25 Texas Instruments Incorporated High performance test head and method of making
US5235272A (en) * 1991-06-17 1993-08-10 Photon Dynamics, Inc. Method and apparatus for automatically inspecting and repairing an active matrix LCD panel
US5764209A (en) * 1992-03-16 1998-06-09 Photon Dynamics, Inc. Flat panel display inspection system
EP0629867B1 (en) * 1993-06-16 1999-01-27 Nitto Denko Corporation Probe structure
US6144216A (en) * 1995-04-01 2000-11-07 Enplas Corporation Electric contact apparatus for inspecting a liquid crystal display panel
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
TW437095B (en) * 1998-10-16 2001-05-28 Seiko Epson Corp Substrate for photoelectric device, active matrix substrate and the inspection method of substrate for photoelectric device
US7002225B2 (en) * 2002-05-24 2006-02-21 Northrup Grumman Corporation Compliant component for supporting electrical interface component
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
JP4107275B2 (ja) * 2004-09-09 2008-06-25 セイコーエプソン株式会社 検査用プローブ及び検査装置、検査用プローブの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09236618A (ja) * 1996-03-01 1997-09-09 Fujikura Ltd コンタクトプローブ

Also Published As

Publication number Publication date
JP2006322876A (ja) 2006-11-30
CN100411128C (zh) 2008-08-13
TW200702667A (en) 2007-01-16
JP4247719B2 (ja) 2009-04-02
CN1866490A (zh) 2006-11-22
KR20060120448A (ko) 2006-11-27
US20060261826A1 (en) 2006-11-23
EP1724744A1 (en) 2006-11-22

Similar Documents

Publication Publication Date Title
KR100777356B1 (ko) 검사 프로브 및 검사 프로브의 제조 방법
US5828226A (en) Probe card assembly for high density integrated circuits
US7026833B2 (en) Multiple-chip probe and universal tester contact assemblage
KR101250167B1 (ko) 반도체 집적 회로 장치의 제조 방법
TWI351730B (ko)
KR100980369B1 (ko) 프로브 카드의 프로브 니들 구조체와 그 제조 방법
JP2008510140A (ja) プローブカードの相互接続機構
KR20080063059A (ko) 반도체 집적 회로 장치의 제조 방법 및 그에 이용되는 박막프로브 시트의 제조 방법
JP2007171139A (ja) プローブ保持構造およびバネ型プローブ
JP4343256B1 (ja) 半導体装置の製造方法
JPWO2005122238A1 (ja) 半導体集積回路装置の製造方法
KR20010106477A (ko) 반도체소자검사용 기판의 제조방법
KR100830352B1 (ko) 프로브 팁, 프로브 카드, 프로브 팁 제조 방법 및 프로브구조물 제조 방법
US6660541B2 (en) Semiconductor device and a manufacturing method thereof
JP2005156365A (ja) 電気特性測定用プローブ及びその製造方法
US8237450B2 (en) Method of testing insulation property of wafer-level chip scale package and TEG pattern used in the method
EP1555533B1 (en) Semiconductor inspection device and method of manufacturing contact probe
TW202138819A (zh) 探針及電性連接裝置
KR100977166B1 (ko) 니들형 탐침 제조 방법
KR101066551B1 (ko) 프로브 카드 제조에 사용되는 핀 어레이 틀
JP5700761B2 (ja) 電気的接続装置
JP2010266467A (ja) 半導体集積回路装置の製造方法
KR100743978B1 (ko) 프로브 카드용 접촉 소자 및 그 제조 방법
JP2008159992A (ja) 検査治具、検査装置、電子部品の検査方法、及び、電子部品の製造方法
KR20160140245A (ko) 프로브 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee