WO2009147718A1 - プローブウエハ製造方法 - Google Patents

プローブウエハ製造方法 Download PDF

Info

Publication number
WO2009147718A1
WO2009147718A1 PCT/JP2008/060170 JP2008060170W WO2009147718A1 WO 2009147718 A1 WO2009147718 A1 WO 2009147718A1 JP 2008060170 W JP2008060170 W JP 2008060170W WO 2009147718 A1 WO2009147718 A1 WO 2009147718A1
Authority
WO
WIPO (PCT)
Prior art keywords
probe wafer
via hole
forming step
semiconductor substrate
forming
Prior art date
Application number
PCT/JP2008/060170
Other languages
English (en)
French (fr)
Inventor
芳雄 甲元
芳春 梅村
Original Assignee
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト filed Critical 株式会社アドバンテスト
Priority to PCT/JP2008/060170 priority Critical patent/WO2009147718A1/ja
Priority to JP2010515751A priority patent/JP5475657B2/ja
Priority to PCT/JP2009/002366 priority patent/WO2009147804A1/ja
Priority to TW098118192A priority patent/TWI393201B/zh
Publication of WO2009147718A1 publication Critical patent/WO2009147718A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card

Definitions

  • the present invention relates to a probe wafer manufacturing method. More specifically, the present invention relates to a probe wafer manufacturing method for manufacturing a probe wafer to be used in exchange when forming an electrical connection to a device under test having different specifications in a test apparatus.
  • a part called a probe card or the like is used for the purpose of forming an electrical connection to a fine connection pad on the wafer.
  • Probe cards are individually manufactured according to the arrangement of connection pads of devices under test having different specifications. Thereby, a probe card can be replaced
  • Patent Document 1 describes a probe wafer used as a probe card.
  • the probe wafer is manufactured by processing a wafer which is itself a semiconductor substrate, and electrical connections can be made to a large number of semiconductor devices formed on a single wafer.
  • the probe wafer is manufactured individually for each specification of the device under test. Further, in the case of a wafer test, the number of connection pads that form electrical connections reaches a large number, and the arrangement of the connection pads becomes fine. For this reason, it takes time to manufacture the probe wafer, and the probe wafer itself becomes an expensive part.
  • a manufacturing method for manufacturing a probe wafer for forming an electrical connection to a device under test A via hole forming step for forming a via hole, a surface side connection pad forming step for forming a surface side connection pad connected to the surface side end of the via hole on the surface of the semiconductor substrate, and a droplet shape toward the back surface of the semiconductor substrate
  • Backside connection pads placed at positions corresponding to the connection pads of the device under test, and the backside ends of the via holes and the backside connection pads are electrically connected by discharging and adhering the conductive material.
  • a probe wafer manufacturing method including a back side conductor pattern forming step of forming a side wiring.
  • FIG. 1 is a diagram schematically showing components of a test apparatus 100.
  • FIG. 1 is a diagram schematically showing the structure of a test apparatus 100.
  • FIG. 2 is a perspective view showing the shape of a device under test 200.
  • FIG. 2 is a perspective view showing a shape of a probe wafer 300.
  • FIG. 5 is a cross-sectional view showing a manufacturing process of the probe wafer 300.
  • FIG. It is a figure which shows typically the structure of the drawing apparatus 400 which forms the wiring 340.
  • FIG. It is sectional drawing which shows the structure and manufacturing method of the probe wafer 300 which concern on another form. It is sectional drawing which shows the structure and manufacturing method of the probe wafer 300 which concern on another form.
  • test apparatus 110 test head, 111, 121 chuck, 112, 122, 132, 401 housing, 113, 123, 480 cable, 114, 124, 134 pin electronics, 116, 118, 126, 128, 136 connector, 119 Motherboard, 120 performance board, 129 internal circuit, 130 prober, 200 device under test, 210 die, 220, 320, 350 connection pad, 300 probe wafer, 301 substrate, 310 boundary, 330 via hole, 332 through hole, 340, 382 wiring 360 groove, 370 insulating layer, 380 device, 390 protective layer, 400 line drawing device, 410 image processing device, 420 image display device, 430 support device, 432 X stage 434 Y stage, 436 rotating stage, 438 motor, 440 reference-light source, 450 an imaging device, 460 drawn line portion, 462 actuator, 464 ejection head, 470 a substrate holder
  • FIG. 1 is a diagram schematically showing the components of the test apparatus 100 separated.
  • the test apparatus 100 is formed by sequentially stacking a test head 110, a performance board 120, and a prober 130. Further, the test apparatus 100 may be further used by connecting to a main frame (not shown).
  • the test head 110 includes a chuck 111, pin electronics 114, and a motherboard 119 housed in a housing 112.
  • the chuck 111 slightly protrudes from the upper surface of the housing 112 and holds a wafer or the like that is the device under test 200 when a test is executed.
  • the pin electronics 114 is disposed on the top of the housing 112 and supports the connector 118 with one end exposed on the top surface of the housing 112. In addition, the pin electronics 114 electrically connects the connector 118 to the motherboard 119 via the cable 113 and the connector 116.
  • a circuit for comprehensively controlling the operation of the test apparatus 100 is mounted on the motherboard 119, and a storage unit for accumulating evaluation results is also mounted.
  • the performance board 120 has a pin electronics 124 and a chuck 121 housed in a housing 122.
  • the pin electronics 124 has a plurality of connectors 126 on the top surface.
  • the pin electronics 124 is connected to a connector 128 exposed on the lower surface of the housing 122 via the cable 123. Further, an internal circuit 129 is mounted on the pin electronics 124.
  • the chuck 121 is fixed with a slight offset upward from the lower surface of the housing 122.
  • the probe wafer 300 is held on the chuck 121 of the performance board 120.
  • the prober 130 has a housing 132 that houses a plurality of pin electronics 134.
  • the pin electronics 134 includes a connector 136 at each lower end.
  • the prober 130, the performance board 120, the test head 110, and the probe wafer 300 are provided as parts that can be separated from each other. With such a structure, a wide range of tests can be performed by arbitrarily combining the probe wafer 300, the performance board 120, and the pin electronics 134 according to the type of the device under test 200, the content of the test to be performed, and the like.
  • test of the device under test 200 having different specifications such as the arrangement of the connection pads can be handled by exchanging some parts such as the probe wafer 300. Therefore, the operating rate of the test apparatus 100 can be improved and the cost related to the test can be reduced.
  • FIG. 2 is a diagram schematically showing the structure of the test apparatus 100 assembled when the test is executed. Components that are the same as those in FIG. 1 are given the same reference numerals, and redundant descriptions are omitted.
  • the prober 130 is attached to the performance board 120.
  • the connectors 136 and 126 are coupled to each other, the connector 128 of the performance board 120 is coupled to the chuck 121 via the prober 130.
  • the probe wafer 300 is held on the lower surface of the chuck 121. As a result, the probe wafer 300 is electrically connected to the chuck 121.
  • the assembly in which the prober 130, the performance board 120, and the probe wafer 300 are integrated is mounted on the casing 112 of the test head 110 from above.
  • a wafer or the like which is the device under test 200 is mounted on the chuck 111.
  • the device under test 200 is coupled to the probe wafer 300 and the connector 118 is coupled to the connector 128. Therefore, a signal path is formed from the mother board 119 of the test head 110 to the device under test 200 via the performance board 120, the prober 130 and the probe wafer 300.
  • test of the device under test 200 in the test apparatus 100 When the test of the device under test 200 in the test apparatus 100 is executed, when the test for one device under test 200 is completed, the assembly in which the performance board 120 and the probe wafer 300 are integrated is lifted, and the next device under test is tested. Device 200 is inserted. By repeating this, tests for a plurality of devices under test 200 can be sequentially executed.
  • the test is performed by changing the probe wafer 300 to a corresponding one. Can continue.
  • any of the pin electronics 134 can be changed and dealt with.
  • FIG. 3 is a perspective view schematically illustrating the shape of the device under test 200.
  • a device under test 200 which is a semiconductor wafer, has a plurality of dies 210, each of which forms a circuit, an element, etc., formed in a matrix on the surface.
  • Each die 210 has a plurality of connection pads 220 that are used when making electrical connections to the outside. In practice, however, the number and density of dies 210 are very high and the number and density of connection pads 220 are even higher.
  • FIG. 4 is a perspective view showing the shape of the probe wafer 300.
  • FIG. 4A shows the upper surface of the probe wafer 300, that is, the surface held in contact with the chuck 121 of the performance board 120.
  • the probe wafer 300 On the upper surface, the probe wafer 300 has a plurality of connection pads 320 arranged according to the arrangement of the connection terminals in the chuck 121. Thereby, when the probe wafer 300 is attracted and held by the chuck 121, the chuck 121 and the probe wafer 300 are electrically connected. Note that a boundary 310 indicated by a dotted line in the drawing indicates the arrangement of the dies 210 in the device under test 200.
  • FIG. 4B schematically shows the shape of the lower surface of the probe wafer 300, that is, the surface in contact with the upper surface of the device under test 200 when the test apparatus 100 executes a test.
  • connection pads 350 on the probe wafer 300 side are formed at locations corresponding to the connection pads 220 of the device under test 200.
  • connection pad 320 of the probe wafer 300 itself are formed on the surface, the lower end of the via hole 330 formed through the probe wafer 300 in the thickness direction appears. Furthermore, the via hole 330 and the connection pad 350 are electrically coupled by the wiring 340. With such a structure, the connection pad 320 on the upper surface of the probe wafer 300 is coupled to the connection pad 350 on the lower surface via the via hole 330 and the wiring 340.
  • FIG. 5 is a cross-sectional view showing the manufacturing process of the probe wafer 300.
  • a through hole penetrating the front and back of the semiconductor substrate 301 is formed in the semiconductor substrate 301 such as a silicon wafer, and then a conductive material is applied to the through hole.
  • the via hole 330 is formed by filling. In this embodiment, the via hole 330 is formed on the boundary 310 of the die 210.
  • connection pad 320 As the formation step of the connection pad 320 on the front surface side, the connection pad 320 is formed at the upper end of the via hole 330 on the upper surface of the semiconductor substrate 301. As a result, connection pads 320 that form electrical coupling to the chuck 121 are formed on the upper surface of the semiconductor substrate 301.
  • the via hole formation step and the surface side connection pad formation step so far may include a mask process using a mask having a given light-shielding pattern. That is, in the test apparatus 100 including the chuck 121 having a specific specification, the specification and arrangement of the connection pad 320 with respect to the chuck 121 are constant. Therefore, a fixed intermediate product can be mass-produced in advance using a mask that can be used repeatedly. Furthermore, when manufacturing a probe wafer 300 with another specification, as will be described later, the probe wafer 300 according to the specification for each model can be prepared in a short period of time by forming a conductor pattern on the lower surface of the semiconductor substrate 301.
  • the arrangement of the wirings 340 and the connection pads 350 formed on the lower surface of the semiconductor substrate 301 may differ depending on the arrangement of the connection pads 220 in the device under test 200. Therefore, the step of forming the conductor pattern on the back surface side of the semiconductor substrate 301 described below is performed individually according to the specifications of the device under test 200.
  • the wiring 340 extending from the lower end of the via hole 330 is formed on the lower surface of the semiconductor substrate 301 as shown in FIG. Further, as shown in FIG. 5D, a connection pad 350 is formed at the tip of the wiring 340. Note that the order of the stage illustrated in FIG. 5C and the stage illustrated in FIG. 5D can be reversed.
  • the back-side connection pad 350 disposed at a position corresponding to the connection pad 220 of the device under test 200, and the back-side end of the via hole 330 and the back-side connection pad 350 are electrically connected.
  • the wiring 340 and the connection pad 350 are individually formed according to the specifications of the device under test 200. For this reason, it is preferable to form using the drawing apparatus 400 which is demonstrated below.
  • FIG. 6 is a diagram schematically showing a structure of a line drawing device 400 that can be used when the wiring 340 and the connection pads 350 are formed.
  • the line drawing device 400 includes a support device 430, a reference light source 440, an imaging device 450, and a line drawing unit 460 housed inside the housing 401, an image processing device 410 connected to the housing 401 from the outside via a cable 480, and And an image display device 420.
  • the support device 430 includes an X stage 432, a Y stage 434, and a rotary stage 436.
  • the X stage 432 is driven by a motor 438 and moves in a direction indicated by an arrow X in the drawing.
  • the Y stage 434 moves horizontally in a direction orthogonal to the X stage 432 by a motor (not shown).
  • the rotary stage 436 rotates the X stage 432 and the Y stage 434 within a horizontal plane.
  • the probe wafer 300 held by the substrate holding device 470 on the X stage 432 can be moved in an arbitrary direction.
  • the probe wafer 300 is mounted with the surface on which the connection pads 320 on the front side are formed held by the substrate holding device 470 and the back side facing up.
  • the reference light source 440 irradiates the reference light toward the probe wafer 300 mounted on the support device 430.
  • the imaging device 450 images the reference light reflected by the probe wafer 300 to detect a specific position of the probe wafer 300, for example, an alignment mark, and to determine the amount of movement of the probe wafer 300 accompanying the operation of the support device 430. Measure precisely.
  • the drawn part 460 includes an actuator 462 and a discharge head 464.
  • the discharge head 464 discharges a liquid conductive material such as conductive ink downward.
  • the ejection timing is instructed by an image processing apparatus 410 described later.
  • the actuator 462 moves the ejection head 464 up and down and adjusts the distance between the probe wafer 300 mounted on the support device 430 and the ejection head 464.
  • a liquid conductive material can be attached to the probe wafer 300 with high accuracy, and conductive patterns such as the wiring 340 and the connection pads 350 can be formed.
  • the ejection head 464 can eject a droplet-like insulating material instead of the conductive material to adhere to the probe wafer 300. Thereby, for example, an insulating layer covering the wiring 340 can be formed.
  • the image display device 420 can display an image of the probe wafer 300 captured by the imaging device 450 via the image processing device 410. Thereby, the wiring 340 formed by the drawn line part 460, the connection pad 350, etc. can be monitored.
  • the position of the connection pad 220 of the device under test 200 can be measured by mounting the device under test 200 on the support device 430 and imaging the device under test 200 with the imaging device 450.
  • the image processing apparatus 410 can arrange the connection pad 350 on the back surface of the probe wafer 300 in accordance with the information indicating the position of the connection pad 220 acquired in this way.
  • a manufacturing method for manufacturing the probe wafer 300 for forming an electrical connection to the device under test 200 which includes a via hole forming step for forming a via hole 330 penetrating the semiconductor substrate 301 on the front and back sides in the semiconductor substrate 301; A surface-side connection pad forming step for forming a surface-side connection pad 320 connected to the surface-side end of the via hole 330 on the surface of the semiconductor substrate 301, and a droplet-shaped conductive material toward the back surface of the semiconductor substrate 301
  • the back-side connection pad 350 disposed at a position corresponding to the connection pad 220 of the device under test 200 and the back-side end and back-side connection pad 350 of the via hole 330 are electrically connected.
  • a backside conductor pattern forming step of forming a backside wiring 340 connected to the probe wafer Manufacturing process is carried out.
  • connection pad 320 on the front surface side may include a procedure of discharging and attaching a droplet-shaped conductive material toward the surface of the semiconductor substrate 301.
  • a surface conductor pattern can also be rapidly manufactured by arbitrary specifications.
  • FIG. 7 is a cross-sectional view showing the structure and manufacturing method of a probe wafer 300 according to another embodiment.
  • FIG. 7A shows the stage shown in FIG. 5B in the series of steps shown in FIG. 5, that is, the stage to be executed after the via hole 330 and the connection pad 320 on the surface side are formed. .
  • the groove 360 is formed on the back surface of the semiconductor substrate 301.
  • the groove 360 is formed in a region where the wiring 340 is formed by cutting or the like using a micromachining robot. Further, the depth of the groove 360 is smaller than or equal to the thickness of the wiring 340 formed in the next stage shown in FIG.
  • wiring 340 is formed on the back surface of the semiconductor substrate 301 in which the groove 360 is thus formed. Thereby, the wiring 340 does not protrude from the back surface of the semiconductor substrate 301.
  • connection pad 350 on the back side is formed.
  • the connection pad 350 has a thickness such that the top surface protrudes from the back surface of the semiconductor substrate 301. With such a structure, good contact with the connection pad 350 can be expected.
  • a groove forming step of forming the groove 360 in the semiconductor substrate 301 may be further included in the region where the back surface side wiring 340 is formed. Accordingly, the thickness of the wiring 340 can be increased to reduce the electrical resistance, and the strength of the wiring 340 itself can be improved.
  • an anisotropic conductive sheet having insulation in the surface direction can be preferably used. Since the anisotropic conductive sheet has elasticity, it can absorb the undulations generated on the surface of the probe wafer 300 by a pad or the like and can form good conduction. In other words, as long as the wiring 340 satisfies electrical requirements, the step of forming the groove 360 may be omitted.
  • FIG. 8 is a cross-sectional view showing the structure and manufacturing method of a probe wafer 300 according to still another embodiment.
  • the semiconductor substrate 301 on which the probe wafer 300 is formed has a device 380 previously formed on the surface.
  • the device 380 is insulated from other devices, wirings, pads, and the like by an insulating layer 370 formed on the surface of the semiconductor substrate 301 around the device 380.
  • the probe wafer 300 is manufactured using such a semiconductor substrate 301, as shown in FIG. 8A, first, a region including the via hole 330 is formed, and a region wider than the region is made of a protective material.
  • the formed protective layer 390 is formed.
  • the protective layer 390 is formed through the insulating layer 370 in the thickness direction.
  • the method for manufacturing the probe wafer 300 may include a protective layer forming step of forming the protective layer 390 that blocks between the region where the via hole 330 is formed and the insulating layer 370.
  • the insulating layer 370 can be formed using a porous insulating material that easily infiltrates liquid. Therefore, the parasitic capacitance of the semiconductor substrate 301 can be reduced and the signal quality can be kept high.
  • a through hole 332 is formed in the region where the protective layer 390 is formed.
  • the protective layer 390 remains around the through hole 332.
  • the through hole 332 is surrounded by the protective layer 390. Therefore, the insulating layer 370 is not exposed on the inner surface of the through hole 332.
  • the protective layer forming step may include a procedure of forming a protective layer 390 surrounding a region where the via hole 330 is formed. Furthermore, the method for manufacturing the probe wafer 300 may include a via hole forming step including a step of piercing the insulating layer 370 and the semiconductor substrate 301 by irradiating a region surrounded by the protective layer 390 with a laser. Thereby, the via hole 330 surrounded by the protective layer 390 can be reliably formed.
  • the via hole 330 is formed by filling the through hole 332 with a conductive material.
  • the plug of the via hole 330 is formed of, for example, a metal material by plating
  • the inner surface of the through-hole 332 is covered with the protective layer 390, so that the insulating layer 370 may come into contact with a wet environment. Absent.
  • the insulating layer 370 may be formed of a low dielectric material including holes.
  • the probe wafer 300 can be formed using a porous low-dielectric material, which is said to be unsuitable for a wet environment such as a plating method, since many are porous and easily infiltrated with liquid.
  • the protective layer forming step be performed prior to the process of bringing the insulating layer 370 into contact with the liquid. Thereby, after the protective layer 390 is formed, the process which touches a liquid can be performed arbitrarily.
  • the wiring 340 and the connection pads 350 are formed on the back surface of the semiconductor substrate 301.
  • a surface-side wiring 382 for connecting the device 380 on the surface of the semiconductor substrate 301 to the connection pad 320 or the like may be additionally formed.
  • the protective layer forming step may include a procedure of forming the protective layer 390 through the insulating layer 370 in a direction perpendicular to the surface of the semiconductor substrate 301. Thereby, between the via hole 330 and the device 380 can be surely blocked by the protective layer 390, and the short circuit of the device 380 can be reliably prevented.
  • the element formation stage for forming the device 380 disposed at a position separated from the via hole 330 in the semiconductor substrate 301 and the moisture permeability lower than the moisture permeability of the insulating layer 370 that insulates between the via hole 330 and the device 380.
  • the holes of the insulating layer 370 do not communicate with the inner surface of the via hole 330, and it is prevented that the liquid is infiltrated into the insulating layer 370 and causes insulation failure when the liquid is in contact with the liquid. .

Abstract

　被試験デバイスに対する電気的接続を形成するプローブウエハを製造にあたり、短期間に被試験デバイスの仕様に応じた調整を可能にする。 このプローブウエハの製造方法は、半導体基板（３０１）を表裏に貫通するビアホール（３３０）を形成するビアホール形成段階と、ビアホールの表面側端部に接続された表面側接続パッド（３２０）を、半導体基板の表面に形成する表面側接続パッド形成段階と、半導体基板の裏面に向かって液滴状の導電材料を吐出して付着させることにより、被試験デバイスの接続パッドに対応した位置に配置された裏面側接続パッド（３５０）と、ビアホールの裏面側端部および裏面側接続パッドを電気的に接続する裏面側の配線（３４０）とを形成する裏面側導体パターン形成段階とを含む。

Description

プローブウエハ製造方法
　本発明は、プローブウエハ製造方法に関する。より詳細には、試験装置において仕様の異なる被試験デバイスへの電気的接続を形成する場合に交換して使用するプローブウエハを製造するプローブウエハ製造方法に関する。
　被試験デバイスをダイまたはウエハ状態のまま試験するウエハ試験においては、ウエハ上の微細な接続パッドに対して電気的な接続を形成する目的で、プローブカード等と呼ばれる部品が用いられる。プローブカードは、仕様の異なる被試験デバイスの接続パッドの配置に応じて個別に製造される。これにより、プローブカードを交換して、高価な試験装置の利用効率を向上させることができる。
　下記の特許文献１には、プローブカードとして用いるプローブウエハが記載される。プローブウエハは、それ自体が半導体基板であるウエハを加工して製造され、一枚のウエハに形成された多数の半導体デバイスに対して、電気的接続を一括して形成できる。
特開平１１－２７４２５２号公報
　しかしながら、プローブウエハは、被試験デバイスの仕様毎に個別に製造される。また、ウエハテストの場合は、電気的な接続を形成する接続パッドの数が多数に及ぶと共に、接続パッドの配置も細密になる。このため、プローブウエハの製造に時間がかかると共に、プローブウエハ自体が高価な部品になる。
　そこで、上記課題を解決すべく、本発明の第１の形態として、被試験デバイスに対する電気的接続を形成するプローブウエハを製造する製造方法であって、半導体基板に、半導体基板を表裏に貫通するビアホールを形成するビアホール形成段階と、ビアホールの表面側端部に接続された表面側接続パッドを、半導体基板の表面に形成する表面側接続パッド形成段階と、半導体基板の裏面に向かって液滴状の導電材料を吐出して付着させることにより、被試験デバイスの接続パッドに対応した位置に配置された裏面側接続パッドと、ビアホールの裏面側端部および裏面側接続パッドを電気的に接続する裏面側配線とを形成する裏面側導体パターン形成段階とを含むプローブウエハ製造方法が提供される。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションも発明となり得る。
試験装置１００の構成要素を模式的に示す図である。 試験装置１００の構造を模式的に示す図である。 被試験デバイス２００の形状を示す斜視図である。 プローブウエハ３００の形状を示す斜視図である。 プローブウエハ３００の製造工程を示す断面図である。 配線３４０を形成する描線装置４００の構造を模式的に示す図である。 他の形態に係るプローブウエハ３００の構造と製造方法を示す断面図である。 更に他の形態に係るプローブウエハ３００の構造と製造方法を示す断面図である。
符号の説明
１００　試験装置、１１０　テストヘッド、１１１、１２１　チャック、１１２、１２２、１３２、４０１　筐体、１１３、１２３、４８０　ケーブル、１１４、１２４、１３４　ピンエレクトロニクス、１１６、１１８、１２６、１２８、１３６　コネクタ、１１９　マザーボード、１２０　パフォーマンスボード、１２９　内部回路、１３０　プローバ、２００　被試験デバイス、２１０　ダイ、２２０、３２０、３５０　接続パッド、３００　プローブウエハ、３０１　基板、３１０　境界、３３０　ビアホール、３３２　貫通孔、３４０、３８２　配線、３６０　溝、３７０　絶縁層、３８０　デバイス、３９０　保護層、４００　描線装置、４１０　画像処理装置、４２０　画像表示装置、４３０　支持装置、４３２　Ｘステージ、４３４　Ｙステージ、４３６　回転ステージ、４３８　モータ、４４０　参照光源、４５０　撮像装置、４６０　描線部、４６２　アクチュエータ、４６４　吐出ヘッド、４７０　基板保持装置
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決に必須であるとは限らない。
　図１は、試験装置１００の構成要素を分離して模式的に示す図である。試験装置１００は、テストヘッド１１０、パフォーマンスボード１２０およびプローバ１３０を順次積層して形成される。また、試験装置１００は、更に、図示されていないメインフレームに接続して使用され場合もある。
　テストヘッド１１０は、筐体１１２に収容された、チャック１１１、ピンエレクトロニクス１１４およびマザーボード１１９を有する。チャック１１１は、筐体１１２の上面から僅かに突出して、試験を実行する場合に被試験デバイス２００であるウエハ等を保持する。
　ピンエレクトロニクス１１４は、筐体１１２の上部に配され、一端を筐体１１２の上面に露出させたコネクタ１１８を支持する。また、ピンエレクトロニクス１１４は、ケーブル１１３およびコネクタ１１６を介して、コネクタ１１８をマザーボード１１９に電気的に接続される。マザーボード１１９には、この試験装置１００の動作を統括的に制御する回路が実装されると共に、評価結果を蓄積する格納部等も実装される。
　パフォーマンスボード１２０は、筐体１２２に収容された、ピンエレクトロニクス１２４およびチャック１２１を有する。ピンエレクトロニクス１２４は、複数のコネクタ１２６を上面に有する。また、ピンエレクトロニクス１２４は、ケーブル１２３を介して、筐体１２２の下面に露出したコネクタ１２８に接続される。更に、ピンエレクトロニクス１２４には、内部回路１２９が実装される。
　チャック１２１は、筐体１２２の下面から、上方にややオフセットして固定される。試験装置１００において試験が実行される場合、パフォーマンスボード１２０のチャック１２１にはプローブウエハ３００が保持される。
　プローバ１３０は、複数のピンエレクトロニクス１３４を収容する筐体１３２を有する。ピンエレクトロニクス１３４は、それぞれの下端にコネクタ１３６を備える。
　このように、プローバ１３０、パフォーマンスボード１２０、テストヘッド１１０およびプローブウエハ３００は、相互に分離することができる部品として提供される。このような構造により、被試験デバイス２００の種類、実行すべき試験の内容等に応じて、プローブウエハ３００、パフォーマンスボード１２０およびピンエレクトロニクス１３４を任意に組み合わせて広範な試験を実行できる。
　また、接続パッドの配置等の仕様が異なる被試験デバイス２００の試験も、プローブウエハ３００等の一部の部品を交換することにより対応できる。従って、試験装置１００の稼働率を向上させて試験に係るコストを圧縮できる。
　図２は、試験を実行する場合に組み立てられた試験装置１００の構造を模式的に示す図である。なお、図1と共通の構成要素には同じ参照番号を付して重複する説明を省く。
　組み立てられた試験装置１００においては、パフォーマンスボード１２０に対して、プローバ１３０が装着される。このとき、コネクタ１３６、１２６が相互に結合されるのでパフォーマンスボード１２０のコネクタ１２８は、プローバ１３０を介して、チャック１２１に結合される。
　また、チャック１２１の下面には、プローブウエハ３００が保持される。これにより、プローブウエハ３００は、チャック１２１に対して電気的に接続される。
　また、プローバ１３０、パフォーマンスボード１２０およびプローブウエハ３００が一体化された組立体は、テストヘッド１１０の筐体１１２に上方から搭載される。このとき、被試験デバイス２００であるウエハ等が、チャック１１１に搭載される。これにより、被試験デバイス２００はプローブウエハ３００に、コネクタ１１８はコネクタ１２８に、それぞれ結合される。従って、テストヘッド１１０のマザーボード１１９から、パフォーマンスボード１２０、プローバ１３０およびプローブウエハ３００を介した、被試験デバイス２００までの信号経路が形成される。
　試験装置１００における被試験デバイス２００の試験を実行する場合、１枚の被試験デバイス２００に対する試験が終了すると、パフォーマンスボード１２０およびプローブウエハ３００が一体化された組立体を持ち上げて、次の被試験デバイス２００が装入される。これを繰り返すことにより、複数の被試験デバイス２００に対する試験を順次実行できる。
　また、被試験デバイスの仕様が変更になった場合、変更された仕様が、例えば被試験デバイス２００の接続パッドの配置であれば、プローブウエハ３００を、それに応じたものに変更することにより、試験を継続できる。また、試験内容が変更になった場合は、ピンエレクトロニクス１３４のいずれかを変更して対応することができる。
　図３は、被試験デバイス２００の形状を模式的に例示する斜視図である。半導体ウエハである被試験デバイス２００は、その表面に、各々が回路、素子等を形成する複数のダイ２１０をマトリクス状に形成されている。ダイ２１０の各々は、外部に対する電気的接続を形成する場合に使用される、複数の接続パッド２２０を有する。ただし、実際には、ダイ２１０の数および密度は非常に高く、接続パッド２２０の数および密度は更に高い。
　図４は、プローブウエハ３００の形状を示す斜視図である。図４（ａ）は、プローブウエハ３００の上面、即ち、パフォーマンスボード１２０のチャック１２１に接して保持される面を示す。
　当該上面において、プローブウエハ３００は、チャック１２１における接続端子の配置に応じて配置された複数の接続パッド３２０を有する。これにより、プローブウエハ３００がチャック１２１に吸着して保持された場合に、チャック１２１およびプローブウエハ３００が電気的に接続される。なお、図中の点線で示す境界３１０は、被試験デバイス２００におけるダイ２１０の配置を示す。
　図４（ｂ）は、プローブウエハ３００の下面、即ち、試験装置１００が試験を実行する場合に被試験デバイス２００の上面に接する面の形状を模式的に示す。プローブウエハ３００の下面には、被試験デバイス２００の接続パッド２２０に対応した箇所に、プローブウエハ３００側の接続パッド３５０が形成される。
　また、表面においてプローブウエハ３００自身の接続パッド３２０が形成された領域には、プローブウエハ３００を厚さ方向に貫通して形成されたビアホール３３０の下端が現れる。更に、ビアホール３３０および接続パッド３５０は、配線３４０により電気的に結合される。このような構造により、プローブウエハ３００の上面の接続パッド３２０は、ビアホール３３０および配線３４０を介して、下面の接続パッド３５０に結合される。
　図５は、プローブウエハ３００の製造工程を示す断面図である。まず、図５（Ａ）に示すように、ビアホール３３０の形成段階として、シリコンウエハ等の半導体基板３０１に、半導体基板３０１の表裏を貫通する貫通孔を形成した後、当該貫通孔に導体材料を充填してビアホール３３０を形成する。なお、この実施形態においては、ビアホール３３０は、ダイ２１０の境界３１０上に形成される。
　次に、図５（Ｂ）に示すように、表面側の接続パッド３２０の形成段階として、半導体基板３０１の上面において、ビアホール３３０の上端に接続パッド３２０が形成される。これにより、半導体基板３０１の上面に、チャック１２１に対して電気的な結合を形成する接続パッド３２０が形成される。
　なお、ここまでのビアホール形成段階および表面側接続パッド形成段階は、所与の遮光パターンを有するマスクを用いたマスクプロセスを含んでもよい。即ち、特定仕様のチャック１２１を含む試験装置１００において、チャック１２１に対する接続パッド３２０の仕様および配置は一定になる。従って、繰り返し使用できるマスクを用いて、定型の中間製品を予め量産して用意しておくことができる。更に、別の仕様のプローブウエハ３００を製造する場合には、後述するように、半導体基板３０１下面の導体パターンを形成すれば、短期間で機種毎の仕様に応じたプローブウエハ３００を調製できる。
　これに対して、半導体基板３０１の下面に形成する配線３４０および接続パッド３５０の配置は、被試験デバイス２００における接続パッド２２０の配置に応じて異なる場合がある。そこで、以下に説明する、半導体基板３０１の裏面側の導体パターンを形成段階は、被試験デバイス２００の仕様に応じて、個別に実行される。
　即ち、被試験デバイス２００の仕様が判った段階で、図５（Ｃ）に示すように、半導体基板３０１の下面に、ビアホール３３０の下端から延在する配線３４０が形成される。また、図５（Ｄ）に示すように、配線３４０の先端に、接続パッド３５０が形成される。なお、図５（Ｃ）に示す段階と、図５（Ｄ）に示す段階との順序は、逆にすることもできる。
　このような一連の手順により、被試験デバイス２００の接続パッド２２０に対応した位置に配置された裏面側の接続パッド３５０と、ビアホール３３０の裏面側端部および裏面側の接続パッド３５０とを電気的に接続する裏面側の配線３４０とが形成される。従って、半導体基板３０１に、チャック１２１に対する接続パッド３２０と、被試験デバイス２００に対する接続パッド３５０と、接続パッド３２０、３５０を相互に接続するビアホール３３０および配線３４０を備えたプローブウエハ３００が形成される。
　なお、上記のように、配線３４０および接続パッド３５０は、被試験デバイス２００の仕様に応じて個別に形成される。このため、以下に説明するような描線装置４００を用いて形成することが好ましい。
　図６は、配線３４０および接続パッド３５０を形成する場合に使用し得る描線装置４００の構造を模式的に示す図である。描線装置４００は、筐体４０１の内部に収容された支持装置４３０、参照光源４４０、撮像装置４５０および描線部４６０と、ケーブル４８０を介して筐体４０１に外部から接続された画像処理装置４１０および画像表示装置４２０とを備える。
　支持装置４３０は、Ｘステージ４３２、Ｙステージ４３４、回転ステージ４３６を含む。Ｘステージ４３２は、モータ４３８により駆動され、図中に矢印Ｘにより示す方向に移動する。Ｙステージ４３４は、図示されていないモータにより、Ｘステージ４３２と直交する方向に、水平に移動する。
　更に、回転ステージ４３６は、Ｘステージ４３２およびＹステージ４３４を、水平面内で回転させる。これらＸステージ４３２、Ｙステージ４３４、回転ステージ４３６の動作を組み合わせることにより、Ｘステージ４３２上の基板保持装置４７０に保持されたプローブウエハ３００を、任意の方向に移動させることができる。なお、プローブウエハ３００は、表面側の接続パッド３２０が形成された表面を基板保持装置４７０に保持され、裏面を上に向けて搭載される。
　参照光源４４０は、支持装置４３０に搭載されたプローブウエハ３００に向かって参照光を照射する。撮像装置４５０は、プローブウエハ３００により反射された参照光を撮像して、プローブウエハ３００の特定の位置、例えば、アラインメントマークを検出すると共に、支持装置４３０の動作に伴うプローブウエハ３００の移動量を精密に測定する。
　描線部４６０は、アクチュエータ４６２および吐出ヘッド４６４を含む。吐出ヘッド４６４は、導電性インク等の液体状の導電材料を下方に向かって吐出する。吐出するタイミングは、後述する画像処理装置４１０により指示される。アクチュエータ４６２は、吐出ヘッド４６４を昇降させ、支持装置４３０に搭載されたプローブウエハ３００と吐出ヘッド４６４との間隔を調節する。
　これにより、液体状の導電材料を、プローブウエハ３００に精度よく付着させ、配線３４０、接続パッド３５０等の導電パターンを形成できる。なお、吐出ヘッド４６４は、導電材料に替えて、液滴状の絶縁材料を吐出してプローブウエハ３００に付着させることもできる。これにより、例えば、配線３４０を被覆する絶縁層を形成することもできる。
　画像表示装置４２０は、画像処理装置４１０を介して、撮像装置４５０が撮像したプローブウエハ３００の映像を表示できる。これにより、描線部４６０により形成される配線３４０、接続パッド３５０等を監視できる。
　また、支持装置４３０に、被試験デバイス２００を搭載して撮像装置４５０により被試験デバイス２００を撮像することにより、被試験デバイス２００の接続パッド２２０の位置を測定することもできる。画像処理装置４１０は、こうして獲得した接続パッド２２０の位置を示す情報に対応して、プローブウエハ３００の裏面に、接続パッド３５０を配置できる。
　このようにして、被試験デバイス２００に対する電気的接続を形成するプローブウエハ３００を製造する製造方法であって、半導体基板３０１に、半導体基板３０１を表裏に貫通するビアホール３３０を形成するビアホール形成段階と、ビアホール３３０の表面側端部に接続された表面側の接続パッド３２０を、半導体基板３０１の表面に形成する表面側接続パッド形成段階と、半導体基板３０１の裏面に向かって液滴状の導電材料を吐出して付着させることにより、被試験デバイス２００の接続パッド２２０に対応した位置に配置された裏面側の接続パッド３５０と、ビアホール３３０の裏面側端部および裏面側の接続パッド３５０を電気的に接続する裏面側の配線３４０とを形成する裏面側導体パターン形成段階とを含むプローブウエハ製造方法が実施される。
　なお、表面側の接続パッド３２０の形成も、半導体基板３０１の表面に向かって液滴状の導電材料を吐出して付着させる手順を含んでもよい。これにより、表面導体パターンも、任意の仕様で迅速に製造できる。
　図７は、他の形態に係るプローブウエハ３００の構造と製造方法を示す断面図である。図７（Ａ）は、図５に示した一連の工程のうち、図５（Ｂ）に示した段階、即ち、ビアホール３３０および表面側の接続パッド３２０が形成された後に実行される段階を示す。
　図７（Ａ）に示すように、この段階においては、半導体基板３０１の裏面側における配線３４０および接続パッド３５０の形成に先立って、半導体基板３０１の裏面に、溝３６０を形成する。溝３６０は、微細加工用ロボットを用いた切削加工等により、配線３４０が形成される領域に形成される。また、溝３６０の深さは、図７（Ｂ）に示す次の段階で形成される配線３４０の厚さよりも小さいか等しい。
　こうして溝３６０を形成された半導体基板３０１の裏面には、図７（Ｂ）に示すように、配線３４０が形成される。これにより、配線３４０が、半導体基板３０１の裏面から隆起することがない。
　続いて、図７（Ｃ）に示すように、裏面側の接続パッド３５０が形成される。接続パッド３５０は、その頂面が、半導体基板３０１の裏面から突出する厚さを有する。このような構造により、接続パッド３５０による良好な接触を期することができる。
　このように、裏面側配線形成段階に先立って、裏面側の配線３４０が形成される領域において、半導体基板３０１に溝３６０を形成する溝形成段階を更に含んでもよい。これにより、配線３４０の膜厚を大きくして電気抵抗を低減できると共に、配線３４０自体の強度を向上させることができる。
　なお、プローブウエハ３００の裏面に対する電気的接続は、厚さ方向には導電性を有するが、面方向へは絶縁性を有する異方導電性シートを好ましく使用することができる。異方導電性シートは弾性を有するので、パッド等によりプローブウエハ３００の表面に生じる起伏を吸収して良好な導通を形成できる。換言すれば、配線３４０が電気的な要求仕様を満たしていれば、溝３６０を形成する段階は省いても差し支えない。
　図８は、更に他の形態に係るプローブウエハ３００の構造と製造方法を示す断面図である。この実施形態において、プローブウエハ３００を形成する半導体基板３０１は、予め表面に形成されたデバイス３８０を有している。また、デバイス３８０は、その周囲において、半導体基板３０１表面に形成された絶縁層３７０により、他のデバイス、配線、パッド等から絶縁されている。
　このような半導体基板３０１を用いてプローブウエハ３００を製造する場合は、図８（Ａ）に示すように、まず、ビアホール３３０を形成する領域を含み、当該領域よりも広い領域に、保護材料により形成された保護層３９０が形成される。保護層３９０は、絶縁層３７０を厚さ方向に貫通して形成される。
　このように、プローブウエハ３００の製造方法は、ビアホール３３０が形成される領域および絶縁層３７０の間を遮断する保護層３９０を形成する保護層形成段階を含んでもよい。これにより、液体の浸潤し易い多孔質の絶縁材料を用いて絶縁層３７０を形成することができる。従って、半導体基板３０１の寄生容量を低減して、信号品質を高く保つことができる。
　続いて、図８（Ｂ）に示すように、保護層３９０の形成された領域に、貫通孔３３２が形成される。このとき、貫通孔３３２の周囲には保護層３９０が残る。これにより、貫通孔３３２は保護層３９０により包囲される。従って、貫通孔３３２の内面には、絶縁層３７０が露出されない。
　保護層形成段階は、ビアホール３３０が形成される領域を包囲して保護層３９０を形成する手順を含んでもよい。更に、プローブウエハ３００の製造方法において、保護層３９０により包囲された領域にレーザを照射して絶縁層３７０および半導体基板３０１を穿孔する手順を含むビアホール形成段階を備えてもよい。これにより、保護層３９０に包囲されたビアホール３３０を確実に形成できる。
　次に、図８（Ｃ）に示すように、貫通孔３３２の内部に導体材料を充填して、ビアホール３３０が形成される。この段階において、ビアホール３３０のプラグを、例えば、メッキ法による金属材料により形成した場合も、貫通孔３３２の内面は保護層３９０により被覆されているので、絶縁層３７０が湿潤環境に接触することがない。
　このように、絶縁層３７０は、空孔を含む低誘電材料により形成されてもよい。これにより、多くは多孔質で液体が浸潤し易いので、メッキ法等の湿潤環境に適さないといわれる多孔質低誘電体材料を用いてプローブウエハ３００を形成できる。
　換言すれば、上記保護層形成段階は、絶縁層３７０を液体に触れさせる処理に先立って実行されることが好ましい。これにより、保護層３９０が形成された後は、液体に触れる処理を任意に実行できる。
　以下、図８（Ｄ）に示すように、また、図５（Ｃ）および図５（Ｄ）に示した場合と同様に、半導体基板３０１の裏面に、配線３４０および接続パッド３５０が形成される。また、要求に応じて、半導体基板３０１表面のデバイス３８０を接続パッド３２０等に接続する表面側の配線３８２を付加的に形成してもよい。
　このように、保護層形成段階は、半導体基板３０１の表面に対して垂直な方向について、絶縁層３７０を貫通して保護層３９０を形成する手順を含んでもよい。これにより、ビアホール３３０およびデバイス３８０の間を、保護層３９０により確実に遮断して、デバイス３８０の短絡等を確実に防止できる。
　このように、半導体基板３０１においてビアホール３３０から離間した位置に配されたデバイス３８０を形成する素子形成段階と、ビアホール３３０およびデバイス３８０の間を絶縁する絶縁層３７０の透湿性よりも低い透湿性を有して、ビアホール３３０が形成される領域、および、デバイス３８０が形成される領域の間に配された保護層３９０を、ビアホール形成段階に先立って形成する保護層形成段階を更に含んでもよい。これにより、ビアホール３３０の内面に、絶縁層３７０の空孔が連通することがなくなり、液体に触れさせる処理をした場合に、絶縁層３７０に液体が浸潤して絶縁不良を起こすことが防止される。
　なお、実施の形態を参照して説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加え得ることが当業者に明らかである。また、その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることは、請求の範囲の記載から明らかである。

Claims (11)

  1. 　被試験デバイスに対する電気的接続を形成するプローブウエハを製造するプローブウエハ製造方法であって、
    　半導体基板に、前記半導体基板を表裏に貫通するビアホールを形成するビアホール形成段階と、
    　前記ビアホールの前記表面の側の端部に接続された表面側接続パッドを、前記半導体基板の表面に形成する表面側接続パッド形成段階と、
    　前記半導体基板の裏面に向かって液滴状の導電材料を吐出して付着させることにより、被試験デバイスの接続パッドに対応した位置に配置された裏面側接続パッドと、前記ビアホールの裏面側端部および前記裏面側接続パッドを電気的に接続する裏面側配線とを形成する裏面側導体パターン形成段階と
    　を含むプローブウエハ製造方法。
  2. 　前記ビアホール形成段階および前記表面側接続パッド形成段階の少なくとも一方は、所与の遮光パターンを有するマスクを用いたマスクプロセスを含む請求項１に記載のプローブウエハ製造方法。
  3. 　前記表面側接続パッド形成段階は、前記半導体基板の前記裏面に向かって液滴状の導電材料を吐出して付着させる手順を含む請求項２に記載のプローブウエハ製造方法。
  4. 　前記裏面側導体パターン形成段階に先立って、前記裏面側配線が形成される領域において、前記半導体基板に溝を形成する溝形成段階を更に含む請求項３に記載のプローブウエハ製造方法。
  5. 　前記半導体基板において前記ビアホールから離間した位置に配された半導体素子を形成する素子形成段階と、
    　前記ビアホールおよび前記デバイスの間を絶縁する絶縁層の透湿性よりも低い透湿性を有し、前記ビアホールが形成される領域、および、前記半導体素子が形成される領域の間に配された保護層を、前記ビアホール形成段階に先立って形成する保護層形成段階を更に含む請求項３に記載のプローブウエハ製造方法。
  6. 　前記保護層形成段階は、前記ビアホールが形成される領域および前記絶縁層の間を遮断する前記保護層を形成する手順を含む請求項５に記載のプローブウエハ製造方法。
  7. 　前記保護層形成段階は、前記ビアホールが形成される領域を包囲して前記保護層を形成する手順を含む請求項６に記載のプローブウエハ製造方法。
  8. 　前記保護層形成段階は、前記半導体基板の表面に対して垂直な方向について、前記絶縁層を貫通して前記保護層を形成する手順を含む請求項７に記載のプローブウエハ製造方法。
  9. 　前記絶縁層は、空孔を含む低誘電材料により形成される請求項８に記載のプローブウエハ製造方法。
  10. 　前記保護層形成段階は、前記絶縁層を液体に触れさせる処理に先立って実行される請求項９に記載のプローブウエハ製造方法。
  11. 　前記ビアホール形成段階は、前記保護層により包囲された領域にレーザを照射して前記絶縁層および前記半導体基板を穿孔する段階を含む請求項１０に記載のプローブウエハ製造方法。
PCT/JP2008/060170 2008-06-02 2008-06-02 プローブウエハ製造方法 WO2009147718A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2008/060170 WO2009147718A1 (ja) 2008-06-02 2008-06-02 プローブウエハ製造方法
JP2010515751A JP5475657B2 (ja) 2008-06-02 2009-05-28 プローブ装置製造方法
PCT/JP2009/002366 WO2009147804A1 (ja) 2008-06-02 2009-05-28 プローブ装置製造方法
TW098118192A TWI393201B (zh) 2008-06-02 2009-06-02 探測裝置製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/060170 WO2009147718A1 (ja) 2008-06-02 2008-06-02 プローブウエハ製造方法

Publications (1)

Publication Number Publication Date
WO2009147718A1 true WO2009147718A1 (ja) 2009-12-10

Family

ID=41397809

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2008/060170 WO2009147718A1 (ja) 2008-06-02 2008-06-02 プローブウエハ製造方法
PCT/JP2009/002366 WO2009147804A1 (ja) 2008-06-02 2009-05-28 プローブ装置製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/002366 WO2009147804A1 (ja) 2008-06-02 2009-05-28 プローブ装置製造方法

Country Status (2)

Country Link
TW (1) TWI393201B (ja)
WO (2) WO2009147718A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221834A1 (en) 2017-05-29 2018-12-06 Samsung Electronics Co., Ltd. Wafer probe card, analysis apparatus including the same, and method of fabricating the wafer probe card
EP3610275A4 (en) * 2017-05-29 2020-04-29 Samsung Electronics Co., Ltd. WAFER PROBE CARD, ANALYSIS APPARATUS COMPRISING SAID CARD AND METHOD FOR MANUFACTURING THE WAFER PROBE CARD

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011149938A (ja) * 2010-01-22 2011-08-04 Kodi-S Co Ltd フィルムタイプのプローブユニット及びその製造方法
US10229877B2 (en) 2016-06-22 2019-03-12 Nanya Technology Corporation Semiconductor chip and multi-chip package using thereof
WO2018216245A1 (ja) * 2017-05-23 2018-11-29 三菱電機株式会社 プレート式熱交換器及びヒートポンプ式給湯システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274252A (ja) * 1998-03-19 1999-10-08 Mitsubishi Electric Corp 半導体装置の検査装置及びその検査方法
JP2006005109A (ja) * 2004-06-17 2006-01-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006322876A (ja) * 2005-05-20 2006-11-30 Seiko Epson Corp 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274252A (ja) * 1998-03-19 1999-10-08 Mitsubishi Electric Corp 半導体装置の検査装置及びその検査方法
JP2006005109A (ja) * 2004-06-17 2006-01-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006322876A (ja) * 2005-05-20 2006-11-30 Seiko Epson Corp 半導体装置の検査プローブ及び半導体装置の検査プローブの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221834A1 (en) 2017-05-29 2018-12-06 Samsung Electronics Co., Ltd. Wafer probe card, analysis apparatus including the same, and method of fabricating the wafer probe card
EP3610275A4 (en) * 2017-05-29 2020-04-29 Samsung Electronics Co., Ltd. WAFER PROBE CARD, ANALYSIS APPARATUS COMPRISING SAID CARD AND METHOD FOR MANUFACTURING THE WAFER PROBE CARD
US10761146B2 (en) 2017-05-29 2020-09-01 Samsung Electronics Co., Ltd. Wafer probe card for evaluating micro light emitting diodes, analysis apparatus including the same, and method of fabricating the wafer probe card

Also Published As

Publication number Publication date
TWI393201B (zh) 2013-04-11
TW200952108A (en) 2009-12-16
WO2009147804A1 (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
CN105307380B (zh) 关于印刷电路板的层深度感测的步进钻孔测试结构
KR101106968B1 (ko) 콘택터, 프로브 카드 및 콘택터의 실장방법
US20020053463A1 (en) Robust, small scale electrical contactor
JP2005524239A5 (ja)
JP6087630B2 (ja) カスタマイズ層を有する配線基板
WO2009147718A1 (ja) プローブウエハ製造方法
US20120081140A1 (en) Probe card
JP2009294187A (ja) 電子部品の試験装置用部品及び試験方法
JP4343256B1 (ja) 半導体装置の製造方法
JP6280913B2 (ja) 特別仕様の端子を収容するための充填ビアを有する配線基板
KR101990458B1 (ko) 프로브 카드 및 그 제조방법
KR102002256B1 (ko) Ｒｆ 칩 테스트를 위한 필름 타입 프로브 카드
JP4209696B2 (ja) 電気的接続装置
KR101167509B1 (ko) 프로브 카드 및 이의 제조방법
JP5475657B2 (ja) プローブ装置製造方法
JP4960854B2 (ja) 電子部品検査装置用配線基板
US7559773B2 (en) Electrical connecting apparatus
JP3596500B2 (ja) 半導体検査装置の製造方法、半導体検査装置および半導体装置の検査方法
JP2004138576A (ja) 電気的接続装置
KR101531767B1 (ko) 프로브 카드
KR101106607B1 (ko) 반도체 장치의 시험 장치
JP2008039639A (ja) 接触式計測用プローブ
KR20080054738A (ko) 프로브 카드
JP2008226880A (ja) 回路基板およびこれを用いた電気的接続装置
KR101047009B1 (ko) 프로브용 기판 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08764983

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08764983

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP