JP6280913B2 - 特別仕様の端子を収容するための充填ビアを有する配線基板 - Google Patents

特別仕様の端子を収容するための充填ビアを有する配線基板 Download PDF

Info

Publication number
JP6280913B2
JP6280913B2 JP2015505895A JP2015505895A JP6280913B2 JP 6280913 B2 JP6280913 B2 JP 6280913B2 JP 2015505895 A JP2015505895 A JP 2015505895A JP 2015505895 A JP2015505895 A JP 2015505895A JP 6280913 B2 JP6280913 B2 JP 6280913B2
Authority
JP
Japan
Prior art keywords
wiring board
vias
terminal
conductive
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015505895A
Other languages
English (en)
Other versions
JP2015528097A (ja
Inventor
パウエル，ショーン
Original Assignee
フォームファクター， インコーポレイテッド
フォームファクター， インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォームファクター， インコーポレイテッド, フォームファクター， インコーポレイテッド filed Critical フォームファクター， インコーポレイテッド
Publication of JP2015528097A publication Critical patent/JP2015528097A/ja
Application granted granted Critical
Publication of JP6280913B2 publication Critical patent/JP6280913B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

[0001] 何らかの形態のエレクトロニクスを取り入れた非常に多くの製品が、毎年世界中で販売されている。電子回路は、しばしば、集積回路と、プリント回路基板と共に使用される集積回路チップとを備える。種々の電子デバイスは、機能性および製造時の品質管理を確実にするために、試験されることが多い。多くの異なる設計の電子デバイスに対して、電子デバイスおよび電子デバイスの構成部品を試験するための様々な設計が使用されている。
[0002] 図１Ａおよび図１Ｂは、電子デバイスを試験するためのプローブカードで使用される従来技術の配線基板１０２（例えば、プリント回路基板）の一例を示している。配線基板１０２は、一面上の導電性端子１０４と、反対面上の導電性端子１０６と、配線基板１０２を貫通して端子１０４と端子１０６とを接続する導電性ビア１０８とを備える。典型的には、配線基板１０２の一面上の個々の端子１０４は、導電性のトレース（図示なし）により相互接続されてよく、配線基板１０２の反対面上個々の端子１０６は、同様に、トレース（図示なし）により相互接続されてもよい。また、抵抗器、コンデンサ、インダクタ、トランジスタ、集積回路などの電子回路素子は、端子１０４または端子１０６のひとつひとつに取り付けられ得る。時に、そのような電子回路素子を収容するために配線基板１０２をカスタマイズするのが望ましい。例えば、状況によっては、ある電子回路素子（図示なし）を収容するために必要な端子１０４および／または端子１０６のサイズおよび／またはそれらの間隔は、トレース（図示なし）を収容するためのものよりも大きい場合がある。
[0003] 図２は、ストック端子２１４、２１６用のストックビア２０８、２１２を有する２つのストック配線基板２０２、２０６を利用し、ストック端子２１４よりも大きい端子２１８を要する電子回路素子２２０を収容する従来技術の一例を示している。図２に示す例では、電子素子２２０の入力および／または出力（以下、入力／出力と呼ぶ）を収容するために、第１配線基板２０２上により大きい端子２１８が必要とされることが想定されている。また、端子２１８は、第１配線基板２０２上のストック端子２１４よりも大きいことも想定されている。図示されるように、配線基板２０２と２０６の間には、これらの配線基板に貼付される絶縁層２０４が配置され、第１基板２０２上のより大きい端子２１８を第２基板２０６上の特別な端子２２４に接続させるために、新しいビア２１０が、両配線基板２０２、２０６および絶縁層２０４を貫通して設けられる。電子回路素子２２０の入力／出力２２２は、第１配線基板２０２上のより大きい端子２１８に取り付けることができる。端子２１８はストック端子２１４よりも大きいため、図２に示す例では、第１配線基板２０２において各端子２１８がストックビアの１つ２０８ａを覆う。絶縁層２０４は、確実に、覆われたビア２０８ａが第２基板２０６内の対応するビア２１２ａに電気的に接続されず、これらのビア２０８ａ／２１２ａが電子回路素子２２０の入力／出力２２２に意図せぬ電気接続をもたらす恐れが無いようにするものである。
[0004] 図２の技術は、より大きい端子２１８を第１配線基板２０２上に配置し、電子回路素子２２０の入力／出力２２２の要件に対応できるようにするものの、２つの配線基板２０２、２０６および絶縁層２０４を必要とし、さらに第１配線基板２０２内の他のビア２０８を第２配線基板２０６内の対応するビア２１２に接続させるための追加の要素（図示なし）を設けなければならない。本発明の実施形態は、配線基板に関する分野における改良であって、図２に示した従来技術の前述した１つ以上の問題および／または他の問題を克服し得る改良を提供する。
[0005] いくつかの実施形態において、第１表面から反対表面に複数の導電性ビアを有する配線基板の第１表面上に特別仕様の導電性端子を設けるプロセスであって、複数のビアのうち第１ビアにおいて、第１表面から配線基板内へ孔を形成し、それにより第１表面から配線基板内までの間隙内にある第１ビアの全ての導電性材料を除去することを含み得る。さらに、このようなプロセスは、孔内に電気絶縁材料を堆積させることであって、電気絶縁材料は、全ての残存する前記第１ビアの導電性材料と配線基板の第１表面との間に配置されるように、堆積させることと、特別仕様の端子が、第１ビアに隣接する第２ビアには接触するが、第１ビアには接触せずに覆う、配線基板の前記第１表面および絶縁材料上に特別仕様の端子を設けることと、を含み得る。
[0006] 特別仕様の端子は、第１および第２ビアと、さらに複数のビアのうちの第３ビアとを覆い得る。特別仕様の端子は、第２ビアのみに電気的に接続され得る。プロセスは、さらに、第３ビアにおいて、第１表面から配線基板内へと第２の孔を形成し、それにより第１表面から配線基板内に延在する第２間隙内にある第３ビアの全ての導電材料を除去することを含んでもよい。また、プロセスは、さらに、第３ビアの残存する導電材料の全てと配線基板の第１表面との間に電気絶縁材料が配置されるように、電気絶縁材料を第２の孔内に堆積することを含んでもよい。配線基板は、電子デバイスの試験において使用され得る。
[0007] いくつかの実施形態において、プローブカードアセンブリは、プローブ基板から延在し、かつ試験対象の電子デバイスの端子に接触するように配置される導電性プローブと、電子デバイスの試験を制御するためのテスタへの電気的インタフェースを備える配線基板と、を備え得る。インタフェースはプローブに電気的に接続される。配線基板は、さらに、第１表面および反対表面と、反対表面から配線基板内に延在し、第１表面に至る前に終了する導電性材料を含む導電性第１ビアと、それぞれが第１表面から反対表面へ導電性を有する複数の導電性第２ビアと、第１ビアを被覆し、かつ第１ビアに電気的に接触することなく第１ビアに隣接する第２ビアの１つに接触するように、第１表面上に配置される特別仕様の導電性端子と、を備え得る。第１ビアは、第１ビアの孔内に配置される電気絶縁材料をさらに備えてもよい。
[0008] 図１Ａおよび１Ｂは、配線基板の両面上の端子同士を電気的に接続する貫通ビアを有する従来技術の配線基板の一例を示す。 [0009] 図２は、配線基板用の特別仕様の大きい端子を設ける従来技術を示す。 [0010] 図３は、本発明の実施形態に従い、配線基板に特別仕様の端子を設けるプロセスの一例を示す。 [0010] 図４は、本発明の実施形態に従い、配線基板に特別仕様の端子を設けるプロセスの一例を示す。 [0010] 図５は、本発明の実施形態に従い、配線基板に特別仕様の端子を設けるプロセスの一例を示す。 [0010] 図６は、本発明の実施形態に従い、配線基板に特別仕様の端子を設けるプロセスの一例を示す。 [0010] 図７は、本発明の実施形態に従い、配線基板に特別仕様の端子を設けるプロセスの一例を示す。 [0010] 図８は、本発明の実施形態に従い、配線基板に特別仕様の端子を設けるプロセスの一例を示す。 [0010] 図９は、本発明の実施形態に従い、配線基板に特別仕様の端子を設けるプロセスの一例を示す。 [0011] 図１０は、本発明のいくつかの実施形態に従い、図３〜９に示されたプロセスに従ってカスタマイズされた配線基板を有するプローブカードアセンブリの一例を示す。
[0012] 本明細書は、特別仕様の端子を収容するための充填ビアを有する配線基板の例示的な実施形態および用途について説明する。しかし、本発明は、それらの例示的な実施形態および用途にも、あるいはそれらの例示的な実施形態および用途が機能する態様または本明細書で説明される態様にも限定されない。さらに、図面は、簡略化した図または部分的な図を示す場合もあり、図面内の要素の寸法は、明確性のために、誇張やその他の方法で比率通りではない場合もある。さらに、本明細書では、「〜上（on）」「〜に取り付けられる（attached to）」または「〜に結合される（coupled to）」といった用語が使用されるが、ある物体（例えば、材料、層、基板など）が、直接的に、別の物体上にある、取り付けられている、あるいは結合されている否か、あるいは、ある物体と別の物体との間に一つ以上の介在物があるか否かは問わず、この物体は別の物体上にある、取り付けられる、または結合されると言うことができる。また、方向（例えば、〜より上の(above)、〜より下の(below)、上部(top)、底部(bottom)、側面(side)、上へ(up)、下へ(down)、〜の下(under)、〜の上方(over）、上部の(upper)、下部の(lower)、水平方向、垂直方向、「ｘ」、「ｙ」、「ｚ」、等）が提示されている場合、これらの方向は、相対的であり、かつ例示のみを目的として、例示および説明を容易にするために提示されたものであり、限定は意図していない。さらに、要素のリスト（例えば、要素ａ、ｂ、ｃ）に言及する場合、このような言及は、リストされた要素自体、これらのうち全てではない複数の要素の組み合わせ、および／またはリストされた要素全ての組み合わせのいずれか１つを含むことが意図される。
[0013] 本明細書で使用される「実質的に」は、意図された目的のために作用するのに足る程度であることを意味する。「それらのもの（ones）」は、２つ以上のものを意味する。
[0014] いくつかの実施形態において、配線基板は、第１サイズの標準的な導電性端子用のサイズおよび間隔を有する複数の導電性ビアを含んでよく、その間隔は、異なるサイズの特別仕様の端子を収容するために変更することができる。図３〜９は、本発明のいくつかの実施形態に従い、電子回路素子９０２用に構成された特別仕様の端子８０４を収容するために、配線基板３０２内の選択された導電性ビア３０８を電気絶縁材料６０２で裏込めする（back filling）プロセスの一例を示している。図１０は、図３〜９のプロセスにより完成した配線基板９００がプローブカードアセンブリ１００８と共に使用され得る用途の一例を示す。
[0015] 図３は、外側表面３０４および３０６と、第１表面３０４から第２表面３０６までの複数の導電性ビア３０８とを有する配線基板３０２の一例を示す。配線基板３０２は、電気的に絶縁性であり、例えば、プリント回路基板などの配線基板であってよい。各ビア３０８は、導電性材料（例えば、銅、金、銀などの導電性材料）を含み得る。図３において、各ビア３０８は、貫通孔３１０および導電性の側壁３１２を備えるものとして図示されている。側壁３１２は、例えば、上述した導電性材料を含み得る。あるいは、そのような導電性材料は、貫通孔３１０が無くなるように各ビア３０８を完全に埋めてもよい。そのような場合であっても、隣接するビア３０８どうしの間隔Ｓは、配線基板３０２の第１表面３０４上に標準端子８０２と、第２表面３０６上に標準端子８０６とを収容するように選択され得る（図８および９を参照）。端子８０２および８０６は、隣接するビア３０８間の間隔Ｓに対応するようにサイズが決められるため、「標準」と呼ばれる。つまり、本明細書で使用する「標準端子」とは、隣接する端子８０２間の間隔Ｓよりも十分に小さくなるようにサイズが決められているため、１つの標準端子（例えば、標準端子８０２のうちの１つ）がビア３０８の１つに接続された配線基板３０２の表面（例えば、３０４）上に配置され、第２の標準端子（例えば、標準端子８０２のうちの別の１つ）がビア３０８のうちの第１のビアに直接隣接した第２のビア３０８に接続された配線基板３０２の同一表面上に配置され得る。間隔Ｓは、図３では隣接する３０８の対ごとに同一であるように図示されているが、その代わりに、間隔Ｓは隣接するビア３０８の対ごとに異なってもよい。
[0016] 図３〜９に示す例では、図示および説明の簡素化を目的として、特別仕様の端子８０４（図８および９参照）は配線基板３０２の第１表面３０４上に設けられ、そのような特別仕様の端子８０４のそれぞれは第１表面３０４上にてビア３０８ａの１つと接続され得ることが想定されている。（特別仕様の端子８０４が接続されることになるビア３０８は、３０８ａと示す。）本明細書で使用されるように、図８および９の８０４のような「特別仕様の端子」は、上述した８０２および８０６のような「標準端子」のいずれとも異なるサイズを有する端子である。例えば、特別仕様の端子８０４は、標準端子よりも大きくてよく、そのような例が図３〜９に示されている。いくつかの実施形態では、配線基板３０２に取り付けられるべき電子回路素子９０２（図９参照）の入力および／または出力９０４が、隣接するビア３０８間の間隔Ｓに対応する標準端子８０２よりも大きい端子を要するために、標準端子８０２よりも大きい端子８０４が必要な場合もある。
[0017] 図示したように、図３〜９に示す例の特別仕様の端子８０４のそれぞれは、第１表面３０４上の特別仕様の端子８０４がビア３０８の２つ以上を覆うのに足る程度に、隣接するビア３０８間の間隔Ｓよりも大きくてよい。（上述したように、特別仕様の端子８０４が接続されることになるビア３０８は、図３〜９において３０８ａと示され、特別仕様の端子８０４に覆われるビア３０８は、ビア３０８ｂと示される。）図示した例では、各特別仕様の端子８０４は、２つのビア３０８ｂを覆うが、特別仕様の端子８０４は、それよりも少ないまたは多いビア３０８ｂ上を覆ってもよい。そのような場合は、より大きい端子８０４は、ビア３０８ｂを改良しない場合のようにいくつものビア３０８ｂに接触するのではなく、確実にビア３０８ａの１つのみに接触することが望ましいことがある。
[0018] 図４および５を参照すると、覆われたビア３０８ｂの１つにおいて、第１表面３０４から配線基板２０２内へ孔５０２が形成され得る。例えば、穿孔工具４０２により、第１表面３０４およびビア３０８ｂ内へと孔５０２を穿孔することができる。図５に示すように、これにより、ビア３０８ｂにおいて配線基板３０２の第１表面３０４内に部分的に孔５０２を作ることができる。孔５０２は、第１表面３０４とビア３０８ｂの導電性材料との間の間隙Ｇ内にあるビア３０８ｂの全ての電性材料を除去するのに足る程度に第１表面３０４内に深く形成され得る。図５に示す例では、孔５０２は、導電性の側壁３１２と配線基板３０２の第１表面３０４との間に間隙Ｇを作り出すのに足る程度に、ビア３０８ｂの導電性の側壁３１２を除去することができる。したがって、間隙Ｇは導電性ではなく、導電性の側壁３１２と配線基板３０２の第１表面３０４上に存在するあらゆる接点との間の導電を防止するのに十分な大きさであり得る。
[0019] 図６に示すように、孔５０２には、電気絶縁材料６０２が充填され得る。例えば、孔５０２には、絶縁材料６０２が過剰充填され、絶縁材料６０２の（図６における）上面が配線基板３０２の第１表面３０４と実質的に平面になるように、余分な絶縁材料６０２が除去されてもよい。これにより、図６に示すように、ビア３０８ｂの導電性の側璧３１２は配線基板３０２の第１表面３０４から電気的に絶縁され得る。
[0020] ビア３０８ｂのそれぞれは、図４および５に示すように穿孔され、図６に示すように絶縁材料６０２で充填され、図７に示すように覆われたビア３０８ｂのそれぞれが配線基板３０２の第１表面３０４から電気的に絶縁される。絶縁材料６０２は、ビア３０８ｂの貫通孔３１０も充填するものとして図６〜９に例示されているが、絶縁材料６０２は、孔５０２のみ、または孔５０２と貫通孔３１０の一部のみを充填してもよい。
[0021] 当然のことながら、特別仕様の端子８０４に対応するビア３０８ａおよび３０８ｂのうち、ビア３０８ａのみが、配線基板３０２の第２表面３０６から第１表面３０４まで導電性を有する。図８に示すように、特別仕様の端子８０４は、ビア３０８ａと接触し、ひいては電気的に接続する一方、ビア３０８ｂとは、特別仕様の端子８０４がこのビア３０８ｂを覆うにもかかわらず、接触も電気的な接続もしない状態で、配線基板の第１表面上に設けられ得る。さらに図８に示されるように、標準端子８０２は、ビア３０８と接触し、ひいては電気的接続した状態で第１表面３０４上に設けられ得る。同様に、図８に示されるように、標準端子８０６は、ビア３０８に接触し、ひいては電気的に接続した状態で、配線基板３０２の第２表面３０６上に設けられ得る。しかし、当然ながら、第２表面３０６でビア８０６ｂに接触している標準端子８０６ｂは、対応する特別仕様の端子８０４とは電気的に接続されない。むしろ、第２表面４０６でビア８０６ａと接触している標準端子８０６ａのみが対応する特別仕様の端子８０４と電気的に接続される。
[0022] 標準端子８０２および特別仕様の端子８０４は、配線基板３０６の第１表面３０４上に任意の好適な態様で設けられ得る。例えば、標準端子８０２および特別仕様の端子８０４は、第１表面３０４上に導電性材料（例えば銅、金、銀などの導電性金属）を堆積させることにより、第１表面３０４上に形成することができる。いくつかの例では、標準端子８０２および特別仕様の端子８０４は、第１表面３０４上にそのような導電性材料を堆積させ、その後、端子８０２および８０４を残して第１表面３０４から導電性材料を選択的に除去することによって形成されてもよい。標準端子８０６は、端子８０２および８０４が第１表面３０６上に設けられ得る方法のいずれかによって、配線基板３０２の第２表面３０６上に設けることができる。
[0023] 上述したように、特別仕様の端子８０４の目的は、電子回路素子９０２を収容することであり得る。この電子回路素子９０２は、図９に示すように、特別仕様の端子８０４に取り付けられ得る。例えば、電子回路素子９０２の１つ以上の入力および／または出力（以降、入力／出力とする）９０４は、特別仕様の端子８０４に取り付けられ、ひいては電気的に接続され得る。電子回路素子９０２は、抵抗器、コンデンサ、インダクタ、トランジスタ、集積回路などの任意のタイプの回路素子であり得るが、これらに限定されない。当然ながら、電子回路素子９０２の入力／出力９０４が接続される特別仕様の端子８０４は、２つ以上のビア３０８ａおよび３０８ｂを覆い得るが、これにより、入力／出力９０４は配線基板３０２の第２表面３０６上で１つの標準端子８０６のみに接続され得る。
[0024] 図３〜９に示したプロセスは単なる例であり、当然ながら変形が可能である。例えば、ビア３０８の側壁３１２の導電性材料でビア３０８を完全に充填することにより、貫通孔３１０がなくなってもよい。そのような実施形態では、側壁３１２を削って孔５０２を形成し、かつ所望通りにビア３０８の一定部分に導電性を防止するための間隔Ｇを設けてもよい。別の例としては、特別仕様の端子８０４は、３つよりも多いまたは少ないビア３０８を覆い得る。さらに別の例としては、第１表面３０４上にビア３０８毎に標準端子８０２が設けられなくてもよく、第２表面３０６上にもビア３０８毎に標準端子８０６が設けられなくてもよい。さらに別の例としては、ビア３０８は、図３〜９に示されるよりも多くても少なくてもよく、特別仕様の端子８０４は２つより多くても少なくてもよく、かつ／または、電子回路素子９０２は２つ以上あってもよい。さらに別の例では、電子回路素子９０２は、２つより多いまたは少ない入力／出力９０４を有し得る。別の例では、８０４のような１つ以上の特別仕様の端子が第２表面３０６上に設けられてもよい。
[0025] 図３〜９に示すプロセスにより製造されたカスタマイズされた配線基板には、多くの実現可能な用途が存在する。図１０は、そのような用途の１つであり、図９のカスタマイズされた配線基板９００がプローブカードアセンブリ１００８内の配線基板である用途を示している。
[0026] 図１０は、電子デバイス１０１６を試験するための試験システム１０００の一例を示し、この例では、本発明のいくつかの実施形態に従い、導電性プローブ１０１４を電子デバイス１０１６の端子１０１８に接触させて電子デバイス１０１６を試験する。図示されるように、試験システム１０００は、テスタ１００２と、通信チャネル１００４と、プローブカードアセンブリ１００８と、ステージ１０２０とを備え得る。テスタ１００２は、コンピュータ、コンピュータシステム、または他の電子制御機器を備えることができ、かつ電子デバイス１０１６の試験を制御するように構成され得る。通信チャネル１００４は、テスタ１００２からまたはテスタ１００２へと電気信号、電力などを伝達するための電気接続（例えば、ケーブル、ワイヤ、無線チャネルなど）を備え得る。
[0027] プローブカードアセンブリ１００８は、通信チャネル１００４に接続する電気的インタフェース１００６（例えば、ゼロ挿入力電気コネクタ、ポゴピンパッドなど）を備え得る。図示されるように、プローブカードアセンブリ１００８は、図９のカスタマイズされた配線基板９００（本明細書で説明された変形および改良のいずれかを含む）も備え得る。電気的インタフェース１００６は、配線基板３０２の第１表面３０４上に配置され、配線基板３０２は、インタフェース１００６から標準端子８０２および／または特別仕様の端子８０４のうちの１つ以上への電気接続（例えば、導電性のトレースなど）を備え得る。
[0028] プローブカードアセンブリ１００８は、電気コネクタ１０１０（例えば、インタポーザ、可撓性の電気接続、はんだなど）も含むことができ、この電気コネクタは、配線基板３０２の第２表面３０６上の１つ以上の端子８０６からプローブ基板１０１２までの電気接続（図示なし）を提供することができ、さらに、プローブ基板１０１２は、このプローブ基板１０１２から延在する導電性プローブ１０１４までの電気接続を提供し得る。したがって、通信チャネル１００４は、テスタ１００２からプローブカードアセンブリ１００８上のインタフェース１００６までの個別の電気接続を提供することができ、プローブカードアセンブリ１００８は、インタフェース１００６から配線基板９００、コネクタ１０１０およびプローブ基板１０１２を経て、プローブ１０１４までの個別の電気接続を提供することができる。
[0029] プローブカードアセンブリ１００８は、試験プローバ（図示なし）のハウジングなどのハウジング（図示なし）と締結され、かつユニットとしてこのハウジングに搭載され得る。ステージ１０２０は、そのようなハウジング（図示なし）内に位置付けられ得る。ステージ１０２０および／またはプローブカードアセンブリ１００８は、プローブ１０１４の各々を端子１０１８の各々に対して位置決めし、それによりプローブ１０１４（ひいてはテスタ１００２）を電子デバイス１０１６に電気的に接続させるように移動可能であってよい。そして、テスタ１００２は、通信チャネル１００４およびプローブカードアセンブリ１００８（プローブ１０１４を含む）を介して、試験信号、電力などを電子デバイス１０１６の端子１０１８に提供することができる。電子デバイス１０１６より生成され、かつ端子１０１８を介して出力された応答信号は、プローブ１０１４によって検知され、プローブカードアセンブリ１００８および通信チャネル１００４を介してテスタ１００２に提供され得る。テスタ１００２は、応答信号を分析し、電子デバイス１０１６が試験信号に対して適切に応答したか否かを判断し、結果として電子デバイス１０１６が試験に合格であるか、あるいは不合格であるかを判断することができる。その代わりに、あるいはそれに加えて、テスタ１００２は、電子デバイス１０１６の試験以外のタスクを実行してもよい。例えば、テスタ１００２は、電子デバイス１０１６を動作させて、例えばこの電子デバイスのバーンインを行ってもよい。
[0030] 電子デバイス１０１６は、試験対象である任意の（複数の）電子デバイスであってよく、ダイシング前の半導体ウェーハの１つ以上のダイ、ウェーハからダイシングで分離された（パッケージ前またはパッケージ後の）１つ以上の半導体ダイ、キャリアまたは他の保持デバイス内に配置されたダイシング後の半導体ダイのアレイのうちの１つ以上のダイ、１つ以上のマルチダイ電子デバイス、１つ以上のプリント回路基板、または他のあらゆるタイプの（複数の）電子デバイスを含むが、これらに限定されない。上述したように、いくつかの実施形態においては、電子デバイス１０１６は１つ以上の半導体ダイであってよく、プローブ１０１４（ひいては、本明細書において開示されたあらゆる変形例を含むプローブ１００）は、半導体ダイの接触端子（例えば、ボンドパッド）に接触するサイズに形成され得る。
[0031] 図１０に示した試験システム１０００は、単なる例であり、変形例が想定される。例えば、プローブカードアセンブリ１００８は、図１０には示されない追加の要素を含んでもよい。別の例として、プローブカードアセンブリ１００８は、図１０に示された要素の全てを含まなくてもよい。例えば、コネクタ１０１０は含まれなくてもよく、プローブ基板１０１４が配線基板９００に直接接続されてもよい。別の例として、テスタ１００２の一部または全ては、プローブカードアセンブリ１００８上（例えば、配線基板９００および／またはプローブ基板１０１２上）に配置されてもよい。
[0032] 本明細書では、特定の実施形態および用途について記載されているが、これらの実施形態および用途は、単なる例であり、多くの変形が可能である。上述した変更に加え、当業者は、本説明の精神および範囲を逸脱することなく、他の多くの変形および代替的な構成を考案し得るであろうが、添付の請求の範囲は、そのような変形および構成も包含することが意図される。したがって、現時点で最も実用的で好ましいとみなされる態様に関連して、具体的かつ詳細に情報を説明したが、当業者には当然のことながら、本明細書に記載された原理および概念から逸脱しない範囲で、形態、機能、動作態様、および使用を含む（これらに限定されない）多くの変更を加えることができる。また、本明細書で使用されるように、例とは、単なる例示を意図しており、いかようにも限定的に解釈されるべきではない。

Claims (20)

  1. 配線基板の第１表面上に特別仕様の導電性端子を設けるプロセスであって、前記配線基板は前記第１表面から該配線基板の反対表面まで複数の導電性ビアを備え、前記プロセスは、
    前記複数のビアのうち第１ビアにおいて、前記第１表面から前記配線基板内へ孔を形成し、それにより前記第１表面から前記配線基板内までの間隙内にある前記第１ビアの全ての導電性材料を除去することと、
    前記孔内に電気絶縁材料を堆積させることであって、前記電気絶縁材料は、全ての残存する前記第１ビアの導電性材料と前記配線基板の前記第１表面との間に配置されるように、堆積させることと、
    前記特別仕様の端子が、前記第１ビアに電気的に接触することなく、前記第１ビアと、前記複数のビアのうち前記第１ビアに隣接する第２ビアとを覆うように、前記配線基板の前記第１表面および前記絶縁材料上に、前記特別仕様の端子を設けることと、を含む、プロセス。
  2. 前記特別仕様の端子は、前記第１ビア、前記第２ビア、および前記複数のビアのうちの第３ビアを覆う、請求項１に記載のプロセス。
  3. 前記特別仕様の端子は、前記第２ビアのみに電気的に接続される、請求項２に記載のプロセス。
  4. 前記第３ビアにおいて、前記第１表面から前記配線基板内へと第２の孔を形成し、それにより前記第１表面から前記配線基板内までの第２間隙内にある前記第３ビアの全ての導電材料を除去することをさらに含む、請求項２に記載のプロセス。
  5. 前記第３ビアの残存する導電材料の全てと前記配線基板の前記第１表面との間に前記電気絶縁材料が配置されるように、前記電気絶縁材料を前記第２の孔内に堆積することをさらに含む、請求項４に記載のプロセス。
  6. 前記配線基板を電子デバイスの試験において使用することをさらに含む、請求項１に記載のプロセス。
  7. 配線基板上に特別仕様の導電性端子を設けるプロセスであって、
    複数の導電性ビアを第１表面と第２表面との間に有する配線基板を提供することと、
    前記複数のビアのうちの第１ビアにおいて、前記第１表面と前記配線基板内のある深さとの間の全ての導電性材料を除去することによって、前記第１表面から前記配線内へと孔を形成し、それにより前記第１ビアと前記第１表面との間に間隙を形成することと、
    前記特別仕様の端子が、前記第１ビアと、前記複数のビアのうち前記第１ビアに隣接する第２ビアとを覆うように、前記配線基板の前記第１表面上に前記特別仕様の端子を設けることと、を含む、
    プロセス。
  8. 前記間隙内に電気絶縁材料を堆積することをさらに含む、請求項７に記載のプロセス。
  9. 前記堆積することは、前記間隙に前記電気絶縁材料を充填することをさらに含む、請求項８に記載のプロセス。
  10. 前記特別仕様の端子は、前記第１ビア、前記第２ビア、および前記複数のビアのうちの第３ビアを覆う、請求項７記載のプロセス。
  11. 前記特別仕様の端子は、前記第２ビアのみに電気的に接続される、請求項７に記載のプロセス。
  12. 前記第３ビアにおいて、前記第１表面から前記配線基板内へと第２の孔を形成し、それにより前記第１表面から前記配線基板内までの第２間隙内にある前記第３ビアの全ての導電材料を除去することをさらに含む、請求項１０に記載のプロセス。
  13. 前記第３ビアの残存する導電材料の全てと前記配線基板の前記第１表面との間に前記電気絶縁材料が配置されるように、前記電気絶縁材料を前記第２の孔内に堆積することをさらに含む、請求項１２に記載のプロセス。
  14. 前記配線基板を電子デバイスの試験において使用することをさらに含む、請求項７に記載のプロセス。
  15. プローブ基板から延在し、かつ試験対象の電子デバイスの端子に接触するように配置される導電性プローブと、
    前記電子デバイスの試験を制御するためのテスタへの電気的インタフェースを備える配線基板と、を備えたプローブカードアセンブリであって、
    前記インタフェースは前記プローブに電気的に接続され、
    前記配線基板は、
    第１表面および反対表面と、
    前記反対表面から前記配線基板内に延在し、前記第１表面に至る前に終了する導電性材料を含む導電性第１ビアと、
    それぞれが前記第１表面から前記反対表面へ導電性を有する複数の導電性第２ビアと、
    前記第１表面上に配置される特別仕様の導電性端子であって、前記特別仕様の導電性端子が前記第１ビアを被覆し、かつ前記第１ビアに電気的に接触することなく前記第１ビアに隣接する前記第２ビアのうちの１つに接触するように配置される、導電性端子と、を備える、
    プローブカードアセンブリ。
  16. 前記第１ビアにおいて孔内に配置される電気絶縁材料をさらに備え、前記孔は、前記第１ビアの前記導電性材料と前記第１表面との間に、前記第１表面から前記配線基板内へと延在する、請求項１５に記載のプローブカードアセンブリ。
  17. 前記特別仕様の端子は、前記第１ビア、前記第２ビアの１つ、および第３の導電性ビアを覆う、請求項１５に記載のプローブカードアセンブリ。
  18. 前記特別仕様の端子は、前記第２ビアのうちの１つのみに電気的に接続される、請求項１７に記載のプローブカードアセンブリ。
  19. 前記第３ビアに第２の孔をさらに備える、請求項１７に記載のプローブカードアセンブリ。
  20. 前記第２の孔は、前記第２の孔内に配置された電気絶縁材料を含む、請求項１９に記載のプローブカードアセンブリ。
JP2015505895A 2012-04-13 2013-04-11 特別仕様の端子を収容するための充填ビアを有する配線基板 Active JP6280913B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261624205P 2012-04-13 2012-04-13
US61/624,205 2012-04-13
US13/856,091 2013-04-03
US13/856,091 US9523715B2 (en) 2012-04-13 2013-04-03 Wiring substrate with filled vias to accommodate custom terminals
PCT/US2013/036092 WO2013155256A1 (en) 2012-04-13 2013-04-11 Wiring substrate with filled vias to accommodate custom terminals

Publications (2)

Publication Number Publication Date
JP2015528097A JP2015528097A (ja) 2015-09-24
JP6280913B2 true JP6280913B2 (ja) 2018-02-14

Family

ID=49324530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015505895A Active JP6280913B2 (ja) 2012-04-13 2013-04-11 特別仕様の端子を収容するための充填ビアを有する配線基板

Country Status (4)

Country Link
US (2) US9523715B2 (ja)
JP (1) JP6280913B2 (ja)
TW (1) TWI601458B (ja)
WO (1) WO2013155256A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192569B1 (ko) 2015-11-06 2020-12-17 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
US9941652B2 (en) * 2015-12-17 2018-04-10 Intel Corporation Space transformer with perforated metallic plate for electrical die test
US10978590B2 (en) 2016-09-30 2021-04-13 Intel Corporation Methods and apparatus to remove epitaxial defects in semiconductors
TWI679424B (zh) * 2019-03-29 2019-12-11 矽品精密工業股份有限公司 檢測裝置及其製法
TWI799834B (zh) * 2020-05-22 2023-04-21 南韓商李諾工業股份有限公司 測試座以及其製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873756A (en) * 1971-02-10 1975-03-25 Gridcraft Inc Insulating lining for metallic circuit board terminal holes
GB2110662B (en) * 1981-12-04 1985-03-20 Cookson Group Plc Improvements relating to the production of vitreous enamelled substrates
US4585502A (en) * 1984-04-27 1986-04-29 Hitachi Condenser Co., Ltd. Process for producing printed circuit board
US4791248A (en) * 1987-01-22 1988-12-13 The Boeing Company Printed wire circuit board and its method of manufacture
JPH07191076A (ja) 1993-12-27 1995-07-28 Fujitsu Ltd 印刷配線板試験装置
JP2570617B2 (ja) * 1994-05-13 1997-01-08 日本電気株式会社 多層配線セラミック基板のビア構造及びその製造方法
JPH08228069A (ja) * 1995-02-21 1996-09-03 Fujitsu Ten Ltd 動作状態設定方法及び動作状態設定装置
JPH08327659A (ja) 1995-05-31 1996-12-13 Nitto Denko Corp プローブ構造
US5926029A (en) * 1997-05-27 1999-07-20 International Business Machines Corporation Ultra fine probe contacts
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
WO2003007370A1 (en) * 2001-07-12 2003-01-23 Hitachi, Ltd. Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
KR100595373B1 (ko) 2002-12-02 2006-07-03 주식회사 유니테스트 브릿지 형태의 프로브 카드 및 그 제조 방법
US7112285B2 (en) * 2002-12-05 2006-09-26 Intel Corporation Conductive core substrate fabrication
JP4708009B2 (ja) * 2004-12-14 2011-06-22 株式会社フジクラ 配線基板の製造方法
JP4171513B2 (ja) 2005-06-27 2008-10-22 株式会社アドバンテスト コンタクタ、該コンタクタを備えたコンタクトストラクチャ、プローブカード、及び、試験装置
US20080186045A1 (en) * 2007-02-01 2008-08-07 Matsushita Electric Industrial Co., Ltd. Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate
JP2011002408A (ja) 2009-06-22 2011-01-06 Japan Electronic Materials Corp プローブカード
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
KR101918608B1 (ko) * 2012-02-28 2018-11-14 삼성전자 주식회사 반도체 패키지

Also Published As

Publication number Publication date
TWI601458B (zh) 2017-10-01
US9869697B2 (en) 2018-01-16
US20170067937A1 (en) 2017-03-09
WO2013155256A1 (en) 2013-10-17
JP2015528097A (ja) 2015-09-24
US20130271175A1 (en) 2013-10-17
TW201352093A (zh) 2013-12-16
US9523715B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
US9869697B2 (en) Wiring substrate with filled vias to accommodate custom terminals
KR101442154B1 (ko) 프로브 카드 및 테스트 장치
EP2517031B1 (en) Wiring board for testing loaded printed circuit board
KR101193556B1 (ko) 피씨비 일체형 테스트 소켓
US7649375B2 (en) Connector-to-pad printed circuit board translator and method of fabrication
WO2018067267A1 (en) Test fixture
JP2009529238A (ja) 積重ねガード構造
US9412691B2 (en) Chip carrier with dual-sided chip access and a method for testing a chip using the chip carrier
TWI448707B (zh) 半導體測試裝置
US20140055159A1 (en) Interposer with Edge Probe Points
KR101497608B1 (ko) 반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법
JP2009270835A (ja) 半導体部品の検査方法及び装置
WO2009147718A1 (ja) プローブウエハ製造方法
US20140253165A1 (en) Probe card
CN106960824B (zh) 封盖结构和包含封盖结构的半导体装置封装
KR101340842B1 (ko) 반도체(ｉｃ)용 테스트 유닛
US6498299B2 (en) Connection structure of coaxial cable to electric circuit substrate
JP2007101455A (ja) プローブカード
JP6259254B2 (ja) 検査装置および検査方法
US20060022692A1 (en) Backside attach probe, components thereof, and methods for making and using same
KR101262013B1 (ko) 반도체 소자 테스트용 콘택터 및 그 제조방법
KR20110090666A (ko) 회로보드와 회로보드에 구비된 프로브 카드
JP2008205261A (ja) 試験用プリント基板のソケット取付装置
JP2014235159A (ja) 半導体装置、試験システム、及び試験方法
KR20060075070A (ko) 테스트용 ｆｂｇａ 패키지 메모리 모듈

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6280913

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250