JP4708009B2

JP4708009B2 - 配線基板の製造方法

Info

Publication number: JP4708009B2
Application number: JP2004361507A
Authority: JP
Inventors: 敏山本; 龍夫末益
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2004-12-14
Filing date: 2004-12-14
Publication date: 2011-06-22
Anticipated expiration: 2024-12-14
Also published as: JP2006173251A

Description

本発明は、ＩＣチップなどのデバイスとプリント基板との間に介在させ、両者を電気的に接続するための配線基板の製造方法に関するものである。

近年、携帯電話などの電子機器の高機能化に伴い、これらに適用されるシステムＬＳＩには、さらなる高速化、高機能化が要求されている。

従来、ＬＳＩの配線技術の設計ルール（配線の幅、間隔）は１μｍ前後である。一方、現在、多く用いられているプリント基板などのパッケージ技術の設計ルールは１００μｍ〜１ｍｍ程度とされている。このように、ＩＣチップとプリント基板との間には、配線の微細化に関して隔たりがあるため、両者の接合は制約されることがある。このような問題を解決する方法の１つとしては、ＩＣチップとプリント基板との間に、配線基板（インターポーザー）を介在させ、両者を積層、接合する技術が提案されている。

図９は、従来の配線基板を用いた、電子部品のパッケージの一例を示す概略断面図である。
この電子部品のパッケージは、配線基板１０１と、この配線基板１０１を介して積層、接続されているＩＣチップなどのチップ１０２と、プリント基板１０３とから概略構成されている。また、配線基板１０１は、セラミックスやシリコンなどの硬質材からなる基板１０４と、その一方の面１０４ａに形成された配線回路１０５と、他方の面１０４ｂに形成された配線回路１０６と、基板１０４を貫通し、一方の配線回路１０５から他方の配線回路１０６に渡る貫通電極１０７とから構成されている。

さらに、この電子部品パッケージでは、はんだバンプ１０８を介して、チップ１０２と配線回路１０５が電気的に接続され、はんだバンプ１０９を介して、プリント基板１０３と配線回路１０６が電気的に接続されることにより、チップ１０２とプリント基板１０３が電気的に接続されている。

この電子部品パッケージでは、配線基板１０１に設けられた一方の配線回路１０５をチップ１０２に設けられた配線（図示略）の幅、および間隔に対応するように形成し、配線基板１０１に設けられた他方の配線回路１０６をプリント基板１０３に設けられた配線（図示略）の幅、および間隔に対応するように形成することにより、チップ１０２の配線とプリント基板１０３の配線との間にある設計ルールの相違が解消されている。

次に、図１０および図１１を用いて、従来のシリコン基板を用いた配線基板の製造方法を説明する。
まず、図１０（ａ）に示すように、シリコン基板１１１を用意する。
次いで、図１０（ｂ）に示すように、シリコン基板１１１に、一方の面１１１ａから他方の面１１１ｂに達する貫通孔１１２を形成する。

次いで、図１０（ｃ）に示すように、シリコン基板１１１の一方の面１１１ａおよび他方の面１１１ｂ、並びに、貫通孔１１２の内面１１２ａを覆うように、絶縁膜１１３を形成する。

次いで、図１０（ｄ）に示すように、貫通孔１１２のシリコン基板１１１の他方の面１１１ｂ側の開口端を覆うように、シリコン基板１１１の他方の面１１１ｂに形成された絶縁膜１１３上に、接着層１１４を介して銅箔１１５を貼着する。

次いで、図１０（ｅ）に示すように、接着剤層１１４の貫通孔１１２の開口端を覆っている部分を除去し、貫通孔１１２内に銅箔１１５を露出する。

次いで、図１１（ａ）に示すように、めっきにより貫通孔１１２内に金属を充填し、貫通孔１１２内に露出している銅箔１１５から、シリコン基板１１１の一方の面１１１ａに渡ってシリコン基板１１１を貫通する貫通電極１１６を形成する。

次いで、図１１（ｂ）に示すように、接着層１１４および銅箔１１５が設けられたシリコン基板１１１を研磨して、接着層１１４、銅箔１１５および貫通電極１１６の余分な部分を除去すると、シリコン基板１１１を貫通する貫通電極１１６を有する配線基板１２０が得られる。

さらに、図１１（ｃ）に示すように、配線基板１２０の一方の面１２０ａに導電膜１２１を形成するともに、配線基板１２０の他方の面１２０ｂに導電膜１２２を形成した後、図１１（ｄ）に示すように、導電膜１２１、１２２を所定の回路パターンに形成することにより、配線基板１２０の一方の面１２０ａと他方の面１２０ｂに、それぞれに電気回路１２３、電気回路１２４を設けることができる。

このように、貫通孔の一方の開口端にのみ銅箔を露出させた後、めっきにより貫通孔内に貫通電極を形成する方法では、開口端側（銅箔）から、金属が析出していくため、貫通電極内にボイドやシームと呼ばれる欠陥が形成され難いという利点がある。したがって、欠陥の形成を抑制するために、添加剤の利用や、パルスめっきの適用などといった複雑な工程を必要としない。このように、図１０および図１１に示した従来の配線基板の製造方法は、好適な方法である。

しかしながら、従来の配線基板の製造方法には、次のような問題がある。
貫通孔が形成されたシリコン基板に銅箔を接着する際、シリコン基板と銅箔の間に空気を巻き込み易く、接着後のシリコン基板と銅箔の界面には気泡が残留することがある。シリコン基板への銅箔の接着を十分なものとするためには、シリコン基板と銅箔の間に空気を巻き込まないようにする必要がある。そのため、配線基板の製造に用いられるシリコン基板の直径が大きくなるほど、空気を巻き込まずに、シリコン基板に銅箔を接着することが困難となる。シリコン基板と銅箔の間に空気を巻き込むと、シリコン基板と銅箔の接着が不十分となり、結果として、後段の貫通電極を形成する工程において、貫通電極が正常に形成されないという不具合が生じる。

また、シリコン基板に接着した銅箔を、めっきの下地層として利用するためには、貫通孔を覆っている接着層を除去しなければならない。この接着層をドライエッチングによって除去すると、揮発した樹脂成分によりシリコン基板が汚染されるおそれがある。

さらに、通常、銅箔の厚みは数十μｍと厚く、めっき終了後に銅箔を除去することを考慮すると、材料の無駄が多く、結果的に製造コストが上昇するという問題がある。
ＭＥＳ２００３論文集、ｐｐ．２６０−２６３

本発明は、前記事情に鑑みてなされたもので、電気回路として機能する導電膜の基板への接着が十分な配線基板の製造を可能とする配線基板の製造方法を提供することを目的とする。

本発明は、上記課題を解決するために、少なくとも一方の面に第一の絶縁膜が成膜された半導体基板に対して、前記第一の絶縁膜上であり、貫通孔の形成される領域に第一の導電膜を形成する工程Ａと、前記半導体基板の他方の面から一方の面に至り、前記第一の導電膜内に配される前記貫通孔を形成し、次いで、前記第一の導電膜の前記貫通孔に対向している面における前記第一の絶縁膜を除去し、前記貫通孔に前記第一の導電膜を露出し、前記貫通孔の内壁面および前記第一の導電膜の前記貫通孔に対向している面に第二の絶縁膜を成膜し、前記第一の導電膜の前記貫通孔に対向している面に成膜した前記第二の絶縁膜を除去する工程Ｂと、前記第一の導電膜を下地層としてめっきを施すことにより、前記貫通孔内に導電性物質を充填して、前記第一の導電膜に一端が接してなる貫通電極を形成する工程Ｃと、前記他方の面に、前記貫通電極の他端と接するように第二の導電膜を形成する工程Ｄと、前記第一の導電膜および前記第二の導電膜をパターン形成して、前記一方の面および前記他方の面に回路を設ける工程Ｅと、を備えた配線基板の製造方法を提供する。

前記工程Ｂにおいて、前記第二の絶縁膜を、プラズマＣＶＤ法、スパッタリング法または蒸着法により成膜することが好ましい。

前記工程Ｂにおいて、Ｄｅｅｐ−ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ法により、前記半導体基板の他方の面から一方の面に至る貫通孔を形成することが好ましい。
前記工程Ｂにおいて、ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ法により、前記第一の導電膜の前記貫通孔に対向している面における前記第一の絶縁膜を除去することが好ましい。
前記工程Ｂにおいて、ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ法により、前記第一の導電膜の前記貫通孔に対向している面に成膜した前記第二の絶縁膜を除去することが好ましい。

本発明の配線基板の製造方法によれば、基板の直径が大きい場合にも、導電膜と基板との界面に気泡が存在するという不具合が生じることがなく、電気回路として機能する導電膜の基板への接着が十分な配線基板を製造することができる。それとともに、導電膜を、貫通電極を形成する際の下地層および電気回路として利用することができるので、製造工程を簡略化することができる。また、接着層を設けないから、接着剤の揮発成分によって、配線基板を汚染することがない。さらに、下地層に用いる導電膜をスパッタリング法などによって形成するので、導電膜の厚みを１μｍ以下とすることが可能となるため、従来の製造方法と比べて大幅に材料の使用量を減らすことができる。その結果として、製造コストを大幅に削減することができる。

以下、本発明を実施した配線基板の製造方法について、図面を参照して説明する。

（第一の実施形態）
図１および図２を用いて、本発明に係る配線基板の製造方法の第一の実施形態について説明する。
図１および図２は、本発明に係る配線基板の製造方法の第一の実施形態を示し、ダイシング加工された配線基板の略製造工程を示す概略断面図である。

まず、図１（ａ）に示すように、基板１１を用意する。
基板１１としては、シリコン基板、ガリウム−ヒ素（ＧａＡｓ）などの半導体基板が用いられる。また、基板１１の厚みは、配線基板の用途に応じて適宜設定される。

次いで、図１（ｂ）に示すように、基板１１の一方の面１１ａに絶縁部をなす第一の絶縁膜１２を成膜した後、第一の絶縁膜１２上に第一の導電膜１３を成膜する（工程Ａ）。なお、この工程において、第一の導電膜１３を、少なくとも基板１１における貫通孔が形成される領域に成膜すればよい。

この工程Ａにおいて、基板１１としてシリコン基板を用いる場合、基板１１を加熱して一方の面１１ａを熱酸化させ、酸化ケイ素（ＳｉＯ_２）からなる第一の絶縁膜１２を形成する。この際、基板１１の加熱時間や温度などを制御することによって、第一の絶縁膜１２の厚みを制御することができる。
また、基板１１として、ガリウム−ヒ素などの半導体基板を用いる場合、基板１１の一方の面１１ａにプラズマＣＶＤ法、スパッタリング法、蒸着法などにより、酸化ケイ素などからなる絶縁性の酸化膜や、シリカ、窒化シリコン（Ｓｉ_３Ｎ_４）などの絶縁材料からなる第一の絶縁膜１２を形成する。この際、成膜時間などを制御することによって、第一の絶縁膜１２の厚みを制御することができる。

また、この工程Ａにおいて、第一の導電膜１３をクロム（Ｃｒ）−銅（Ｃｕ）で成膜する場合、スパッタリング法などにより、第一の絶縁膜１２の上にクロムからなる膜、銅からなる膜を順に積層し、クロム−銅からなる導電膜を形成する。
なお、スパッタリング法を用いれば、第一の絶縁膜１２との間に空気を巻き込むことなく、第一の絶縁膜１２に対する十分な接着性を有する第一の導電膜１３を形成することができるから、第一の導電膜１３の厚みを薄くすることができる。この実施形態では、第一の導電膜１３は、めっきの下地層、かつ、電気回路として機能する程度の厚みであればよいから、厚みを１μｍ以下とすることができる。

次いで、基板１１の他方の面１１ｂに、後段の工程において、基板１１をエッチングする際のマスク（以下、「エッチングマスク」と略す。）となる薄膜（図示略）をパターン形成する。

この実施形態では、このようなエッチングマスクとしては、例えば、２００℃程度で成膜可能な低温ＰＣＶＤ酸化膜、低温ＰＣＶＤ窒化膜、あるいは、スピンオングラス(ＳＯＧ)膜、フッ素樹脂などの回転塗布膜などが望ましい。
また、このエッチングマスクのパターンは、一般的に基板１１がシリコン基板の場合、後段の工程の異方性エッチングの容易性から矩形パターンが望ましい。

次いで、図１（ｃ）に示すように、上記薄膜をエッチングマスクとして、エッチング法により、基板１１の他方の面１１ｂから第一の導電膜１３に至る貫通孔１４を形成する（工程Ｂ）。
この工程Ｂでは、貫通孔１４を、第一の導電膜１３内に配されるように形成する。

また、この工程Ｂにおいて、第一の導電膜１３が貫通孔１４内に露出した時点で、貫通孔１４の形成を停止する。
なお、この工程Ｂにおいて、第一の導電膜１３を貫通孔１４内に露出するとは、貫通孔１４の大きさ（貫通孔１４の長手方向と垂直な断面の面積）とほぼ等しい面積となるように、貫通孔１４内に第一の導電膜１３を露出することを示している。

この工程Ｂでは、例えば、始めにディープ反応性イオンエッチング（Ｄｅｅｐ−ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ、ＤＲＩＥ）法などのエッチング法により、基板１１の他方の面１１ｂから一方の面１１ａに至る貫通孔１４を形成し、続いて、反応性イオンエッチング（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ、ＲＩＥ）法により第一の絶縁膜１２を除去する。最後に、クロム‐銅の積層膜からなる第一の導電膜１３のうちクロムからなる膜を、硝酸第二セリウムアンモニウムを主成分とする酸溶液を用いるウェットエッチング法により除去する。

ここで、ＤＲＩＥ法とは、エッチングガスに六フッ化硫黄（ＳＦ_６）を用い、高密度プラズマによるエッチングと、側壁へのパッシベーション成膜を交互に行うことにより（Ｂｏｓｃｈプロセス）、シリコンからなる基板に深堀エッチングを施すものである。

また、ＲＩＥ法とは、プラズマ中のラジカル以外にイオン衝撃を利用するエッチング法である。

なお、基板１１に貫通孔１４を形成する方法はＤＲＩＥ法、ＲＩＥ法に限定されず、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液、水酸化カリウム（ＫＯＨ）水溶液などを用いるウェットエッチング法が望ましいが、反応性イオンエッチング法、ケミカルドライエッチング（ＣＤＥ）法などのドライエッチング法、または、レーザを用いる方法などを適用することができる。

また、本発明では、貫通孔１４の大きさ（貫通孔１４の長手方向と垂直な断面の面積）は、基板１１の厚みや、配線基板の用途に応じて適宜設定される。さらに、貫通孔１４の断面形状は特に限定されない。貫通孔１４の断面形状は、円形、楕円形、三角形、四角形、矩形、または、中太、中細などの異形であってもよい。

また、この工程Ｂでは、エッチングによる貫通孔１４の形成において、第一の絶縁膜１２をエッチングストッパーとして機能させることにより、安定に貫通孔１４を形成することができる。すなわち、シリコンのエッチングにおいて使用するＳＦ_６ガスは第一の絶縁膜１２に対するエッチングレートが小さいため、貫通孔１４が完全に基板１１を貫通してしまうような不具合を回避することができる。

また、第一の導電膜１３内に配されるように、貫通孔１４を容易に形成することができるから、貫通孔１４内に導電性物質を充填してなる貫通電極の一方の端面全体を第一の導電膜１３と完全に接合させることができる。したがって、第一の導電膜１３と貫通電極との接合部において、配線抵抗を低下することができるなど、信頼性の高い電気的接続が可能となる。また、貫通電極の一方の端面全体を第一の導電膜１３と完全に接合させることができるから、熱履歴による特性の劣化などが少ない配線基板を実現することができる。

次いで、図１（ｄ）に示すように、基板１１の他方の面１１ｂ、貫通孔１４の内壁面１４ａおよび第一の導電膜１３の貫通孔１４に対向している面に絶縁部をなす第二の絶縁膜１５を成膜する（工程Ｂ）。
この工程Ｂでは、例えば、テトラエトキシシラン（ＴＥＯＳ）を用いるプラズマＣＶＤ法により酸化ケイ素（ＳｉＯ_２）からなる第二の絶縁膜１５を形成する。また、シラン（ＳｉＨ_４）を用いるプラズマＣＶＤ法や、他の絶縁材料、例えば窒化シリコン（Ｓｉ_３Ｎ_４）を用いて形成することもできる。また、成膜方法もスパッタリング法、蒸着法などを用いることができる。
また、第二の絶縁膜１５の厚みは、配線基板の用途に応じて適宜設定する。

次いで、図２（ａ）に示すように、第一の導電膜１３の貫通孔１４に対向している面に設けられた第二の絶縁膜１５のみを選択的に除去する。
この工程では、標準的なフォトレジストを用いるフォトリソグラフィと、反応性イオンエッチングとを用いて、第二の絶縁膜１５を除去する。

次いで、図２（ｂ）に示すように、第一の導電膜１３を下地層として電解めっきを施すことにより、貫通孔１４内に導電性物質を充填して、第一の導電膜１３に一端１６ａが接してなり、他端１６ｂが第二の絶縁膜１５の基板１１と接する面とは反対の面１５ａと同一面上にある貫通電極１６を形成する（工程Ｃ）。

貫通電極１６を形成する導電性物質としては、電気配線として配線基板２０に悪影響を及ぼさない金属であればいかなるものでも用いることができる。このような金属としては、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）などが挙げられる。

次いで、図２（ｃ）に示すように、基板１１の他方の面１１ｂ側において、第二の絶縁膜１５の基板１１と接する面とは反対の面１５ａに、貫通電極１６の他端１６ｂと接するように第二の導電膜１７を形成する（工程Ｄ）。

次いで、図２（ｄ）に示すように、第一の導電膜１３および第二の導電膜１７をパターン形成して、基板１１の一方の面１１ａに電気回路１９を設け、基板１１の他方の面１１ｂに電気回路１８を設け（工程Ｅ）、配線基板２０を得る。

この実施形態の配線基板の製造方法によれば、電気回路１８，１９として機能する第一の導電膜１３、第二の導電膜１７の基板１１への接着が十分な配線基板２０を製造することができるとともに、第一の導電膜１３を、貫通電極１６を形成する際の下地層および電気回路１８として利用することができるので、製造工程を簡略化することができる。また、この実施形態の配線基板の製造方法によって得られた配線基板２０は、基板１１の一方の面１１ａおよび他方の面１１ｂの両方に、貫通電極１６と電気的に接続する電気回路１８、１９（第一の導電膜１３、第二の導電膜１７）が設けられているから、この配線基板２０を介して、ＩＣチップなどのデバイスとプリント基板との電気的な接続を効率的に行うことができる。

なお、この実施形態では、貫通孔１４の内壁面１４ａおよび第一の導電膜１３の貫通孔１４に対向している面に絶縁部をなす第二の絶縁膜１５を成膜すると同時に、基板１１の他方の面１１ｂに第二の絶縁膜１５を成膜する例を示したが、本発明の配線基板の製造方法はこれに限定されない。本発明の配線基板の製造方法にあっては、あらかじめ基板の他方の面に絶縁部をなす絶縁膜などを設けておいてもよい。

（第二の実施形態）
図３および図４を用いて、本発明に係る配線基板の製造方法の第二の実施形態について説明する。
図３および図４は、本発明に係る配線基板の製造方法の第二の実施形態を示し、ダイシング加工された配線基板の略製造工程を示す概略断面図である。
なお、図３および図４において、図１および図２に示した第一の実施形態の構成要素と同じ構成要素には同一符号を付して、その説明を省略する。

まず、図３（ａ）に示すように、基板１１を用意する。

次いで、図３（ｂ）に示すように、基板１１の一方の面１１ａに絶縁部をなす第一の絶縁膜１２を成膜した後、第一の絶縁膜１２上に第一の導電膜１３を成膜する（工程Ａ）。なお、この工程Ａにおいて、第一の導電膜１３を、少なくとも基板１１における貫通孔が形成される領域に成膜すればよい。

次いで、基板１１の他方の面１１ｂに、後段の工程において、基板１１のエッチングマスクとなる薄膜（図示略）をパターン形成する。

次いで、図３（ｃ）に示すように、上記薄膜をエッチングマスクとして、エッチング法により、基板１１の他方の面１１ｂから第一の絶縁膜１２に至る貫通孔１４を形成する（工程Ｂ）。
この工程Ｂでは、貫通孔１４を、第一の絶縁膜１２内に配されるように形成する。

また、この工程Ｂにおいて、第一の絶縁膜１２が貫通孔１４内に露出した時点で、貫通孔１４の形成を停止する。
なお、この工程Ｂにおいて、第一の絶縁膜１２を貫通孔１４内に露出するとは、貫通孔１４の大きさ（貫通孔１４の長手方向と垂直な断面の面積）とほぼ等しい面積となるように、貫通孔１４内に第一の絶縁膜１２を露出することを示している。

次いで、図３（ｄ）に示すように、基板１１の他方の面１１ｂ、貫通孔１４の内壁面１４ａおよび第一の絶縁膜１２の貫通孔１４ａに対向している面に絶縁部をなす第二の絶縁膜１５を成膜する（工程Ｂ）。

次いで、図４（ａ）に示すように、第一の絶縁膜１２の貫通孔１４に対向している面に設けられた第二の絶縁膜１５、および、第一の絶縁膜１２の貫通孔１４に対向している部分を選択的に除去する。

次いで、図４（ｂ）に示すように、第一の導電膜１３を下地層として電解めっきを施すことにより、貫通孔１４内に導電性物質を充填して、第一の導電膜１３に一端１６ａが接してなり、他端１６ｂが第二の絶縁膜１５の基板１１と接する面とは反対の面１５ａと同一面上にある貫通電極１６を形成する（工程Ｃ）。

次いで、図４（ｃ）に示すように、基板１１の他方の面１１ｂ側において、第二の絶縁膜１５の基板１１と接する面とは反対の面１５ａに、貫通電極１６の他端１６ｂと接するように第二の導電膜１７を形成する（工程Ｄ）。

次いで、図４（ｄ）に示すように、第一の導電膜１３および第二の導電膜１７をパターン形成して、基板１１の一方の面１１ａに電気回路１９を設け、基板１１の他方の面１１ｂに電気回路１８を設け（工程Ｅ）、配線基板２５を得る。

この実施形態の配線基板の製造方法によれば、電気回路１８，１９として機能する第一の導電膜１３、第二の導電膜１７の基板１１への接着が十分な配線基板２５を製造することができるとともに、第一の導電膜１３を、貫通電極１６を形成する際の下地層および電気回路１８として利用することができるので、製造工程を簡略化することができる。また、この実施形態の配線基板の製造方法によって得られた配線基板２５は、基板１１の一方の面１１ａおよび他方の面１１ｂの両方に、貫通電極１６と電気的に接続する電気回路１８、１９（第一の導電膜１３、第二の導電膜１７）が設けられているから、この配線基板２５を介して、ＩＣチップなどのデバイスとプリント基板との電気的な接続を効率的に行うことができる。

なお、この実施形態では、貫通孔１４の内壁面１４ａおよび第一の絶縁膜１２の貫通孔１４に対向している面に絶縁部をなす第二の絶縁膜１５を成膜すると同時に、基板１１の他方の面１１ｂに第二の絶縁膜１５を成膜する例を示したが、本発明の配線基板の製造方法はこれに限定されない。本発明の配線基板の製造方法にあっては、あらかじめ基板の他方の面に絶縁部をなす絶縁膜などを設けておいてもよい。

（第三の実施形態）
図５および図６を用いて、本発明に係る配線基板の製造方法の第三の実施形態について説明する。
図５および図６は、本発明に係る配線基板の製造方法の第三の実施形態を示し、ダイシング加工された配線基板の略製造工程を示す概略断面図である。

まず、図５（ａ）に示すように、基板３１を用意する。
基板３１としては、ガラス基板などの絶縁部材が用いられる。また、基板３１の厚みは、配線基板の用途に応じて適宜設定される。

次いで、図５（ｂ）に示すように、基板３１の一方の面３１ａに第一の導電膜３２を成膜する（工程Ａ）。なお、この工程Ａにおいて、第一の導電膜３２を、少なくとも基板３１における貫通孔が形成される領域に成膜すればよい。

また、この工程Ａにおいて、第一の導電膜３２をクロム（Ｃｒ）−銅（Ｃｕ）で成膜する場合、スパッタリング法などにより、基板３１の一方の面３１ａにクロムからなる膜、銅からなる膜を順に積層し、クロム−銅からなる導電膜を形成する。
なお、スパッタリング法を用いれば、基板３１の一方の面３１ａとの間に空気を巻き込むことなく、基板３１の一方の面３１ａに対する十分な接着性を有する第一の導電膜３２を形成することができるから、第一の導電膜３２の厚みを薄くすることができる。この実施形態では、第一の導電膜３２は、めっきの下地層、かつ、電気回路として機能する程度の厚みであればよいから、厚みを１μｍ以下とすることができる。

次いで、基板３１の他方の面３１ｂに、後段の工程において、基板３１のエッチングマスクとなる薄膜（図示略）をパターン形成する。

この実施形態では、このようなエッチングマスクとしては、例えば、２００℃程度で成膜可能な低温ＰＣＶＤ酸化膜、低温ＰＣＶＤ窒化膜、あるいは、スピンオングラス(ＳＯＧ)膜、フッ素樹脂などの回転塗布膜などが望ましい。

次いで、図５（ｃ）に示すように、上記薄膜をエッチングマスクとして、エッチング法により、基板３１の他方の面３１ｂから第一の導電膜３２に至る貫通孔３３を形成する（工程Ｂ）。
この工程Ｂでは、貫通孔３３を、第一の導電膜３２内に配されるように形成する。

また、この工程Ｂにおいて、第一の導電膜３２が貫通孔３３内に露出した時点で、貫通孔３３の形成を停止する。
なお、この工程Ｂにおいて、第一の導電膜３２を貫通孔３３内に露出するとは、貫通孔３３の大きさ（貫通孔３３の長手方向と垂直な断面の面積）とほぼ等しい面積となるように、貫通孔３３内に第一の導電膜３２を露出することを示している。

次いで、図６（ａ）に示すように、第一の導電膜３２を下地層として電解めっきを施すことにより、貫通孔３３内に導電性物質を充填して、第一の導電膜３２に一端３４ａが接してなり、他端３４ｂが基板３１の他方の面３１ｂと同一面上にある貫通電極３４を形成する（工程Ｃ）。

次いで、図６（ｂ）に示すように、基板３１の他方の面３１ｂに、貫通電極３４の他端３４ｂと接するように第二の導電膜３５を形成する（工程Ｄ）。

次いで、図６（ｃ）に示すように、第一の導電膜３２および第二の導電膜３５をパターン形成して、基板３１の一方の面３１ｂに電気回路３６を設け、基板３１の他方の面３１ａに電気回路３７を設け（工程Ｅ）、配線基板４０を得る。

この実施形態の配線基板の製造方法によれば、基板３１をガラス基板などの絶縁部材とするから、上記の第一の実施形態および第二の実施形態のように、貫通孔内に貫通電極を設けるための絶縁膜を成膜する必要がなくなるので、製造工程をより簡略化することができる。

また、このようにして得られた配線基板４０は、基板３１の一方の面３１ａおよび他方の面３１ｂの両方に、貫通電極３４と電気的に接続する電気回路３６、３７（第一の導電膜３２、第二の導電膜３５）が設けられているから、この配線基板４０を介して、ＩＣチップなどのデバイスとプリント基板との電気的な接続を効率的に行うことができる。

（他の実施形態）
図７は、本発明に係る配線基板の製造方法によって製造された配線基板の他の実施形態を示す概略断面図である。
図７において、図１および図２に示した第一の実施形態の構成要素と同じ構成要素には同一符号を付して、その説明を省略する。

この実施形態の配線基板５０では、第一の絶縁膜１２および電気回路１９を覆うように絶縁層４１が設けられ、この絶縁層４１の一方の面４１ａを覆うように絶縁層４４が設けられている。また、電気回路１９を基端として絶縁層４１を貫通する貫通電極４２が設けられ、絶縁層４１の一方の面４１ａには、貫通電極４２と電気的に接続する電気回路４３が設けられている。さらに、電気回路４３を基端として絶縁層４４を貫通する貫通電極４５が設けられている。

絶縁層４１、４４は、ポリイミド、ベンゾシクロブテン（ＢＣＢ）などの樹脂、ＳｉＯ_２、Ｓｉ_３Ｎ_４などの絶縁薄膜などで形成されている。

貫通電極４２、４５は、貫通電極１６を形成する導電性物質と同様のもので形成されている。
電気回路４３は、銅、アルミニウムなどの金属材料、銅ペースト、銀ペーストなどの導電性ペーストなどで形成されている。

この配線基板５０を製造するには、まず、第一の絶縁膜１２および電気回路１９を覆うよう、所定の厚みの絶縁層４１を形成する。
次いで、エッチングにより、電気回路１９が露出するように、絶縁層４１の一方の面４１ａから電気回路１９に向かって貫通孔４１ｂを形成する。

次いで、めっきや法スパッタリングリング法などにより、貫通孔４１ｂ内に導電性物質を充填して、電気回路１９を基端とし、電気回路１９から絶縁層４１の一方の面４１ａに渡る貫通電極４２を形成する。

次いで、絶縁層４１および貫通電極４２を覆うように導電性の膜を形成した後、フォトリソグラフィおよびエッチングを用いて、所定の形状にパターニングし、電気回路４３を形成する。

次いで、絶縁層４１および電気回路４３を覆うよう、所定の厚みの絶縁層４４を形成する。
次いで、エッチングにより、電気回路４３が露出するように、絶縁層４４の一方の面４４ａから電気回路４３に向かって貫通孔４４ｂを形成する。

次いで、めっきや法スパッタリングリング法などにより、貫通孔４４ｂ内に導電性物質を充填して、電気回路４３を基端とし、電気回路４３から絶縁層４４の一方の面４４ａに渡る貫通電極４５を形成することにより、配線基板５０を得る。

なお、この実施形態では、基板１１の一方の面１１ａ側に、電気回路１９と電気回路４３の二層を積層した構造の配線基板５０を例示したが、本発明の配線基板の製造方法によって製造される配線基板はこれに限定されない。本発明の配線基板の製造方法によって製造される配線基板は、基板の一方の面側あるいは他方の面側のいずれか一方、または、基板の一方の面側および他方の面側の両方に、電気回路を二層以上設けてもよい。また、この実施形態では、貫通電極４２と電気回路４３を別々に形成したが、貫通電極４２を形成するためのめっき、または、スパッタリングリングにより、同時に電気回路４３を形成するための導電膜を作製することもできる。

図８は、本発明に係る配線基板の製造方法によって製造された配線基板の他の実施形態を示す概略断面図である。
図８において、図１および図２に示した第一の実施形態の構成要素と同じ構成要素には同一符号を付して、その説明を省略する。

この実施形態の配線基板６０では、基板１１の一方の面１１ａ側に機能素子５１が設けられている。
機能素子５１としては、キャパシタや抵抗などの受動素子を形成でき、配線基板６０は、いわゆる部品内蔵基板として機能する。

なお、この実施形態では、基板１１の一方の面１１ａ側に、機能素子５１を設けた構造の配線基板６０を例示したが、本発明の配線基板の製造方法によって製造される配線基板はこれに限定されない。本発明の配線基板の製造方法によって製造される配線基板は、基板の一方の面側あるいは他方の面側のいずれか一方に１つ以上の機能素子を設けてもよい。または、基板の一方の面側および他方の面側の両方にそれぞれ１つ以上の機能素子を設けてもよい。

本発明の配線基板の製造方法は、システムインパッケージ（ＳＴＰ）を構築するための貫通配線基板や、受動素子を内蔵した部品内蔵基板にも適用可能である。

本発明に係る配線基板の製造方法の第一の実施形態を示す概略断面図である。本発明に係る配線基板の製造方法の第一の実施形態を示す概略断面図である。本発明に係る配線基板の製造方法の第二の実施形態を示す概略断面図である。本発明に係る配線基板の製造方法の第二の実施形態を示す概略断面図である。本発明に係る配線基板の製造方法の第三の実施形態を示す概略断面図である。本発明に係る配線基板の製造方法の第三の実施形態を示す概略断面図である。本発明に係る配線基板の第三の実施形態を示す概略断面図である。本発明に係る配線基板の第四の実施形態を示す概略断面図である。従来の配線基板を用いた、電子部品のパッケージの一例を示す概略断面図である。従来の配線基板の製造方法を示す概略断面図である。従来の配線基板の製造方法を示す概略断面図である。

符号の説明

１１，３１・・・基板、１２・・・第一の絶縁膜、１３，３２・・・第一の導電膜、１４，３３・・・貫通孔、１５・・・第二の絶縁膜、１６，３４，４２，４５・・・貫通電極、１７，３５・・・第二の導電膜、１８，１９，３６，３７・・・電気回路、２０，２５，４０，５０，６０・・・配線基板、２１，２２，３２，４３・・・電気回路、３３，４１，４４・・・絶縁層、５１・・・機能素子。

Claims

少なくとも一方の面に第一の絶縁膜が成膜された半導体基板に対して、前記第一の絶縁膜上であり、貫通孔の形成される領域に第一の導電膜を形成する工程Ａと、
前記半導体基板の他方の面から一方の面に至り、前記第一の導電膜内に配される前記貫通孔を形成し、次いで、前記第一の導電膜の前記貫通孔に対向している面における前記第一の絶縁膜を除去し、前記貫通孔に前記第一の導電膜を露出し、前記貫通孔の内壁面および前記第一の導電膜の前記貫通孔に対向している面に第二の絶縁膜を成膜し、前記第一の導電膜の前記貫通孔に対向している面に成膜した前記第二の絶縁膜を除去する工程Ｂと、
前記第一の導電膜を下地層としてめっきを施すことにより、前記貫通孔内に導電性物質を充填して、前記第一の導電膜に一端が接してなる貫通電極を形成する工程Ｃと、
前記他方の面に、前記貫通電極の他端と接するように第二の導電膜を形成する工程Ｄと、
前記第一の導電膜および前記第二の導電膜をパターン形成して、前記一方の面および前記他方の面に回路を設ける工程Ｅと、を備えたことを特徴とする配線基板の製造方法。
前記工程Ｂにおいて、前記第二の絶縁膜を、プラズマＣＶＤ法、スパッタリング法または蒸着法により成膜することを特徴とする請求項１に記載の配線基板の製造方法。
前記工程Ｂにおいて、Ｄｅｅｐ−ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ法により、前記半導体基板の他方の面から一方の面に至る貫通孔を形成することを特徴とする請求項１または２に記載の配線基板の製造方法。
前記工程Ｂにおいて、ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ法により、前記第一の導電膜の前記貫通孔に対向している面における前記第一の絶縁膜を除去することを特徴とする請求項１〜３のいずれか１項に記載の配線基板の製造方法。
前記工程Ｂにおいて、ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ法により、前記第一の導電膜の前記貫通孔に対向している面に成膜した前記第二の絶縁膜を除去することを特徴とする請求項１〜３のいずれか１項に記載の配線基板の製造方法。