TWI448707B - 半導體測試裝置 - Google Patents

半導體測試裝置 Download PDF

Info

Publication number
TWI448707B
TWI448707B TW100146149A TW100146149A TWI448707B TW I448707 B TWI448707 B TW I448707B TW 100146149 A TW100146149 A TW 100146149A TW 100146149 A TW100146149 A TW 100146149A TW I448707 B TWI448707 B TW I448707B
Authority
TW
Taiwan
Prior art keywords
circuit board
socket
printed circuit
test
capacitor
Prior art date
Application number
TW100146149A
Other languages
English (en)
Other versions
TW201226944A (en
Inventor
Sung-Hak Park
Original Assignee
Semicontest Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semicontest Co Ltd filed Critical Semicontest Co Ltd
Publication of TW201226944A publication Critical patent/TW201226944A/zh
Application granted granted Critical
Publication of TWI448707B publication Critical patent/TWI448707B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/045—Sockets or component fixtures for RF or HF testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
    • H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
    • H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

半導體測試裝置
本發明涉及一種半導體測試裝置，特別涉及一種能夠利用測試插座等測試半導體等被測物件的裝置。
在習知半導體信號裝置等中測試作為被測物件的電子器件時，測試裝置(DUT：Device Under Test)例如以測試頭等作為媒介收發信號。
第1圖是示意地表示習知測試裝置的整體結構的圖。
測試裝置100包括：輸送裝置150，用於輸送被測物件152；測試頭130，用於對通過輸送裝置150輸送的被測物件152進行測試；及主機架110，用於綜合控制輸送裝置150及測試頭130的動作。輸送裝置150、測試頭130及主機架110通過電纜相互連接。
測試頭130在箱體132裏容納多個引腳電子板(pin electronics board)134。引腳電子板134根據主機架110的指示，產生向被測物件152發送的測試信號。引腳電子板134接收發送到被測物件152並經過處理的測試信號，評價被測物件152的功能及特性。
測試頭130的上面安裝有設置有測試插座140的印刷電路板300(DUT PCB)。通過輸送裝置150輸送的被測物件152通過安裝於測試插座140上，以與測試頭130電連接。由此，測試頭130能夠相對於被測物件152收發電子信號。
如此，習知半導體測試用印刷電路基板(即DUT PCB)的一種設計方式如第2圖所示。晶片狀的電容器36安裝於印刷電路板300的底面，電源供應路徑形成在離半導體等被測物件152較近的上側。在第2 圖中，附圖標記21是測試插座140的導電性結構體，31是信號傳輸過孔(via hole)，32是器件電源供應用的過孔，33是電容器36連接用的過孔，34是測試器電源供應用的過孔，35是電源圖案，37是多餘的過孔路徑。
第2圖所示設計結構的問題是，與測試插座140連接的過孔32和電容器36之間的路徑過長。而且，由於具有向被測物件152的反方向貫穿即不被使用的多餘的過孔37的路徑，存在不希望發生的電感，這將成為PI(Power Integrity)特性及性能下降的原因。
第3圖是表示習知半導體測試用印刷電路板的另一種設計方式結構的圖。電容器36安裝於印刷電路板300的底面，電源供應路徑形成在離電容器36較近的底面側。第3圖所示設計結構的問題是，由於電容器36安裝於印刷電路板300的底面，導致連接到測試插座140的過孔32和電容器36之間的路徑變長。而且，在過孔34和過孔33中還存在必要的過孔路徑以外的路徑，即不被使用的多餘的過孔路徑37。由此存在不希望的電感，成為PI(Power Integrity)特性及性能下降的原因。
非專利文獻
Intech Telecom S3C2500 PCB & Shield Guide
換句話講，在習知DUT PCB的設計中，為了形成與被測物件(例如：半導體)之間的信號連接路徑，在DUT PCB的上側面需要配置接觸線路的結構具有彈性的被稱為測試插座的結構體。
如第4圖所示，在習知技術中測試插座140緊貼著DUT PCB300而連接，DUT PCB300和測試插座140之間沒有任何空間，故無法安裝額外的部件。
因此，以往只能在DUT PCB300的下側面安裝部件。即，在半導體測試環境中，應該與被測物件物(半導體)的端子最接近配置的部件被配置在DUT PCB300的下側面。因此，被測物件物(半導體)的端子和信號特性改善用部件由於相當於測試插座140厚度的路徑長度和相當於 DUT PCB300的厚度的長度加在一起的長度(第4圖中的L1)，測試環境越接近高頻越變得惡劣。
在第4圖中，線路的長度L1(Inductor)阻礙信號流向從而導致信號傳輸增益的衰減，且延遲信號傳輸所需時間以阻礙快速回應。即，在相同的電感值下，若使用頻率上升，則線路長度L1帶來的電阻值也隨之上升。因此頻率越高信號傳輸損失也越大。
在半導體的使用頻率日益上升的條件下，為了使為了改善測試環境而需要最接近配置的部件配置在與被測物件的端子最接近的位置，只能將其配置在DUT PCB的上側。
本發明是鑒於上述問題而提出的。其目的在於提供一種半導體測試裝置，該裝置能夠使需要最接近配置的部件配置在離被測物件的端子最接近的位置。
為了實現如上的目的，本發明的優選實施方式的半導體測試裝置包括：印刷電路板；及測試插座，安裝於印刷電路板的頂面，形成被測物件和印刷電路板之間的信號連接路徑，其中，在印刷電路板的頂面安裝有晶片狀的電容器，在測試插座上形成有用於防止同電容器接觸的防干擾空間部，防干擾空間部形成在與電容器的安裝位置相對的位置上，電容器和測試插座由於防干擾空間部的存在而互不接觸。
優選地，防干擾空間部以凹槽狀形成在測試插座的底面，或者是垂直穿設在測試插座的孔。
在印刷電路板上形成有用於使信號線在層間移動的過孔，過孔貫穿安裝有電容器的印刷電路板的頂面及底面而形成。
本發明的另一實施方式的半導體測試裝置，包括：印刷電路板；及測試插座，安裝於印刷電路板的頂面，形成被測物件和印刷電路板之間的信號連接路徑，其中，測試插座包括：安裝於印刷電路板的頂面的下部插座；安裝於下部插座的頂面的中間電路板；及安裝於中間電路板的頂面的上部插座，中間電路板的尺寸大於上部插座的尺寸，且在中間電路板的頂面形成有安裝上部插座之後還有剩餘的寬裕裝配空間，寬裕裝配空 間供信號改善用部件裝配。
優選地，下部插座的尺寸小於印刷電路板的尺寸，且大於上部插座的尺寸。
而且，下部插座及上部插座分別包括相同數量的導電材料線路，中間電路板包括與導電材料線路相同數量的信號線路，所述下部插座及上部插座的導電材料線路及信號線路沿上下方向一個個相互連接，並連接到印刷電路板的對應信號線路。
根據如上結構的本發明，與習知方式不同地，改變測試插座的結構設計，使得在DUT PCB的上側安裝部件，並且能夠避免同被安裝的所述部件之間產生結構性的干擾，從而能夠使需要最接近配置的部件安裝在DUT PCB的上側，以大大改善半導體測試環境。
另外，在被測物件和DUT PCB之間設置有中間PCB，從而具有為了優化用於測試被測物件的信號而使用的信號改善用部件的安裝空間得到擴充的效果。
而且，還具有易於使形成在傳輸信號的線路之間的信號改善用部件配置在與被測物件的端子最接近位置的效果。
而且，具有能夠將間距狹窄的被測物件端子的間距拉長而配置，以使為了應對被測物件的端子和端子之間日益變窄的小間距的DUT PCB的設計變得容易的配線效果。
4‧‧‧電源層印刷電路板(Power Layer PCB)
5‧‧‧信號層印刷電路板(Signal Layer PCB)
21‧‧‧導電材料線路
31‧‧‧信號傳輸過孔
32‧‧‧器件電源供應用的過孔
33‧‧‧電容器連接用的過孔
34‧‧‧測試器電源供應用的過孔
35‧‧‧電源圖案
36‧‧‧電容器
37‧‧‧多餘的過孔路徑
40‧‧‧防干擾空間部
50‧‧‧中間電路板
50a‧‧‧信號線路
52‧‧‧上部插座
52a‧‧‧導電材料線路
54‧‧‧下部插座
54a‧‧‧導電材料線路
56‧‧‧信號改善用部件
100‧‧‧測試裝置
110‧‧‧主機架
130‧‧‧測試頭
140‧‧‧測試插座
150‧‧‧輸送裝置
152‧‧‧被測物件
152a‧‧‧端子
300‧‧‧印刷電路板
L2‧‧‧線路長度
第1圖是示意地表示習知測試裝置的整體結構的圖。
第2圖是表示習知半導體測試用印刷電路板的一種設計方式所涉及結構的圖。
第3圖是表示習知半導體測試用印刷電路板的另一種設計方式所涉及結構的圖。
第4圖是示意地表示習知半導體測試用印刷電路板底面的電容器和測試插座之間的連接狀態的圖。
第5圖是用於說明本發明的第一實施例的半導體測試裝置的主要結構的圖。
第6圖是表示設計第5圖所示印刷電路板的第一方式的圖。
第7圖是表示設計第5圖所示印刷電路板的第二方式的圖。
第8圖是示意地表示本發明的第一實施例的印刷電路板頂面的電容器和測試插座之間的連接狀態的圖。
第9圖是用於說明在第5圖所示測試插座上確保防干擾空間部的方式的圖。
第10圖是表示確保第5圖所示防干擾凹槽的測試插座安裝於印刷電路板上的形態的圖。
第11圖是表示第5圖所示防干擾凹槽被換成開放形態而形成的測試插座安裝於印刷電路板上的形態的圖。
第12圖是表示第5圖所示測試插座為橡膠插座形態的圖。
第13圖是用於表示本發明的第二實施例的半導體測試裝置的主要結構的圖。
第14圖是放大表示第13圖所示中間印刷電路板和上部插座及下部插座的圖。
第15圖是表示組裝第13圖所示中間電路板和上部插座及下部插座情況下的圖。
第16圖是表示組裝中間電路板和上部插座及下部插座情況下的平面圖。
第17圖是表示第13圖所示之組裝狀態的平面圖。
第18圖是用於說明本發明的第二實施例的半導體測試裝置的線路設計結構的圖。
下面，參照附圖詳細說明本發明的半導體測試裝置。在詳細說明本發明之前需要強調的是，在以下說明中的術語和辭彙不應限定解釋為通用的含義或者詞典上的含義。因此，在本說明書中所記載的實施例和圖中所示結構只代表本發明的較佳實施例，並不代表本發明的所有技術思想。因此，應該理解在本申請的提出時還可能存在代替這些實施例的多種等同物和變形例。
(第一實施例)
第5圖是用於說明本發明的第一實施例的半導體測試裝置的主要結構的圖。
第一實施例的半導體測試裝置包括印刷電路板300及安裝於印刷電路板300的頂面的測試插座140。
測試插座140形成被測物件152(半導體)和印刷電路板300之間的信號連接路徑。測試插座140具備在被測物件152和印刷電路板300之間傳輸信號的一個以上的導電材料線路21。在此，導電材料線路21採用例如橡膠插座類型(Rubber Socket Type)和彈簧結構探針型(Pogo Type)等，只要是具備插座底面和頂面的導電路徑的形態，任何形態都可以使用。
在習知的DUT PCB設計中，晶片狀的電容器36位於印刷電路板300的底面，而在本發明的第一實施例中，晶片狀的電容器36位於印刷電路板300的頂面。由此，能夠將被測物件152和電容器36之間的距離設計成最短距離。所以，比起習知技術能夠大大改善PI(Power Integrity)特性。在此，印刷電路板300的頂面是指與被測物件152相對的一面，底面是指與該頂面相反的一面。
從測試器供應的信號通過信號傳輸過孔31傳輸到測試插座140，並通過測試插座140的導電材料線路21供應到被測物件152。
從測試器供應的電源通過電源供應用的過孔34傳輸到位於印刷電路板300上側的電源供應用的圖案35，並經由電容器連接用的過孔33，通過器件電源供應用的過孔32及測試插座140供應到被測物件152。由於器件電源供應用的過孔32是為了將測試插座140與印刷電路板300連接而使用的，因此也可將其稱為插座連接用的過孔。
這樣，在印刷電路板300上形成用於使信號線在層間移動的信號傳輸過孔31，該信號傳輸過孔31貫穿安裝有電容器36的印刷電路板300的頂面及下面而形成。
測試插座140上形成有用於防止與電容器36接觸的防干擾空間部40。防干擾空間部40形成在與電容器36的安裝位置相對的位置上。電容器36和測試插座140由於防干擾空間部40的存在而互不接觸。即，測試插座140為了避免與安裝在印刷電路板300的頂面的電容器36之間的結構性干擾，具有防干擾空間部40。
而且，若完成組裝，則不會像以往那樣對被測物件152造成結構性的干擾。
在上述第一實施例中，能夠進行可實現被測物件152和電容器36之間最短距離的圖案設計，且由於在過孔33和過孔32中，不同于習知的設計方式，不被使用的支線(Stub)被除掉，因此有助於PI(Power Integrity)特性的改善。
第6圖是表示設計第5圖所示印刷電路板的第一方式的圖。
和習知方式之間的區別在於將電源層印刷電路板(Power Layer PCB)4和信號層印刷電路板(Signal Layer PCB)5分開設計之後，利用所謂埋導孔(BVH，Buried Via Hole)的PCB接合技術方法設計印刷電路板300。BVH(Buried Via Hole)是指在多層PCB中不貫穿PCB而將兩層以上的導體空間相連的鍍敷通孔(through hole)所形成的電連接部。因此，無需設置多餘的過孔路徑也能供應電源，故能夠改善PI(Power Integrity)特性。
在此，在電源層印刷電路板(Power Layer PCB)4中與連接 於測試插座140的過孔32之間的距離最短的位置上端配置有電容器36，故能夠進行最適合PI(Power Integrity)特性改善的設計。而且，電源層印刷電路板(Power Layer PCB)4具有非常薄的厚度。
電源層印刷電路板(Power Layer PCB)4被設計成主要用來供應電源的結構，但為了將從信號層印刷電路板(Signal Layer PCB)5供應的信號傳輸到測試插座140，包括信號過孔42。
信號層印刷電路板5被設計為能夠將從測試器供應的信號連接到電源層印刷電路板4的信號過孔42。信號層印刷電路板5為了將從測試器供應的電源連接到形成在電源層印刷電路板4上的電源供應過孔41，包括電源供應用的過孔34。
第7圖是表示設計第5圖所示印刷電路板的第二方式的圖。第7圖表示在一般的結構而非分層PCB Layer結構中去除多餘的過孔路徑37的方法。
將第7圖和第6圖進行比較可知，晶片狀的電容器36安裝於印刷電路板300的頂面，電源圖案35位於印刷電路板300的上端這一點與第6圖相同。但區別在於利用去除多餘的過孔路徑的方法之背鑽(Back Drill)方式切斷過孔支線(stub via)。
由此，第7圖能夠將第6圖中所要實現的目的之電容器36安裝於印刷電路板300的頂面，並能夠將電容器和測試插座140連接用過孔32之間的結線路經設計為最短距離，因此能夠獲得大幅改善PI(Power Integrity)的效果。
而且，第7圖中利用背鑽方式去除在習知方式中電容器36連接用的過孔和測試插座連接用的過孔中產生的多餘的過孔路徑37，以去除習知方式中多餘電感的致命影響，從而能夠達到改善PI(Power Integrity)特性的目的。
第8圖是示意地表示本發明的第一實施例的印刷電路板頂面的電容器和測試插座間的連接狀態的圖。
在本發明的第一實施例中，在印刷電路板300的頂面安裝有 晶片狀的電容器36，在測試插座140的底面中與電容器36相對的部位形成有防干擾空間部40。由於防干擾空間部40的存在，電容器36和測試插座140相互不接觸，因此能夠避免可能發生的結構性的干擾。
特別是，第8圖中的線路長度L2遠遠短於第4圖中的線路長度L1。如前所述，若線路長度長，則測試環境越接近高頻，信號傳輸損失越大。而在本發明的第一實施例中，由於線路長度L2遠遠短于習知的線路長度，因此即便是使用頻率上升，也非常有效。
第9圖是用於說明在第5圖所示測試插座中確保防干擾空間部的方式的圖。防干擾空間部可以呈現為凹槽或者穿孔狀，因此下述防干擾凹槽及防干擾穿孔使用與防干擾空間部相同的附圖標記。
第9圖的(a)表示在測試插座140中確保空間的情況，第9圖的(b)表示開放了同電容器36發生結構性干擾的部位的情況。換句話講，在第9圖的(a)中，在測試插座140的底面形成有凹槽狀的防干擾空間部40。在第9圖的(b)中，將測試插座140垂直穿設的穿孔即為防干擾空間部40。
如此，第9圖的(a)為了在組裝時防止電容和測試插座140之間的結構性干擾，採取在測試插座140上形成凹槽的空間確保加工方式。在此，空間確保方式是指，設置階梯或者層，或者形成凹槽而防止結構性干擾的加工方式。第9圖的(b)為了在組裝時防止電容器36和測試插座140之間的結構性干擾，採取以開放型方式從測試插座140中切除干擾部位的開放型加工方式。在此，開放型加工方式是指為了防止結構性干擾而去除干擾部位的結構物，使其底下的結構完全裸露的加工方式。
此外，這種測試插座適用於包括探針(Pogo)方式和橡膠方式的測試中使用的所有插座。
第10圖是表示在第5圖所示的已確保防干擾凹槽的測試插座安裝於印刷電路板上的形態的圖。
第10圖表示適用了非開放型空間確保用加工方式的測試插座140和印刷電路板300的組裝過程。在第10圖中，在測試插座140的底 面中與印刷電路板300上的電容器36相對應的位置上形成有防干擾凹槽40。
第11圖是表示第5圖所示的防干擾凹槽被換成開放形態而形成的測試插座安裝於印刷電路板上的形態的圖。
第11圖表示適用了開放型方式的測試插座140和印刷電路板300的組裝過程。在第11圖中，在測試插座140的底面中與印刷電路板300上的電容器相對應的位置上形成有防干擾穿孔40。
第12圖是表示將第5圖所示測試插座採用橡膠插座的圖。
第12圖表示取代探針插座(Pogo Socket)的橡膠插座(Rubber Socket)的構成方式。
當探針插座所使用的探針(Pogo Pin)的長度較長，從而為了調節與接觸面之間的高度而用橡膠插座代替時，在中間使用高度調節用PCB24。將PCB設計為能夠使晶片狀的電容器36附著在中間PCB24上，並通過圖案將用作電源的端子連接到電容器36，以改善PI(Power Integrity)特性。
在第12圖中，按上部插座22、中間PCB24及下部插座23的順序依次結合。上部插座22與被測物件(半導體)電性接觸，下部插座23與印刷電路板300或者半導體測試裝置電性接觸。
這一結構是上部插座22和被測物件最接近接觸的部位，因此將電容器36配置在與上部插座22最接近的插座用中間PCB24上。此時，電容器36和被測物件能夠在最短距離內構成電性接觸，因此能夠大幅改善PI(Power Integrity)特性。
在使用第12圖所示橡膠插座的情況下，也為了避免位於插座用中間PCB24上的電容器36和上部插座22之間的結構性干擾，適用與第9圖中相同的防干擾凹槽或者防干擾穿孔40。
根據如上所述的第一實施例，為了將用於測試被測物件(例如半導體)的DUT PCB300的PI(Power Integrity)特性改善用晶片狀的電容器36和被測物件152之間的圖案長度設計為最短長度，在DUT PCB300的 的頂面安裝電容器36，並為了解決電容器36和測試插座140之間的結構性干擾，將測試插座140與電容器36之間發生干擾的部位加工成凹槽或者穿孔形態，以將電容器36和測試插座140不受結構性干擾地設計為最短距離。
(第二實施例)
第13圖是用於說明本發明的第二實施例的半導體測試裝置的主要結構的圖。第14圖是放大表示第13圖所示中間印刷電路板和上部插座及下部插座的圖。第15圖是表示組裝第13圖所示之中間電路板和上部插座及下部插座情況下的圖。第16圖是表示中間電路板和上部插座及下部插座的組裝狀態的平面圖。第17圖是表示第13圖所示之組裝狀態的平面圖。
在第二實施例中，測試插座包括安裝於印刷電路板300的頂面的下部插座54、安裝於下部插座54的頂面的中間電路板50以及安裝於中間電路板50的頂面的上部插座52。被測物件152(例如半導體)安裝於上部插座52的頂面。
優選地，中間電路板50的尺寸大於上部插座52的尺寸。上部插座52安裝於中間電路板50的頂面的中央部位。由此，在中間電路板50上形成寬裕裝配空間，該寬裕裝配空間供信號改善用部件56裝配。
通常，用於測試半導體的裝置的結構中，在設計DUT PCB時需要使用足夠的信號改善用部件，以調節信號傳輸特性。但在習知的設計方式中，由於DUT PCB的空間局限性，未能安裝足夠數量的部件。
因此在第二實施例中，額外地設置尺寸比上部插座52大的中間電路板50，解決習知半導體測試裝置結構中裝配部件所需空間不足的問題。即，在第二實施例的中間電路板50上能夠安裝DUT PCB300中由於空間不足而未能安裝的多個信號改善用部件。通過這種部件安裝空間的擴充效果，能夠比習知結構安裝更多的信號改善用部件，從而能夠進一步提高信號改善效果。
另外，通過使為了優化傳輸到被測物件152(例如半導體)的信號的特性而裝配的部件能夠配置在與被測物件最接近的位置的效果，實現最接近配置。由此，能夠進一步改善信號特性，還能克服習知的DUT PCB設計技術中存在的最接近配置的局限性。
第18圖是用於說明本發明的第二實施例的半導體測試裝置的線路設計結構的圖。
在第18圖中，下部插座54和中間電路板50的尺寸基本上相同。下部插座54和中間電路板50的尺寸小於印刷電路板300的尺寸且大於上部插座52的尺寸。之所以如此設計，是為了應對作為被測物件152的半導體的端子152a和端子152a之間日益變窄的小間距(Fine Pitch)。在日益追求半導體的端子和端子之間距離變窄的Fine Pitch(為了減少半導體元件的大小，縮短半導體的端子和端子之間距離的半導體構成形式)的本領域產業特性上，DUT PCB的製造技術已經到了極限。因此，為了解決由於狹窄間距而難以解決的設計極限問題，提出一種在被測物件152的端子152a之間的間距狹窄的結構中，通過中間電路板50變寬的線路設計結構。由此，具有能夠將間距狹窄的半導體端子的間距拉長而配置，以使DUT PCB設計變容易的配線效果。
另一方面，在第18圖中，下部插座54的導電材料線路54a及上部插座52的導電材料線路52a的數量相同。而且，中間電路板50包括與各個導電材料線路52a，54a相同數量的信號線路50a。因此，參照導電材料線路和信號線路之間的連接，上部插座52的一個導電材料線路52a和中間電路板50的一個信號線路50a及下部插座54的一個導電材料線路54a沿上下方向相互連接，並連接至與印刷電路板300對應的信號線路300a上。換句話講，上部插座52位於被測物件152的端子152a和中間電路板50之間。由此，被測物件152和中間電路板50通過上部插座52的具有彈性的導電材料線路52a相互傳輸信號。下部插座54位於中間電路板50和印刷電路板300之間。由此，中間電路板50和印刷電路板300通過下部插座54的具有彈性的導電材料線路54a相互傳輸信號。
在此，中間電路板50位於上部插座52和下部插座54之間，構成從印刷電路板300(DUT PCB)傳輸到被測物件152的端子152a的信號的路徑。
如此通過中間電路板50，能夠將信號改善用部件56配置在與被測物件152的端子152a最接近的位置，因此能夠期待信號改善用部件56更好地發揮其固有的功能。
根據如上的第二實施例，能夠解決習知的DUT PCT中裝配信號改善用部件的空間不足問題，並且能夠解決在設計應對小間距(Fine Pitch)半導體的DUT PCB時製程中所存在的問題。而且，由於能夠將信號改善用部件配置在與半導體端子152a最接近的位置，故通過測試半導體的工程裝置的信號改善效果實現更好的半導體測試環境。
本發明並不僅限於上述實施例及變形例，而在不脫離本發明精神的範圍內，可進行修改和變形而實施，加以這種修改及變形的技術思想也應屬於本發明的保護範圍之內。
21‧‧‧導電材料線路
31‧‧‧信號傳輸過孔
32‧‧‧器件電源供應用的過孔
33‧‧‧電容器連接用的過孔
34‧‧‧測試器電源供應用的過孔
35‧‧‧電源圖案
36‧‧‧電容器
40‧‧‧防干擾空間部
140‧‧‧測試插座
152‧‧‧被測物件
300‧‧‧印刷電路板

Claims (7)

  1. 一種半導體測試裝置，包括：印刷電路板；及測試插座，安裝於所述印刷電路板的頂面，形成被測物件和所述印刷電路板之間的信號連接路徑，其特徵在於，在所述印刷電路板的頂面安裝有晶片狀的電容器，在所述測試插座上形成有用於防止同所述電容器之間的接觸的防干擾空間部，所述防干擾空間部形成在與所述電容器的安裝位置相對的位置上，所述電容器和所述測試插座由於所述防干擾空間部的存在而互不接觸。
  2. 如申請專利範圍第1項所述之半導體測試裝置，其特徵在於，所述防干擾空間部以凹槽狀形成在所述測試插座的底面。
  3. 如申請專利範圍第1項所述之半導體測試裝置，其特徵在於，所述防干擾空間部為垂直穿設在所述測試插座的孔。
  4. 如申請專利範圍第1項所述之半導體測試裝置，其特徵在於，所述印刷電路板上形成有用於使信號線在層間移動的過孔，所述過孔貫穿安裝有所述電容器的所述印刷電路板的頂面及底面而形成。
  5. 一種半導體測試裝置，包括：印刷電路板；及測試插座，安裝於所述印刷電路板的頂面，形成被測物件和所述印刷電路板之間的信號連接路徑，其特徵在於，所述測試插座包括：安裝在所述印刷電路板的頂面的下部插座；安裝在所述下部插座的頂面的中間電路板；及安裝在所述中間電路板的頂面的上部插座， 所述中間電路板的尺寸大於所述上部插座的尺寸，並在所述中間電路板的頂面形成有安裝所述上部插座之後還有剩餘的寬裕裝配空間，在所述寬裕裝配空間供信號改善用部件裝配。
  6. 如申請專利範圍第5項所述之半導體測試裝置，其特徵在於，所述下部插座的尺寸小於所述印刷電路板的尺寸，且大於所述上部插座的尺寸。
  7. 如申請專利範圍第5項所述之半導體測試裝置，其特徵在於，所述下部插座及所述上部插座分別包括相同數量的導電材料線路，所述中間電路板包括與所述導電材料線路相同數量的信號線路，所述下部插座及所述下部插座的導電材料線路及所述信號線路沿上下方向一個個相互連接，並連接到所述印刷電路板的對應信號線路上。
TW100146149A 2010-12-16 2011-12-14 半導體測試裝置 TWI448707B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20100013001 2010-12-16
KR1020110109192A KR101131105B1 (ko) 2010-12-16 2011-10-25 반도체 검사 장치

Publications (2)

Publication Number Publication Date
TW201226944A TW201226944A (en) 2012-07-01
TWI448707B true TWI448707B (zh) 2014-08-11

Family

ID=46142910

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100146149A TWI448707B (zh) 2010-12-16 2011-12-14 半導體測試裝置

Country Status (4)

Country Link
US (1) US20130257470A1 (zh)
KR (1) KR101131105B1 (zh)
TW (1) TWI448707B (zh)
WO (1) WO2012081864A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446335B2 (en) * 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
TWI579951B (zh) * 2015-11-17 2017-04-21 京元電子股份有限公司 半導體元件翻面裝置及其測試設備
CN107729581B (zh) * 2016-08-10 2021-03-09 苏州韬盛电子科技有限公司 一种基于fea仿真设计芯片测试插座结构的方法及其应用
US10128592B1 (en) * 2017-05-12 2018-11-13 Northrop Grumman Systems Corporation Integrated circuit interface and method of making the same
KR101975836B1 (ko) * 2017-08-11 2019-08-28 리노공업주식회사 검사장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616846A (ja) * 1984-06-21 1986-01-13 Nec Corp コンデンサ付プラグインパツケ−ジ
JPH02216467A (ja) * 1989-02-17 1990-08-29 Tokyo Electron Ltd プローバ
US5502397A (en) * 1992-11-12 1996-03-26 Advanced Micro Devices, Inc. Integrated circuit testing apparatus and method
JP2010043874A (ja) * 2008-08-08 2010-02-25 Yokowo Co Ltd コネクト基板及びこれを用いた電子部品検査装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500605A (en) * 1993-09-17 1996-03-19 At&T Corp. Electrical test apparatus and method
US5869961A (en) * 1995-07-31 1999-02-09 Spinner; Howard D. Smart IC-test receptacle having holes adapted for mounting capacitors arranged adjacent to pin positions
US5859538A (en) * 1996-01-31 1999-01-12 Hewlett-Packard Company Method and apparatus for connecting a ball grid array device to a test instrument to facilitate the monitoring of individual signals or the interruption of individual signals or both
US6819127B1 (en) * 1999-02-19 2004-11-16 Micron Technology, Inc. Method for testing semiconductor components using interposer
US6621012B2 (en) * 2001-02-01 2003-09-16 International Business Machines Corporation Insertion of electrical component within a via of a printed circuit board
TW586205B (en) * 2001-06-26 2004-05-01 Intel Corp Electronic assembly with vertically connected capacitors and manufacturing method
TWI227099B (en) * 2003-03-31 2005-01-21 Siliconware Precision Industries Co Ltd Chip carrier for testing electric performance of passive components and method for testing same
KR20070009091A (ko) * 2005-07-15 2007-01-18 삼성전자주식회사 반도체 칩의 테스트 소켓 장치
KR100952297B1 (ko) * 2008-06-05 2010-04-12 이용준 반도체 소자 테스트용 콘택터 및 그 제조방법
JP4863130B2 (ja) * 2009-05-22 2012-01-25 山一電機株式会社 基板接続用コネクタ、それを備える半導体装置用ソケット、ケーブル用コネクタ、および、ボードツーボードコネクタ
KR20110090298A (ko) * 2010-02-03 2011-08-10 (주)티에스이 피치변환가능 테스트 소켓

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616846A (ja) * 1984-06-21 1986-01-13 Nec Corp コンデンサ付プラグインパツケ−ジ
JPH02216467A (ja) * 1989-02-17 1990-08-29 Tokyo Electron Ltd プローバ
US5502397A (en) * 1992-11-12 1996-03-26 Advanced Micro Devices, Inc. Integrated circuit testing apparatus and method
JP2010043874A (ja) * 2008-08-08 2010-02-25 Yokowo Co Ltd コネクト基板及びこれを用いた電子部品検査装置

Also Published As

Publication number Publication date
KR101131105B1 (ko) 2012-04-03
WO2012081864A2 (ko) 2012-06-21
WO2012081864A3 (ko) 2012-10-18
US20130257470A1 (en) 2013-10-03
TW201226944A (en) 2012-07-01

Similar Documents

Publication Publication Date Title
US7492146B2 (en) Impedance controlled via structure
CN108432355B (zh) 凹穴式电路板
TWI448707B (zh) 半導體測試裝置
KR101193556B1 (ko) 피씨비 일체형 테스트 소켓
KR20170051451A (ko) 인쇄 회로 기판에서의 피시험 장치의 아래 존재하는 내장 직렬 데이터 테스트 루프백을 구현하기 위한 구조 및 구현 방법
JP2008527724A (ja) 差動信号対のために改良されたシグナルインテグリティを備えるプリント回路板等
US10154581B2 (en) Method for impedance compensation in printed circuit boards
WO2004040325A1 (ja) 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部
TW201831909A (zh) 供高頻應用的探針卡
KR20120091169A (ko) 초단파 응용을 위한 공동 배면을 갖는 장치 인터페이스 기판
US6857898B2 (en) Apparatus and method for low-profile mounting of a multi-conductor coaxial cable launch to an electronic circuit board
JP5572066B2 (ja) テスト用ボード
JP2009529238A (ja) 積重ねガード構造
TWI810885B (zh) 用於半導體測試之電路板
KR101254180B1 (ko) 반도체 검사용 테스트 소켓
JP6280913B2 (ja) 特別仕様の端子を収容するための充填ビアを有する配線基板
US20050225382A1 (en) Apparatus for providing a high frequency loop back with a DC path for a parametric test
KR102269398B1 (ko) 도전성 차폐층이 다층으로 적층된 pcb를 절연 베이스로 활용한 검사소켓
JP7206140B2 (ja) 検査装置
KR100933369B1 (ko) 프로브 카드의 인터포저 및 그 제조 방법
KR20170125230A (ko) 릴레이 소켓, 릴레이 소켓 모듈, 및 반도체 패키지 테스트 보드 어셈블리
KR101479929B1 (ko) 고주파 성능이 향상된 반도체 테스트 장비용 니들블럭
KR100950446B1 (ko) Ｐｃｂ를 구비하는 스페이스 트랜스포머 및 이를 포함하는프로브 카드
JP4898628B2 (ja) 被測定デバイス搭載ボード、及びプローブカード
KR20230158977A (ko) 절연케이블 기반의 프로브카드

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees