KR101193556B1 - 피씨비 일체형 테스트 소켓 - Google Patents

피씨비 일체형 테스트 소켓 Download PDF

Info

Publication number
KR101193556B1
KR101193556B1 KR1020110122261A KR20110122261A KR101193556B1 KR 101193556 B1 KR101193556 B1 KR 101193556B1 KR 1020110122261 A KR1020110122261 A KR 1020110122261A KR 20110122261 A KR20110122261 A KR 20110122261A KR 101193556 B1 KR101193556 B1 KR 101193556B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
contact portion
test socket
pcb
Prior art date
Application number
KR1020110122261A
Other languages
English (en)
Inventor
박성학
Original Assignee
주식회사 세미콘테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘테스트 filed Critical 주식회사 세미콘테스트
Priority to KR1020110122261A priority Critical patent/KR101193556B1/ko
Application granted granted Critical
Publication of KR101193556B1 publication Critical patent/KR101193556B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

인쇄회로기판(PCB)과 테스트 소켓을 일체화시킨 피씨비 일체형 테스트 소켓을 제시한다. 제시된 피씨비 일체형 테스트 소켓은 다수의 비아 홀이 상하 방향으로 관통되게 형성되고 각각의 비아 홀의 벽면에는 도전성의 피막이 형성된 인쇄회로기판, 및 다수의 비아 홀중에서 해당하는 비아 홀의 내부에 배치되되 상부 및 하부가 해당하는 비아 홀의 상부 및 하부의 외측으로 돌출된 도전성의 접촉부를 포함한다. 상, 하측 연결구조와 더불어 핀과 핀 사이에 PCB(인쇄회로기판)를 통한 전기 전달 경로가 추가로 형성된다. 그리고, PCB를 기준으로 하는 구조물에서 전기 부품과의 연결이 가능하여 회로를 구성할 수 있다는 측면에서 고속 반도체의 테스트 환경을 구성하는 테스트 소켓의 역할로 볼 때 신호특성을 개선할 수 있는 회로가 추가되므로, 반도체 검사 기술 산업에 있어 혁신적인 신호개선 효과를 얻을 수 있다.

Description

피씨비 일체형 테스트 소켓{Test socket formed with a PCB}
본 발명은 피씨비 일체형 테스트 소켓에 관한 것으로, 보다 상세하게는 피씨비(PCB)와 테스트 소켓을 일체화시킨 구조에 관한 것이다.
종래 반도체 신호 장치 등에서 시험 대상이 되는 전자 디바이스를 시험하는 경우, 시험 장치(DUT : Device Under Test)는 예를 들면 테스트 헤드 등을 매개로 하여 신호의 송수신을 행한다.
도 1은 종래 시험장치의 전체적인 구조를 모식적으로 나타낸 도면이다.
시험장치(100)는 피시험 디바이스(152)를 반송하는 핸들러(150), 핸들러(150)에 의해 반송된 피시험 디바이스(152)에 대해서 시험을 실행하는 테스트 헤드(130), 및 핸들러(150) 및 테스트 헤드(130)의 동작을 종합적으로 제어하는 메인 프레임(110)을 포함한다. 핸들러(150)와 테스트 헤드(130) 및 메인 프레임(110)은 케이블(120)에 의해 서로 결합된다.
테스트 헤드(130)는 박스(132)에 복수의 핀 전자 보드(pin electronics board)(134)를 수용한다. 핀 전자 보드(134)는 메인 프레임(110)으로부터의 지시에 의해 피시험 디바이스(152)에 송신하는 시험 신호를 발생한다. 핀 전자 보드(134)는 피시험 디바이스(152)에 송신되어 처리된 시험신호를 수신해서 피시험 디바이스(152)의 기능 및 특성을 평가한다.
테스트 헤드(130)의 위면에는 테스트 소켓(140)을 장비한 퍼포먼스 보드(300 : DUT PCB가 됨)가 장착된다. 핸들러(150)에 의하여 반송되는 피시험 디바이스(152)는 테스트 소켓(140)에 장착되는 것에 의해 테스트 헤드(130)와 전기적으로 결합된다. 이에 의해 테스트 헤드(130)는 피시험 디바이스(152)에 대하여 전기신호를 송신 및 수신할 수 있다.
통상적으로, 테스트 소켓(140)은 피시험 디바이스(152)의 단자와 인쇄회로기판(PCB)(즉, DUT PCB)을 전기적으로 연결시킨다.
종래 테스트 소켓은 도 2에서와 같이 포고 핀(Pogo pin)을 이용하여 전기적 연결을 구현하는 포고 타입(Pogo type), 및 도 3에서와 같이 고무(Pressure conductive rubber; PCR)를 이용하여 전기적 연결을 구현하는 러버 타입(Rubber type)이 있다.
포고 타입의 테스트 소켓은 포고 핀(10)이라는 탄성을 가진 전기전도성 구조물을 통해 전기를 전달한다.
러버 타입의 테스트 소켓은 탄성을 가진 고무(12)의 내부에 도전성 입자(14)들이 배열된 구조 또는 그 외의 다른 형상의 도전체를 갖는 구조에 의해 전기를 전달한다.
한국등록특허공보 10-0436259호(2004.06.05) 한국공개특허공보 10-2011-0085823호(2011.07.27) 한국공개특허공보 특1998-0010450호(1998.04.30) 한국등록특허공보 10-0953444호(2010.04.09)
종래의 테스트 소켓은 각각의 개별 핀들이 독립적으로 상, 하측의 전기 선로를 연결한다. 한편, 각각의 핀들은 전기적으로 분리 및 절연된 상태를 유지한다.
이와 같이 종래의 테스트 소켓은 단순히 완전하게 개개의 핀들이 분리된 구조에서 상,하측 전기전달 매체로 이용되고 있을 뿐이다.
그리고, 선로를 구성함에 있어서, 종래에는 피시험 디바이스의 단자와 가장 근접하게 배치되어야 할 부품들이 DUT PCB(300)의 하측면에 배치되었다. 이에 의해, 피시험 디바이스의 단자와 신호특성 개선용 부품들은 테스트 소켓(140)의 두께 만큼의 경로 길이 및 DUT PCB(300)의 두께 만큼의 길이를 합산한 길이로 인해 검사환경이 고주파로 갈수록 열악해지는 불합리한 조건을 갖게 되었다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 신호 개선용 부품이 실장된 인쇄회로기판(PCB)과 테스트 소켓을 일체화시킨 피씨비 일체형 테스트 소켓을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시양태에 따른 피씨비 일체형 테스트 소켓은, 다수의 비아 홀이 상하 방향으로 관통되게 형성되고, 각각의 비아 홀의 벽면에는 도전성의 피막이 형성된 인쇄회로기판; 및 다수의 비아 홀중에서 해당하는 비아 홀의 내부에 배치되되, 상부 및 하부가 해당하는 비아 홀의 상부 및 하부의 외측으로 돌출된 도전성의 접촉부;를 포함한다.
바람직하게, 다수의 비아 홀중에서 서로 전기적 접촉이 필요한 비아 홀의 피막은 인쇄회로기판의 내부에 형성된 연결 패턴을 통해 서로 전기적으로 연결된다.
인쇄회로기판의 상면 또는 하면에는 신호특성 개선용 전기 부품이 실장된다.
접촉부는 탄성을 가진 고무재질로 형체를 유지하고 전도성 물질을 포함한다.
인쇄회로기판의 상면에는 접촉부의 돌출부위의 파손을 방지하기 위한 파손 방지부가 추가로 형성되어도 된다. 이 경우, 파손 방지부는 실리콘으로 몰드된다.
접촉부는 포고 핀으로 구성되어도 된다.
한편, 본 발명의 다른 실시양태에 따른 피씨비 일체형 테스트 소켓은, 상면과 하면에 다수의 패드가 형성되되, 상면의 패드와 상기 하면의 패드는 연결 패턴에 의해 서로 연결된 인쇄회로기판; 및 일측이 다수의 패드중에서 해당하는 패드에 접속되고 타측이 해당 패드에서 멀어지는 방향으로 연장된 도전성의 접촉부;를 포함한다.
인쇄회로기판의 상면 또는 하면에는 신호특성 개선용 전기 부품이 실장된다.
접촉부는 탄성을 가진 고무재질로 형체를 유지하고 전도성 물질을 포함한다.
인쇄회로기판의 상면에는 접촉부의 돌출부위의 파손을 방지하기 위한 파손 방지부가 추가로 형성되어 된다. 이 경우, 파손 방지부는 실리콘으로 몰드된다.
이러한 구성의 본 발명에 따르면, 상, 하측 연결구조와 더불어 핀과 핀 사이에 PCB(인쇄회로기판)를 통한 전기 전달 경로가 추가로 형성된다. 그리고, PCB를 기준으로 하는 구조물에서 전기 부품과의 연결이 가능하여 회로를 구성할 수 있다는 측면에서 고속 반도체의 테스트 환경을 구성하는 테스트 소켓의 역할로 볼 때 신호특성을 개선할 수 있는 회로가 추가되므로, 반도체 검사 기술 산업에 있어 혁신적인 신호개선 효과를 얻을 수 있다.
종래의 상,하측 전기 전달 역할을 하는 테스트 소켓의 한정된 역할에 신호특성을 개선할 수 있는 선로를 구성시킬 수 있다.
또한, 선로를 구성함에 있어 전기 부품이 장착될 경우 회로로서 신호특성 개선에 필요한 전기 부품을 최근접하여 장착할 수 있으므로, 신호특성 개선에 효과를 얻을 수 있다.
또한, 테스트 소켓에 전기 부품 장착이 가능하기에 한정된 공간에 다수의 부품을 장착해야 하는 DUT PCB의 부품 실장 공간이 부족했던 문제점을 일부 해소한다. 그에 따라, 더 많은 부품을 장착할 수 있는 실장 공간의 확장 효과를 얻을 수 있다.
종래의 회로가 구성된 PCB 조합형 테스트 소켓은 상, 하측에 각각 1개씩의 테스트 소켓이 개별로 필요하여 하나의 테스트 소켓을 구성할 때 2개의 소켓 모듈이 필요하였으나, 본 발명을 통해서는 하나의 소켓 모듈만으로 구성이 가능하여 비용절감 및 공정의 간소화를 실현할 수 있다.
도 1은 종래 시험장치의 전체적인 구조를 모식적으로 나타낸 도면이다.
도 2는 종래 포고 타입의 테스트 소켓을 설명하기 위한 도면이다.
도 3은 종래 러버 타입의 테스트 소켓을 설명하기 위한 도면이다.
도 4는 본 발명의 제 1실시예에 따른 피씨비 일체형 테스트 소켓의 구성을 나타낸 도면이다.
도 5는 도 4의 구성에서 피시험 디바이스의 로딩 전과 로딩 후의 상태를 나타낸 도면이다.
도 6은 본 발명의 제 1실시예의 변형예를 나타낸 도면이다.
도 7은 본 발명의 제 2실시예에 따른 피씨비 일체형 테스트 소켓의 구성을 나타낸 도면이다.
도 8은 도 7의 구성에서 피시험 디바이스의 로딩 전과 로딩 후의 상태를 나타낸 도면이다.
도 9는 본 발명의 제 3실시예에 따른 피씨비 일체형 테스트 소켓의 구성을 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 피씨비 일체형 테스트 소켓에 대하여 설명하면 다음과 같다. 본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니된다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
(제 1실시예 설명)
도 4는 본 발명의 제 1실시예에 따른 피씨비 일체형 테스트 소켓의 구성을 나타낸 도면이다.
제 1실시예에 따른 피씨비 일체형 테스트 소켓은 인쇄회로기판(PCB)(20) 및 도전성의 접촉부(12)를 포함한다.
인쇄회로기판(20)에는 다수의 비아 홀(22)이 상하 방향으로 관통되게 형성된다. 각각의 비아 홀(22)의 벽면에는 도전성의 피막(24)이 형성된다. 예를 들어, 피막(24)의 재질은 금, 니켈, 구리, 알루미늄 등이다. 여기서, 인쇄회로기판(20)은 테스트 소켓용 PCB에 해당된다.
인쇄회로기판(20)의 상면에는 신호특성 개선용 전기 부품(28)(예컨대, 캐패시터 등)이 실장되는데, 전기 부품(28)은 서로 인접한 비아 홀(22) 사이에 실장될 수 있다. 다시 말해서, 전기 부품(28)은 서로 쌍을 이루는 전원의 정(+)전원과 부(-)전원 사이에 실장된다. 이 경우, 인접한 비아 홀(22)의 피막(24)들은 인쇄회로기판(20)의 내부에 형성된 연결 패턴(26) 및 전기 부품(28)을 통해 전기적으로 서로 연결된다. 즉, 신호특성 개선용 전기 부품(28)은 인쇄회로기판(20)의 내부에 형성된 연결 패턴(26) 또는 해당 전원 인가용 패턴층을 통해 해당 전원이 인가되는 비아 홀(22)의 피막(24)과 전기적으로 연결된다. 한편, 전기 부품(28)은 인쇄회로기판(20)의 하면에도 실장가능하다.
한편, 도 4에서는 전기 부품(28)을 통해 인접한 비아 홀(22)의 피막(24)들이 전기적으로 서로 연결되게 하였으나, 전기 부품(28)을 매개하지 않고서도 인접한 비아 홀(22)의 피막(24)들이 서로 전기적으로 연결되게 하여도 된다. 즉, 인쇄회로기판(20)의 내부에 형성된 연결 패턴(26)을 직접적으로 서로 연결시킴으로써 인접한 비아 홀의 피막(24)들이 전기적으로 직접 연결될 수 있다.
이와 같이, 각각의 비아 홀(22)의 피막(24)은 서로 독립적으로 형성될 수도 있고, 연결 패턴(26)을 통해 직접적인 연결관계를 가질 수도 있다. 경우에 따라서는 각각의 비아 홀(22)의 피막(24)들은 전기 부품(28)을 매개로 연결될 수도 있다.
그에 따라, 인쇄회로기판(20)에 형성되는 다수의 비아 홀(22)의 피막(24)들은 상기한 바와 같은 독립 구조, 직접적으로 연결된 구조, 및 전기 부품(28)을 매개로 연결된 구조를 모두 취할 수 있다. 도 4에는 도시하지 않았지만, 상기의 독립 구조, 직접적으로 연결된 구조, 및 전기 부품(28)을 매개로 하는 연결된 구조가 모두 인쇄회로기판(20)에 갖추어져도 무방하다.
다수의 비아 홀(22)중에서 전원 인가용으로 사용되는 비아 홀의 경우 해당 전원의 전력양에 맞게 복수개로 구성되어 있다. 그에 따라, 서로 같은 종류, 같은 목적을 가진 복수개의 전원용 비아 홀은 하나로 연결되어야 검사 신호 특성을 개선할 수 있으므로, 동일 전원을 인가받는 비아 홀의 피막은 인쇄회로기판(20)의 내부에 형성된 연결 패턴(26) 또는 하나의 패턴층으로 형성되어 서로 전기적으로 연결된다.
접촉부(12)는 비아 홀(22)의 내부에 배치된다. 접촉부(12)의 상부는 해당하는 비아 홀(22)의 상부 외측으로 돌출되고, 접촉부(12)의 하부는 해당하는 비아 홀(22)의 하부 외측으로 돌출된다.
접촉부(12)는 탄성력을 지닌다. 본 발명의 명세서에서 "탄성력을 지닌다"라는 것은 평면 또는 여러 형태의 입체구조의 단자(즉, 피시험 디바이스의 단자)에 가능한 넓은 접촉면을 확보하여 탄성을 통해 최적의 전기적 접촉 상태를 유지할 수 있음을 의미한다. 여기서, 전기적 접촉은 "닿았다"라는 의미보다는 "누른다"는 의미의 전기 접촉을 의미한다고 보는 것이 바람직하다. 바람직하게, 접촉부(12)는 내부에 도전성 입자(14)들이 배열된 절연성의 고무로 구성된다. 절연성의 고무는 예를 들어 실리콘 고무이다. 도전성 입자(14)는 예를 들어 금, 니켈, 구리, 알루미늄 등과 같은 금속 입자이다.
도 5는 도 4의 구성에서 피시험 디바이스의 로딩(loading) 전과 로딩 후의 상태를 나타낸 도면이다.
도 5의 (a)는 피시험 디바이스(40)가 하강하기 전 상태 즉, 로딩 전 상태를 나타낸 것으로서, 초기 상태라고 할 수 있다. 도 5의 (b)는 로딩 후의 상태를 나타낸 것이다.
도 5의 (a)에서와 같은 초기 상태에 있는 피시험 디바이스(40)가 하강하게 되면 도 5의 (b)에서와 같이 피시험 디바이스(40)의 단자(42)가 접촉부(12)의 상면과 접촉한다. 도 5의 (b)에서와 같이 로딩이 완료되면 피시험 디바이스(40)의 단자(42)와 접촉부(12)는 서로 전기적으로 연결상태에 놓이게 된다.
이후, 피시험 디바이스(40)가 상승하여 초기 상태로 환원하게 되면 피시험 디바이스(40)의 단자(42)와 접촉부(12)간의 전기적인 연결상태는 해제된다.
도 6은 본 발명의 제 1실시예의 변형예를 나타낸 도면이다. 도 6의 변형예가 상술한 제 1실시예와 차이나는 점은 인쇄회로기판(20)의 상면에 접촉부(12)의 돌출부위의 파손을 방지하기 위한 파손 방지부(29)를 추가로 형성시켰다는 점이 차이난다.
여기서, 파손 방지부(29)는 실리콘으로 몰드된다. 파손 방지부(29)는 소정의 탄성력을 가진다. 예를 들어, 피시험 디바이스(40)의 단자(42)와 접촉부(12)의 상면간의 접촉횟수가 많아지게 되면 접촉부(12)의 상면이 파손될 수 있다. 그에 따라, 변형예에서는 인쇄회로기판(20)의 상면으로 돌출된 접촉부(12)의 상부가 파손되는 것을 방지하기 위해 실리콘으로 몰드된 파손 방지부(29)를 인쇄회로기판(20)의 상면에 형성시켰다.
(제 2실시예 설명)
도 7은 본 발명의 제 2실시예에 따른 피씨비 일체형 테스트 소켓의 구성을 나타낸 도면이다. 제 2실시예를 상술한 제 1실시예와 비교하여 보면 접촉부에서 차이날 뿐, 나머지 구성요소는 서로 동일하다. 이하에서는 접촉부에 대해서만 상세히 설명하고, 나머지 구성요소에 대해서는 개략적으로 설명하도록 한다.
제 2실시예의 인쇄회로기판(30)은 제 1실시예의 인쇄회로기판(20)에 대응된다. 인쇄회로기판(30)에는 다수의 비아 홀(32)이 형성되는데, 비아 홀(32)은 제 1실시예의 비아 홀(22)에 대응된다. 각각의 비아 홀(32)의 벽면에는 도전성의 피막(34)이 형성되는데, 피막(34)은 제 1실시예의 피막(24)에 대응된다.
인쇄회로기판(30)의 인접한 비아 홀(32)의 피막(34)들은 연결 패턴(36)을 통해 전기적으로 서로 연결될 수 있다. 물론, 제 1실시예에서와 같이 인쇄회로기판(30)에 형성되는 다수의 비아 홀(32)의 피막(34)들은 독립 구조, 직접적으로 연결된 구조, 및 전기 부품(28)을 매개로 연결된 구조를 모두 취할 수 있다.
그에 따라, 인쇄회로기판(30)에는 상기의 독립 구조, 직접적으로 연결된 구조, 및 전기 부품(28)을 매개로 하는 연결된 구조를 갖는 비아 홀이 모두 갖추어져도 무방하다.
접촉부(10)는 각각의 비아 홀(32)의 내부에 배치된다. 접촉부(10)의 상부는 해당하는 비아 홀(32)의 상부 외측으로 돌출되고, 접촉부(10)의 하부는 해당하는 비아 홀(32)의 하부 외측으로 돌출된다.
접촉부(10)는 포고 핀(Pogo pin)으로 구성된다. 접촉부(10)는 스프링(10a)을 포함한다. 스프링(10a)은 접촉부(10)의 상하 움직임을 지속적으로 유지시키는 탄성을 제공한다. 스프링(10a)의 탄성력이 적으면 접촉부(10)의 상면과 피시험 디바이스(40)의 단자(42) 사이에 전기적 접촉저항이 증가하는 현상이 발생하여 피시험 디바이스(40)를 테스트할 때 양품을 불량품으로 오판하는 문제가 야기된다. 반대로, 스프링(10a)의 탄성력이 커지면 피시험 디바이스(40)의 단자(42)에 손상을 초래한다. 따라서, 스프링(10a)의 탄성은 접촉부(10)와 피시험 디바이스(40)의 단자(42) 사이의 전기적 접촉저항 및 손상을 동시에 최소화할 수 있는 조건을 만족시키는 것이 바람직하다. 스프링(10a)의 탄성력은 스프링(10)의 재질 및 비아 홀(32)의 길이 등에 따라 달라질 수 있다. 상기의 조건을 만족시키는 스프링(10a)의 탄성력에 대해서는 실험을 통해 충분히 얻어낼 수 있다.
도 8은 도 7의 구성에서 피시험 디바이스의 로딩 전과 로딩 후의 상태를 나타낸 도면이다.
도 8의 (a)는 피시험 디바이스(40)가 하강하기 전 상태 즉, 로딩 전 상태를 나타낸 것으로서, 초기 상태라고 할 수 있다. 도 8의 (b)는 로딩 후의 상태를 나타낸 것이다.
도 8의 (a)에서와 같은 초기 상태에 있는 피시험 디바이스(40)가 하강하게 되면 도 8의 (b)에서와 같이 피시험 디바이스(40)의 단자(42)가 접촉부(10)의 상면과 접촉한다. 도 8의 (b)에서와 같이 로딩이 완료되면 피시험 디바이스(40)의 단자(42)와 접촉부(10)는 서로 전기적으로 연결상태에 놓이게 된다.
이후, 피시험 디바이스(40)가 상승하여 초기 상태로 환원하게 되면 피시험 디바이스(40)의 단자(42)와 접촉부(10)간의 전기적인 연결상태는 해제된다.
(제 3실시예 설명)
도 9는 본 발명의 제 3실시예에 따른 피씨비 일체형 테스트 소켓의 구성을 나타낸 도면이다.
제 3실시예에 따른 피씨비 일체형 테스트 소켓은 인쇄회로기판(PCB)(50) 및 도전성의 접촉부(12)를 포함한다.
인쇄회로기판(50)의 상면에는 도전성의 패드(52a, 52c)가 이격되어 형성된다. 인쇄회로기판(50)의 하면에는 도전성의 패드(52b, 52d)가 이격되어 형성된다. 여기서, 패드(52a)와 패드(52b)는 서로 대향되는 위치에 배치되고, 패드(52c)와 패드(52d)는 서로 대향되는 위치에 배치된다. 도 8에서는 마치 패드(52a, 52b, 52c, 52d)가 인쇄회로기판(50)의 홈에 수납되어 어느 한 면만 외부로 노출되게 도시하였으나, 제조 작업의 편의를 위해 홈을 사용하지 않고 인쇄회로기판(50)의 상면 및 하면에 그대로 형성되는 것으로 하여도 된다. 따라서, 본 발명의 특허청구범위에 기재된 "상면과 하면에 다수의 패드가 형성된 인쇄회로기판"은 패드(52a, 52b, 52c, 52d)가 인쇄회로기판(50)의 홈에 수납되어 어느 한 면만 외부로 노출된 것도 의미적으로 포함하는 것으로 한다. 여기서, 인쇄회로기판(50)은 테스트 소켓용 PCB에 해당된다.
패드(52a)와 패드(52b)는 비아 홀(53)에 의해 서로 연결된다. 패드(52c)와 패드(52d)는 비아 홀(53)에 의해 서로 연결된다. 여기서, 비아 홀(53)은 제 1실시예의 비아 홀(22)과 동일한 구조인 것으로 이해하면 된다.
인쇄회로기판(50)의 상면에는 전기 부품(28)(예컨대, 캐패시터 등)이 실장되는데, 전기 부품(28)은 서로 쌍을 이루는 전원의 정(+)전원과 부(-)전원 사이에 실장된다. 이 경우, 전기 부품(28)은 연결 패턴(54)을 통해 또는 해당 전원이 인가되는 패턴층을 통해 해당 전원이 인가되는 패드와 전기적으로 연결된다. 한편, 전기 부품(28)은 인쇄회로기판(50)의 하면에도 실장가능하다.
한편, 도 9에서는 전기 부품(28)을 통해 인접한 패드(52a, 52c)들이 서로 전기적으로 연결되게 하였으나, 전기 부품(28)을 매개하지 않고서도 인접한 패드(52a, 52c)들이 서로 전기적으로 연결되게 하여도 된다. 즉, 도 7에서와 같은 방식으로 연결 패턴(54)을 직접적으로 연결시킴으로써 인접한 패드(52a, 52c)들이 서로 전기적으로 연결될 수 있다.
접촉부(12)는 일측이 다수의 패드(52a, 52b, 52c, 52d)중에서 해당하는 패드에 접속되고 타측이 해당 패드에서 멀어지는 방향으로 연장된다. 여기서, 접촉부(12)는 탄성력을 지니며, 내부에 도전성 입자(14)들이 배열된 절연성의 고무로 구성된다. 절연성의 고무는 예를 들어 실리콘 고무이다. 도전성 입자(14)는 예를 들어 금, 니켈, 구리, 알루미늄 등과 같은 금속 입자이다.
제 3실시예에 의한 피시험 디바이스의 로딩(loading) 전과 로딩 후의 상태는 도시하지 않았지만, 동종업계에 종사하는 자라면 제 3실시예에 의한 피시험 디바이스의 로딩(loading) 전과 로딩 후의 상태가 도 5와는 그리 차이나지 않음을 쉽게 알 수 있을 것이다.
상술한 제 3실시예는 제 1실시예에서와 같은 비아 홀을 구성하지 않거나, 매우 작은 비아 홀을 구성하여 도전성 입자가 비아 홀에 관통 구조로 성형되기 어려운 구조에 채용된다. 상술한 제 3실시예는 제 1실시예에 비해 전기적인 특성이 다소 안좋을 수 있지만, 도전성 입자의 사용량을 줄일 수 있어서 비용 절감 효과를 얻게 된다.
상술한 제 3실시예의 경우에도 도 6의 변형예의 파손 방지부(29)를 추가로 형성시켜도 된다. 이에 대해 별도의 도면을 제시하지 않더라도 동종업계에 종사하는 자라면 쉽게 유추해 낼 수 있다.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.
10, 12 : 접촉부 14 : 도전성 입자
20, 30, 50 : 인쇄회로기판 22, 32 : 비아 홀
24, 34 : 피막
26a, 26b, 36, 53, 54a, 54b : 연결 패턴
28 : 전기 부품 29 : 파손 방지부
40 : 피시험 디바이스 42 : 단자

Claims (12)

  1. 다수의 비아 홀이 상하 방향으로 관통되게 형성되고, 상기 각각의 비아 홀의 벽면에는 도전성의 피막이 형성된 인쇄회로기판; 및
    상기 다수의 비아 홀중에서 해당하는 비아 홀의 내부에 배치되되, 상부 및 하부가 해당하는 비아 홀의 상부 및 하부의 외측으로 돌출된 도전성의 접촉부;
    를 포함하고, 상기 다수의 비아 홀 중에서 서로 같은 종류의 전원을 인가하는 전원용 비아 홀의 피막은 상기 인쇄회로기판의 내부에 형성된 연결 패턴을 통해 서로 전기적으로 연결되는 것을 특징으로 하는 피씨비 일체형 테스트 소켓.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 인쇄회로기판의 상면 또는 하면에는 신호특성 개선용 전기 부품이 실장되는 것을 특징으로 하는 피씨비 일체형 테스트 소켓.
  4. 청구항 1 또는 청구항 3에 있어서,
    상기 접촉부는 탄성을 가진 고무재질로 형체를 유지하고 전도성 물질을 포함하는 것을 특징으로 하는 피씨비 일체형 테스트 소켓.
  5. 청구항 4에 있어서,
    상기 인쇄회로기판의 상면에는 상기 접촉부의 돌출부위의 파손을 방지하기 위한 파손 방지부가 추가로 형성된 것을 특징으로 하는 피씨비 일체형 테스트 소켓.
  6. 청구항 5에 있어서,
    상기 파손 방지부는 실리콘으로 몰드된 것을 특징으로 하는 피씨비 일체형 테스트 소켓.
  7. 청구항 1 또는 청구항 3에 있어서,
    상기 접촉부는 포고 핀으로 구성되는 것을 특징으로 하는 피씨비 일체형 테스트 소켓.
  8. 상면과 하면에 다수의 패드가 형성되되, 상기 상면의 패드와 상기 하면의 패드는 연결 패턴에 의해 서로 연결된 인쇄회로기판; 및
    일측이 상기 다수의 패드중에서 해당하는 패드에 접속되고 타측이 상기 해당 패드에서 멀어지는 방향으로 연장된 도전성의 접촉부;
    를 포함하고, 상기 패드를 연결하는 연결 패턴 중 서로 같은 종류의 전원을 인가하는 연결 패턴은 상기 인쇄회로기판의 내부에 형성된 연결 패턴을 통해 서로 전기적으로 연결되는 것을 특징으로 하는 피씨비 일체형 테스트 소켓.
  9. 청구항 8에 있어서,
    상기 인쇄회로기판의 상면 또는 하면에는 신호특성 개선용 전기 부품이 실장되는 것을 특징으로 하는 피씨비 일체형 테스트 소켓.
  10. 청구항 8 또는 청구항 9에 있어서,
    상기 접촉부는 탄성을 가진 고무재질로 형체를 유지하고 전도성 물질을 포함하는 것을 특징으로 하는 피씨비 일체형 테스트 소켓.
  11. 청구항 10에 있어서,
    상기 인쇄회로기판의 상면에는 상기 접촉부의 돌출부위의 파손을 방지하기 위한 파손 방지부가 추가로 형성된 것을 특징으로 하는 피씨비 일체형 테스트 소켓.
  12. 청구항 11에 있어서,
    상기 파손 방지부는 실리콘으로 몰드된 것을 특징으로 하는 피씨비 일체형 테스트 소켓.
KR1020110122261A 2011-11-22 2011-11-22 피씨비 일체형 테스트 소켓 KR101193556B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110122261A KR101193556B1 (ko) 2011-11-22 2011-11-22 피씨비 일체형 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110122261A KR101193556B1 (ko) 2011-11-22 2011-11-22 피씨비 일체형 테스트 소켓

Publications (1)

Publication Number Publication Date
KR101193556B1 true KR101193556B1 (ko) 2012-10-22

Family

ID=47288466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110122261A KR101193556B1 (ko) 2011-11-22 2011-11-22 피씨비 일체형 테스트 소켓

Country Status (1)

Country Link
KR (1) KR101193556B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017524146A (ja) * 2014-08-22 2017-08-24 リーノ インダストリアル インコーポレイテッド テストソケット
KR101930866B1 (ko) * 2018-08-08 2018-12-20 황동원 반도체 디바이스 테스트용 콘택트 및 소켓장치
KR101974931B1 (ko) * 2018-05-03 2019-05-03 주식회사 티에프이 반도체 패키지 테스트용 소켓 모듈
KR101976730B1 (ko) * 2018-05-03 2019-05-09 주식회사 티에프이 반도체 패키지 테스트용 소켓 모듈
KR101983257B1 (ko) * 2018-03-08 2019-05-29 주식회사 마이크로컨텍솔루션 소켓 장치
KR102133675B1 (ko) * 2019-07-03 2020-07-13 주식회사 새한마이크로텍 테스트용 소켓
KR102158507B1 (ko) * 2019-07-09 2020-09-22 주식회사 이노글로벌 테스트 소켓 및 그 제조방법
KR102269398B1 (ko) 2020-12-30 2021-06-28 하병호 도전성 차폐층이 다층으로 적층된 pcb를 절연 베이스로 활용한 검사소켓
CN113257335A (zh) * 2021-07-15 2021-08-13 深圳泰思特半导体有限公司 高精密内存测试设备

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10338100B2 (en) 2014-08-22 2019-07-02 Leeno Industrial Inc. Test socket
JP2017524146A (ja) * 2014-08-22 2017-08-24 リーノ インダストリアル インコーポレイテッド テストソケット
KR101983257B1 (ko) * 2018-03-08 2019-05-29 주식회사 마이크로컨텍솔루션 소켓 장치
KR101974931B1 (ko) * 2018-05-03 2019-05-03 주식회사 티에프이 반도체 패키지 테스트용 소켓 모듈
KR101976730B1 (ko) * 2018-05-03 2019-05-09 주식회사 티에프이 반도체 패키지 테스트용 소켓 모듈
WO2020032318A1 (ko) * 2018-08-08 2020-02-13 황동원 반도체 디바이스 테스트용 콘택트 및 소켓장치
KR101930866B1 (ko) * 2018-08-08 2018-12-20 황동원 반도체 디바이스 테스트용 콘택트 및 소켓장치
US10955438B2 (en) 2018-08-08 2021-03-23 Dong Weon Hwang Contact and socket device for testing semiconductor
KR102133675B1 (ko) * 2019-07-03 2020-07-13 주식회사 새한마이크로텍 테스트용 소켓
WO2021002690A1 (ko) * 2019-07-03 2021-01-07 주식회사 새한마이크로텍 테스트용 소켓
KR102158507B1 (ko) * 2019-07-09 2020-09-22 주식회사 이노글로벌 테스트 소켓 및 그 제조방법
KR102269398B1 (ko) 2020-12-30 2021-06-28 하병호 도전성 차폐층이 다층으로 적층된 pcb를 절연 베이스로 활용한 검사소켓
CN113257335A (zh) * 2021-07-15 2021-08-13 深圳泰思特半导体有限公司 高精密内存测试设备

Similar Documents

Publication Publication Date Title
KR101193556B1 (ko) 피씨비 일체형 테스트 소켓
KR100761862B1 (ko) 반도체 패키지 테스트용 소켓
WO2014129784A1 (ko) 고밀도 도전부를 가지는 테스트용 소켓
JP7198127B2 (ja) インタポーザ、ソケット、ソケット組立体、及び、配線板組立体
TWI534976B (zh) 電氣互連裝置
TW201825920A (zh) 用於ｄｃ參數測試的垂直式超低漏電流探針卡
KR101956080B1 (ko) 고속 신호전달이 가능한 반도체 테스트용 번인 소켓 및 그의 제작 방법
KR20110076855A (ko) 반도체 검사용 소켓
TWI448707B (zh) 半導體測試裝置
KR101391799B1 (ko) 반도체 테스트용 도전성 콘택터
JP2005091359A (ja) Ｂｇａパッケージと信号源とを電気的に接続させる装置、および、このように接続させる方法
KR20130023819A (ko) 테스트 소켓
KR20130104856A (ko) 반도체 테스트용 콘텍터 및 그 제조방법
KR101823119B1 (ko) 릴레이 소켓, 릴레이 소켓 모듈, 및 반도체 패키지 테스트 보드 어셈블리
KR20140110443A (ko) 프로브 카드
WO2016167412A1 (ko) 고주파 디바이스 테스트용 양방향 도전성 소켓, 고주파 디바이스 테스트용 양방향 도전성 모듈 및 이의 제조방법
KR20100069133A (ko) 반도체소자 테스트 소켓용 스프링 컨택터
KR101287668B1 (ko) 전기 검사 장치
JP4611367B2 (ja) 半導体集積回路用ソケット
KR101041219B1 (ko) 검사용 컨택모듈
TW201946339A (zh) 電連接件及電性測試裝置
KR20100027097A (ko) 자동 테스트 장비 인터페이스용 직각 연결 시스템
WO2018038321A1 (ko) 전자 부품 검사 장치
KR101447363B1 (ko) 플렉서블 인쇄 회로 기판을 이용한 번인 소켓
KR20090103002A (ko) 기판과 이를 포함하는 프로브 카드

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161013

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191008

Year of fee payment: 8