JP2009529238A - 積重ねガード構造 - Google Patents

Abstract

【課題】 改善されたガード構造およびそのようなガード構造を作る方法および使用する方法を提供する。
【解決手段】 スタック中に埋め込まれたガード面を備えるスタックを形成するシステムおよび方法を開示する。電気装置は、導電信号構造と、電気的ガード構造と、信号構造とガード構造との間に配置された電気絶縁構造とを備えるスタックを形成することによって作ることができる。信号構造、絶縁構造、およびガード構造は、スタック中で互いに整列されてもよい。
【選択図】 図３

Description

ガード構造技術を使用して、信号トレース（例えば、基板上に配置され、または基板内に埋め込まれ、１つまたは複数の電気信号を伝えるように構成された材料の導電性トレース）は、近傍のトレースとの容量結合、他のトレースからのクロストーク、電気的干渉、または漏電等から電気的に保護できる。本明細書で開示された本発明の例示の実施形態は、改善されたガード構造およびそのようなガード構造を作る方法および使用する方法に関する。

本発明のいくつかの実施形態は、積重ねガード構造を提供することに関する。本発明のいくつかの実施形態によれば、電気装置を、複数の層を備えるスタックを形成することによって作ることができる。これらの層は、導電層および電気絶縁層を交互に備えることができる。導電層の少なくとも１つは、信号トレースを備えることができ、導電層の他の少なくとも１つは、信号トレースを容量結合、クロストーク、および／または他の電気干渉から保護するように構成されたガード構造を備えることができる。１つまたは複数の信号トレース、および、１つまたは複数のガード構造は、当該スタック中において互いに整列されることができる。

本発明の実施形態のこれらおよび他の特徴および有利点は、以下に説明され、以下の詳細な説明および添付の特許請求の範囲で、いっそう十分に明らかになるであろう。これらの特徴および有利点は、添付の特許請求の範囲で特に指摘された、器具および組合せによって実現され、また得られるであろう。さらに、本発明の特徴および有利点は、以下で説明されるように、本発明の実施によって理解され、または説明から明らかになるであろう。

本発明の実施形態の上記の特徴および他の特徴並びに有利点が得られるように、本発明の実施形態のより具体的な説明が特定の実施形態を参照して行われ、これらの実施形態は、添付の図面に示されている。これらの図面は、本発明の代表的な実施形態を示すだけであり、したがって、本発明の範囲を限定するものとして解釈されるべきでないことを理解して、本発明の実施形態は、添付の図面を使用することによって、さらに明確に、かつ詳細に記述され、また説明される。

本明細書は、本発明の例示の実施形態および適用を説明する。しかし、本発明は、これらの例示の実施形態および適用に、または例示の実施形態および適用が動作するまたは本明細書で説明される方法に限定されない。さらに、図は簡単化された、または部分的な図を示すことがあり、図の要素の寸法は、図示を容易にし、明確にするために、誇張されていることがあり、または、その他、比例していないことがある。さらに、本明細書において「の上に」という用語は、１つの物体または要素（例えば、材料、層、基板、その他）が、他の物体または要素の直ぐ上にあるかどうか、１つの物体または要素と他の物体または要素との間に１つまたはそれ以上の介在する物体または要素があるかどうかにかかわらず、他の物体または要素「の上に」あることがあり得る。また、方向（例えば、上に、下に、一番上の、底、その他）は、与えられた場合、相対的なものであり、単なる例として、また説明および議論を容易にするために与えられるだけであり、限定として与えられない。

図１〜図３は、基板１０２を備える例示の電気装置１００を示し、本発明のいくつかの実施形態に従って、複数の信号トレース１０４（明確化および他の要素との対比のために、図１、図４、図５、および図８では、網掛けされ、薄い灰色の外観を有している）が基板１０２の１つの表面に配置され、複数の信号端子２０８および複数のガード端子２２０が基板１０２の反対側の表面に配置されている。（図１は電気装置１００の上面図を示し、図２は底面図を示し、図３は側面断面図を示している。）例として、基板１０２は、セラミック基板、プリント回路基板、または他の適切な配線基板であることがあり、電気装置１００の配線基板またはある他の基板として機能し得る。導電性トレース１０４は、導電性ランド１０６、導電性トレース部分１０８、および導電性パッド１１０を含むことができる。トレース部分１０８は、ランド１０６およびパッド１１０に電気的に接続することができる。図１は３つの導電性トレース１０４を示すが、本発明の実施形態が、３よりも多い、または少ないトレース１０４を有する電気装置を包含することを、当業者は理解するであろう。同様に、３よりも多いまたは少ない信号端子２０８、および、３よりも多いまたは少ないガード端子２２０が設けられることもある。加えて、本発明の実施形態がトレース１０４の様々な構成およびレイアウトを包含することを、当業者は理解するであろう。さらに、図に示されるランド１０６、トレース部分１０８、およびパッド１１０の形状は例示に過ぎず、ランド１０６、トレース部分１０８、およびパッド１１０はどんな形状でも取ることができる。

図３から良く理解されるように、導電面２０４は基板１０２の中に埋め込まれていてもよい。面２０４は、トレース１０４に全体として平行であることがあり、図１および図２（面２０４を破線で示す）に示されるように、面２０４は、面２０４の一部がトレース１０４の下にあるように基板１０２の所望の範囲にわたって広がっていることがある。理解されるように、各信号トレース１０４のガード構造は、面２０４から切り出されていることがある。

図１〜図３に示された例では、信号トレース１０４は、ランド１０６とパッド１１０との間で電気信号（例えば、データ信号、制御信号、その他）を伝えるように構成されることがある。ランド１０６および／またはパッド１１０は、他の電子デバイス（不図示）に電気的に接続されるように設定され得る。図１〜図３に示された例では、導電信号端子２０８は、トレース１０４が配置されている表面の反対側の基板１０２の表面に設けることができる。導電性ビア２０６は、各信号端子２０８をランド１０６の１つに電気的に接続することができ、絶縁路２０２は、各ビア２０６を導電面２０４から電気的に絶縁することができる。例えば、各絶縁路２０２は、面２０４に孔またはギャップを含むことができ、これによって、ビア２０６は面２０４と電気的に接続することなしに面２０４を通過することができるようになる。図３に示されるように、絶縁路２０２を形成する面２０４の孔またはギャップは、必然的に、基板１０２を構成する材料で占められ、すなわち満たされることがある。ランド１０６ごとに、１つの信号端子２０８および１つのビア２０６が設けられることがある。したがって、他の電子デバイス（不図示）が信号端子２０８を通してランド１０６に電気的に接続されることがある。或いは、信号端子２０８およびビア２０６無しに、他の電子デバイス（不図示）からランド１０６に直接電気接続がなされることもある。

図２および図３に示されるように、ガード端子２２０および対応するビア２２２は、面２０４への電気的接続を行うことができる。上述したように、また以下で議論するように、ガード構造は、面２０４から切り出されることがあり、各ガード端子２２０およびビア２２２は、ガード構造の１つへの別個の電気的接続を行うことができる。

図４〜図７は、本発明のいくつかの実施形態に従ってトレース１０４の各々のためのガード構造を面２０４から作る例を示す。（図４は、電気装置１００の上面図を示す。図５は、電気装置１００の部分上面図を示し、信号トレース１０４の１つを示している。図６は、図５の側面断面図を示す。さらに、図７は、導電面２０４を示す。）図４〜図７に示されるように、各トレース１０４のまわりには、トレンチ３０２を掘ることができる。（明確化及び周囲の要素との対比のために、図４、図５、および図７において、トレンチ３０２は網掛けされ暗灰色に示されている。）トレンチ３０２は、限定することなしにレーザまたは鋸を含んだどんな適切な器具を使用して掘られてもよい。代替的に、トレンチ３０２は、エッチングや、別な方法で化学的に形成されてもよい。例えば、ドライまたはウェットエッチングプロセスを、トレンチ３０２を形成するために使用してもよい。

図６から良く理解されるように、各トレンチ３０２は、トレンチ３０２が導電面２０４を貫通して信号トレース１０４の各々のガード構造を導電面から切り出すように、基板１０２の中へ延在できる。図４および図５に示されるように、各トレンチ３０２は、概ね、トレース１０４の１つを縁取っている。また、図４および図５に示されるように、各トレンチ３０２は、トレース１０４を縁取らない部分３５０を含んでもよい。理解されるように、部分３５０は、ビア２２２（図３参照）が接続可能な領域を各ガード構造に作ることができる。

図７は、トレンチ３０２が基板１０２に掘り込まれた後の導電面２０４だけの上面図を示す。理解されるように、各トレンチ３０２は、導電面２０４からガード構造５５０を切り出す。トレンチ３０２で作られたスペースが、面２０４の残り部分および他のガード構造５５０から各ガード構造５５０を電気的に分離している。各ガード構造を電気的にさらに絶縁するために、電気絶縁材料（不図示）をトレンチ３０２に入れてもよい。

図７に示されるように、各ガード構造５５０は、信号トレース１０４の１つに全体として似た形状に作ることができる。したがって、各ガード構造５５０は、信号トレース１０４のランド１０６に似た形に作られた部分５５４、信号トレース１０４のトレース部分１０８に似た形に作られた部分５５６、および信号トレース１０４のパッド１１０に似た形に作られた部分５５８を含むことがある。また、図７に示されるように、各ガード構造５５０は、延長部分５５２も含むことがあり、この延長部分５５２は、上述したように、図３に２２２で示すようなビアがガード構造５５０に電気的に接続できる領域を提供し得る。

トレンチ３０２が基板１０２に掘り込まれた後で、電気装置１００は、基板１０２の表面の信号トレース１０４と、基板１０２の中に埋め込まれたガード構造５５０とを備える。さらに、各ガード構造５５０は、信号トレース１０４の１つに対応することがあり、さらに、各ガード構造５５０は、それの対応する信号トレース１０４に全体として似た形状に作られてもよく、さらにその対応する信号トレース１０４に対して全体として平行で、かつ、その対応する信号トレース１０４と整列されてもよい。各ガード構造５５０は、他の信号トレース１０４との容量結合、他の信号トレース１０４とのクロストーク、電磁干渉、または漏れ電流などの電気的干渉から対応する信号トレース１０４を保護するように配線され得る。さらに、ガード構造５５０は信号トレース１０４と積重ね関係にあるので、ガード構造５５０は、隣接した信号トレース１０４の間のスペースを占めない。その結果として、信号トレース１０４は、ガード構造が基板１０２の信号トレース１０４と同じ表面でトレース１０４のまわりに配置された場合に可能であるよりもいっそう互いに近接した間隔で配置することができる。

いくつかの実施形態では、トレース１０４ごとに、信号源（不図示）が、パッド１１０または信号端子２０８の一方に接続されることがあり、電気信号はトレース１０４に沿って伝達され得る。また、同じまたは実質的に同じ電位が信号トレース１０４とそれの対応するガード構造５５０の両方に存在するように、第２の信号源（不図示）が、ガード端子２２０に接続されてもよく、これによって、信号トレース１０４と、これに隣接する信号トレース１０４との間の容量結合を大幅に減少させるか、無くすことができる。（代替的に、ガード端子２２０は、基板１０２のいずれの表面のどこに存在してもよく、ガード端子２２０をガード構造５５０に電気的に接続するように、ビア２２２が修正され、及び／又は、他のまたは追加の電気的接続が行われることがある。）代替的に、ガード構造５５０が所望の電位に保たれるように、異なる電位（例えば、接地または特定の電圧）がガード端子２２０に接続されることがある。そのような構成は、そうしなければ対応する信号トレース１０４に影響を及ぼすかもしれない様々なタイプの電気干渉を減少させるか、無くすことがあり、さらに、対応する信号トレース１０４のインピーダンスを制御するのに使用されることもある。印加された電位は、固定されてもよく（例えば、直流（ＤＣ）型の電圧）、または時間変化してもよい（例えば、交流（ＡＣ）型の電圧）。

図１〜図７に示された電気装置１００の構成は、単なる例示に過ぎず、多くの変形が可能である。例えば、トレース１０８はガード構造であってもよく、信号トレースが導電面２０４から切り出されてもよい。他の例として、端子２２０は、基板１０２の反対側の表面に配置してもよい。さらに他の例として、トレース１０４は、図１および図３〜図６に示されたように基板１０２の外面に配置されるのではなく基板１０２の中に埋め込まれてもよい。さらに他の例として、２よりも多い層の導電層が積重ね関係で形成されてもよい。例えば、１よりも多い導電面（例えば、各々面２０４のような）が基板１０２の中に埋め込まれてもよく、したがって、複数の導電構造が基板１０２から切り出されることがある。図１〜図７に示された電気装置１００の構成の可能な変形のさらに他の例では、ガード端子２２０が信号端子２０８のまわりに環状リングとして形成されてもよい。そのような場合には、２０８を２２０から電気的に絶縁するために、信号端子２０８と、ガード端子２２０の環状リング実装との間にスペースまたは絶縁材料が設けられることがある。

図８および図９は、前述の変形のいくつかの例を示す。図８は、図６に示された図と同様な側面断面図で、修正電気部品１００’を示し、図９は、電気部品１００’の部分底面図を示す。図６、図８、および図９の同様な番号の付いた要素は同じものであることがある。

図８に示されるように、追加の導電面２００６、２００８が基板１０２の中および信号ビア２０６のまわりに埋め込まれることがある。（２つの追加の面２００６、２００８が示されているが、より多い、またはより少ない面が用いられることもある。）また、図８に示されるように、ビア２０６のために面２００６、２００８を貫通して絶縁路２００２、２００４を設けることができる。絶縁路２００２、２００４は、絶縁路２０２と同様であってよい。すなわち、絶縁路２００２、２００４は、ビア２０６が面２００６、２００８に電気接続することなしに面２００６、２００８を貫通することができるようにする孔またはギャップを、面２００６、２００８に備えることができる。したがって、面２００６、２００８は、ビア２０６を囲繞し、ビア２０６に対するガード構造としての役割を果たすことができる。一組の面２００６、２００８を各ビア２０６に設けることができ、そのような各組の面２００６、２００８は、互いに電気的に絶縁されることができる。代替的に、面２００６、２００８は、面２０４と同様の大きさであってもよく、面２０４と同様に、基板１０２の長さおよび幅の大部分にわたって延在していてもよい。そのような場合、図８に示された面２００６、２００８と同様の大きさに作られ、かつ、位置付けされたガード構造は、ガード構造５５０が面２０４から切り出されるのと同じやり方で、これらの面から切り出すことができる。

ガード構造は、端子２０８に設けられることもある。例えば、図８および図９に示されるように、ガード端子２２０’は、端子２０８のまわりに配置された環状リングの形状とすることができ、したがって、端子２０８に対してガード構造として振る舞うことができる。

したがって、図８に示されるようにガード構造として構成されると、面２００６、２００８は、近傍のビアとの容量結合、他のビアからのクロストーク、電気干渉、または電気漏れからビア２０６を保護することができ、ガード端子２２０’は、同様に、近傍の端子との容量結合、他の端子からのクロストーク、電気干渉、または電気漏れから端子２０８を保護することができる。図８を参照して、導電端子２０１４およびビア２０１６が、面２０４の使用されない部分、すなわちトレンチ３０２によってガード構造５５０から分離された面２０４の部分に電気接続するように設けられることがある。

図１０および図１１は、本発明のいくつかの実施形態に係る図４〜図７の電気部品１００の例示の構成を示す。図１０および図１１に示されていないが、図８および図９の電気部品１００’は、図１０および図１１に示されるように構成されることもある。

図１０に示されるように、導電性プローブ７０４が、導電性パッド１１０に結合されることがある。プローブ７０４は、押し付けられ、それによって、第１の電子デバイス（不図示）に電気接続することができる。加えて、第２の電子デバイス（図示されない）が信号端子２０８に電気的に接続されることがある。そして、電気信号は、プローブ７０４、トレース１０４、ビア２０６および信号端子２０８を通って、第１の電子デバイス（不図示）と第２の電子デバイス（不図示）との間に供給されることができ、トレース１０４は、上述したようにガード構造５５０によって保護することができる。

プローブ７０４は、弾性のあるバネ状のプローブであってもよい。適切なプローブ７０４の限定しない例には、米国特許第５，４７６，２１１号、米国特許第５，９１７，７０７号、および米国特許第６，３３６，２６９号に記載されているように、パッド１１０の１つに接合され、かつ、上に弾性材料をコーティングされた心線から形成された複合構造がある。或いは、プローブ７０４は、米国特許第５，９９４，１５２号、米国特許第６，０３３，９３５号、米国特許第６，２５５，１２６号、米国特許出願公開第２００１／００４４２２５号、および米国特許出願公開第２００１／００１２７３９号に開示されたバネ素子などのリソグラフィで形成された構造であってもよい。プローブ７０４の他の限定しない例には、導電性ポゴピン、バンプ、スタッド、打抜きバネ、針、座屈梁、その他がある。

図１０および図１１に示されるように構成された電気装置１００または１００’は、半導体チップなどの電子デバイスを試験するために使用することができる。図１２は、本発明のいくつかの実施形態に従う例示のプローブカードアセンブリ８００を示し、このアセンブリ８００において、図１０および図１１に示されるように構成された電気装置１００がプローブ基板８１４として機能し得る。

前述したように、プローブ７０４のようなプローブが、図８および図９に示された構成１００’と同様な電子部品１００の構成に同様に取り付けられることがある。実際は、プローブ７０４のようなプローブは、図８および図９に示された電子部品１００の多くの可能な変形のどれにでも取り付けることができる。

ここで、１００、１００’と同様な電子部品の例示の使用についての議論に進むと、図１２は、例示のプローブカード組立品８００を示し、これは、図示のように、３つの基板、すなわち配線基板８０２、インターポーザ８０８およびプローブ基板８１４を含むことができる。端子８０４は、テスタ（不図示）への電気的接続およびテスタからの電気的接続を行うことができ、さらに、ポゴピン、ジフ（ZIF: zero-insertion-force）コネクタ、または、テスタ（不図示）と電気接続するのに適した任意の他の接続デバイスを受けるパッドを限定することなしに含んだ任意の適切な電気的接続構造であってもよい。

導電端子、ビアおよび／またはトレース（不図示）などの電気的接続（不図示）は、端子８０４から配線基板８０２を通って導電バネコンタクト８０６への電気的接続を行うことができる。加えて、電気的接続（例えば、導電端子、ビアおよび／またはトレース）（不図示）は、インターポーザ８０８を通してバネコンタクト８０６をバネコンタクト８１０に接続するようにインターポーザ８０８によって行われることがあり、このバネコンタクト８１０はバネコンタクト８０６と同様であってもよい。さらに、電気的接続（例えば、導電端子、ビアおよび／またはトレース）（不図示）は、プローブ基板８１４を通してバネコンタクト８１０をプローブ８１６に電気的に接続することができ、プローブ８１６は、試験されるべき１つの電子デバイスまたは複数の電子デバイス８９２の入力および／または出力端子８９０に接触するように使用されることがある。したがって、端子８０４からプローブカード組立品を通ってプローブ８１６に、さらにプローブ８１６から試験されるべき１つの電子デバイスまたは複数の電子デバイス８９２の入力および／または出力端子８９０に、電気的接続（不図示）が行われることがある。

プローブ基板８１４およびインターポーザ８０８は、限定することなしにボルト、ネジ、クランプ、ブラケット、その他を含んだ任意の適切な手段を使用して、配線基板８０２に固定され得る。図示の実施形態では、プローブ基板８１４およびインターポーザ８０８は、ブラケット８１２によって配線基板８０２に固定することができる。図１０に示されたプローブカード組立品８００は、単なる例示に過ぎず、プローブカード組立品の多くの代替えおよび異なる構成を使用することもできる。例えば、プローブカード組立品は、図１２に示されたプローブカード組立品よりも少ない、または多い基板を含むことができる。米国特許第５，９７４，６２２号および米国特許第６，５０９，７５１号は、例示のプローブカード装置を記載している。加えて、２００５年６月２４日に出願された「Method And Apparatus For Adjusting A Multi-Substrate Probe Structure」という名称の米国特許出願第１１／１６５，８３３号は、複数のプローブヘッドに配置されたより小さなプローブ配列から大きなプローブ配列が作られ、かつ各プローブヘッドが独立に調整可能であるようなプローブカード組立品を開示している。前述の特許または特許出願のいずれかに記載されたプローブカード装置の様々な特徴は、プローブカード組立品８００に適用することができる。

プローブカード組立品８００は、次のように使用することができる。端子８０４は、テスタ（不図示）に接続されることがあり、１つまたは複数の電子デバイス８９２の入力および／または出力端子８９０は、プローブ８１６と接触されることがある。そして、テスタは、試験データまたはアナログ電圧レベルまたは電流を生成することができ（本明細書で使用される「試験データ」という用語は、アナログ電圧レベルおよび電流を含んだディジタル信号およびアナログ信号を含む）、この試験データは、プローブカード組立品８００と、１つの電子デバイスまたは複数の電子デバイス８９２の入力端子８９０に接触したプローブ８１６の１つとを通して、１つの電子デバイスまたは複数の電子デバイス８９２に供給され得る。テスタによって生成された試験データに応答して１つの電子デバイスまたは複数の電子デバイス８９２によって生成された応答データは、１つの電子デバイスまたは複数の電子デバイス８９２の出力端子８９０に接触したプローブ８１６によって感知され、プローブカード組立品８００を通してテスタ（不図示）に供給され得る。テスタ（不図示）は、１つの電子デバイスまたは複数の電子デバイス８９２が試験に合格するかどうかを決定し、および／または、１つの電子デバイスまたは複数の電子デバイス８９２をランク付けするように応答データを評価することができる。例えば、テスタ（不図示）は、１つの電子デバイスまたは複数の電子デバイス８９２によって生成された応答データを、期待される応答データと比較して、応答データを評価することができる。プローブカード組立品８００は、このように、テスタ（不図示）と試験されるべき１つまたは複数の電子デバイス８９２との間の電気的インタフェースとして機能することができる。試験されるべき１つの電子デバイスまたは複数の電子デバイスは、個別化されない半導体ウェーハのダイ、ウェーハから個別化されたダイ（パッケージ化された、またはされない）、キャリアまたは他の保持デバイスに配置された個別化半導体ダイの配列のダイ、１つまたは複数のマルチダイ電子モジュール、その他であることがある。

上述したように、プローブ基板８１４は、図１〜図１１のいずれかに示されるようにして作ることができる。例えば、図１０および図１１に示されるようにプローブ７０４を備えて構成された電子部品１００または１００’は、図１２のプローブ基板８１４として使用することができる（この場合、プローブ７０４はプローブ８１６であることがある）。そのような場合、端子２０８は、バネコンタクト８１０の１つに電気的に接続されるであろう。バネコンタクト８１０の別のものは、上述したようにガード構造５５０にガード電圧を供給するようにガード端子２２０に電気的に接続され得る。このようにして、試験信号は、端子８０４に接続されたテスタ（不図示）と、端子８９０がプローブ８１６に接触した、試験される１つの電子デバイスまたは複数の電子デバイス８９２との間に供給されることができる。さらに、配線基板８０２および／またはインターポーザ８０８の上、または中の信号トレースおよび／またはビアには、上述した方法のいずれかを使用してガード構造を設けることもできる。

図１３および図１４は、本発明のいくつかの実施形態に係る、信号トレースおよびガード構造が多層基板から同時に切り出される電子部品９２０の形成を示す。図１３に示されるように、多層基板９００が用意されることがあり、層９０２〜９１４は、交互になる導電層と絶縁層とであることがある。例えば、図１３において、層９０２、９０６、９１０および９１４は電気絶縁材料を有することがあり、層９０４、９０８、９１２は導電材料を有することがある。限定しない一例として、基板９００は、多層セラミック基板であってよく、層９０２、９０６、９１０および９１４はセラミック材料を有し、層９０４、９０８、９１２は、銅などの金属を有する。

図４〜図６のように前もって形成された信号導体（例えば、図４〜図６のトレース１０４の１つ）に合うように埋込み導電面（例えば、図４〜図６の２０４）からガード構造を切り出すのではなく、図１３では、信号導体と、この信号導体の両側に配置されたガード面とを、基板９００から同時に切り出すことができる。

図１３は、基板９００から構造（図１３の９２０）を切り出す切削ツール９１８（例えば、レーザ、鋸、その他）を示す。図１３に示されるように、基板９００から切り出された積重ねガード構造９２０は、導電面９０８から切り出された信号導体９２８および導電面９０４、９１２から切り出されたガード導体９２４、９３２を備えることができる。構造９２０の絶縁層９２２、９２６、９３０、９３４は、基板９００の層９０２、９０６、９１０、９１４から切り出すことができる。４つの絶縁層９０２、９０６、９１０、９１４および３つの導電層９０４、９０８、９１２を有する基板９００が図１３に示されているが、絶縁層および導電層の異なる数およびパターンを備えた多層基板を使用することもできる。さらに、図１３に示されるような基板からガード保護スタックを切り出すことによって、多くの異なる型の電子部品を作ることもできる。さらに、初期の基板９００は、セラミック以外の材料を有することもある。例えば、基板９００は、プリント回路基板材料、有機材料、無機材料、その他を有していてもよい。

図１５〜図２２は、本発明のいくつかの実施形態に係る積重ねガード構造を作る他の例示の方法を示す。図１５に示されるように、基板１００２が用意されることがある。この基板１００２は、限定することなしに半導体基板（例えば、シリコンウェーハ）、セラミック基板、プリント回路基板、金属基板、その他を含んだどんな適切な基板であってもよい。基板１００２は、導電性ビア１００１、１００３を含むことができる。理解されるように、ビア１００１は、基板１００２を貫通して延び、基板１００２の反対側の表面の導電性パッド１０２０に電気的に接続されることができ、ビア１００３は、基板１０２を貫通して延び、基板１００２の反対側の表面の他の導電端子１０１８に電気的に接続されることができる。（図２２参照。）理解されるように、端子１０２０およびビア１００１は、作られることになっているガード構造１００８への電気的接続を行うことができ、端子１０１８およびビア１００３は、作られることになっている信号トレースへの電気的接続を行うことができる。（図２２参照。）

ここで、積重ね構造の形成についての議論に戻って、図１６に示されるように、マスク材料１００４の第１の層が基板１００２に堆積されることがある。適切なマスク材料１００４の例は、フォトレジストまたは他のタイプのパターンニング可能な材料である。マスク材料１００４は、層の状態で堆積され、開口１００６、開口１００６内のマスク材料１００４のアイランド１００５、およびアイランド１００５内の開口１００７を形成するようにパターニングされる。理解されるように、ガード構造１００８（図１７参照）は、開口１００６の中に形成することができ、したがって、開口１００６は、ガード構造１００８の所望の形状に対応する形状で形成することができる。また、理解されるように、ガード構造を貫通してビア１００３からの電気的接続を行う導電性ビア１００９（図１７参照）は、開口１００７の中に形成されることがある。したがって、開口１００７は、ビア１００３と揃えられることがある。

図１７に示されるように、開口１００６、１００７は、ガード構造１００８およびビア１００９を形成するように導電材料で満たすことができる。前述したように、ビア１００９がビア１００３の上に形成され、かつ、これに電気的に接続されるように、開口１００７は、ビア１００３と揃えられることがある。マスク材料１００４のアイランド１００５は、ガード構造１００８とビア１００９とが分離され電気的に接続されないように、ガード構造１００８とビア１００９との間にスペースを与えることができる。

開口１００６、１００７に導電材料を満たすプロセスは、電気メッキ、スパッタリング、または他の堆積方法を使用することを含んでもよい。導電材料が開口１００６、１００７の中に電気メッキされる場合、基板１００２の表面は、マスク材料１００４を形成する前に導電性の材料層（不図示）をコーティングして用意されることがある。知られているように、そのとき、導電層（不図示）はメッキ装置（不図示）の陽極または陰極に接続されることがあり、基板１００２は、開口１００６、１００７の中に電気メッキされる導電材料を含むメッキ溶液を含んだメッキ槽（不図示）の中に配置されることがある。そのとき、導電材料は、開口１００６、１００７によって露出された導電層（不図示）の部分にメッキされる。図に示されていないが、導電材料が開口１００６、１００７に堆積された後で、マスク材料のアイランド１００５は、除去され、電気絶縁材料に置き換えることができる。

図１８に示されるように、マスク材料１０１０の第２の層が、第１のマスク材料１００４、ガード構造１００８、およびビア１００９の上に堆積され、さらに、ビア１０１１を形成するように導電材料を満たされる開口（不図示）をもつようにパターニングされることがある。ビア１０１１が形成される開口（不図示）は、ビア１０１１がビア１００９の上に形成され、かつ、これに電気的に接続されるように、ビア１００９と揃えられることがある。そして、第２のマスク層１０１０が除去されて、ビア１０１１を後に残す。

図１９に示されるように、マスク材料１０１３の第３の層が、第１のマスク材料１００４およびガード構造１００８の上およびビア１０１１のまわりに堆積されることがある。そして、マスク材料１０１３の第３の層は、ガード構造１００８の上に絶縁層１０１２を形成し導電性ビア１０１１が絶縁層１０１２を貫通しているように絶縁材料で満たされる開口（不図示）をもつようにパターニングされることがある。絶縁層１０１２を形成する絶縁材料は、限定することなしに化学気相成長法、物理気相成長法、電子ビーム堆積、熱蒸着、その他を含んだどんな適切な方法を使用して堆積してもよい。他の限定しない例示の方法には、マスク材料１０１３の第３の層の開口（不図示）の中への流動可能な材料の注入、流し込み、または他の堆積材料の硬化がある。図２０に示されるように、マスク材料１０１４の第４の層が、設けられ、信号トレース１０１６を形成するように導電材料で満たされる開口をもつようにパターンニングされることがある。

マスク層１０１０、１０１３、１０１４の各々は、マスク層１００４と同じか同様であってもよく、マスク層１００４と同様に堆積されパターンニングされてもよい。ビア１００９、ビア１０１１、および信号トレース１０１６を形成する導電材料は、ガードトレース１００８を形成する導電材料と同じでもよいし、異なっていてもよい。ビア１００９、ビア１０１１、および信号トレース１０１６を形成する導電材料は、ガードトレース１００８を形成する導電材料と同じ方法か、異なる方法で堆積することができる。さらに、図示しないが、１つの層を形成する材料および要素は、マスク材料の次の層が堆積される前に平坦化されてもよい。

図２１に示されるように、マスク材料層１００４、１０１３、１０１４は除去され、後にガード構造１００８、絶縁層１０１２、および信号トレース１０１６を有する層状構造１０１８を残すことができる。他の実施形態では、図２１に示されたガードトレース１００８は、信号トレースとして機能するように構成されてもよく、また図２１の信号トレース１０１６は、ガードトレースとして機能するように構成されてもよい。加えて、ガード構造１００８、絶縁層１０１２、および信号トレース１０１６を有する複数のスタックが、基板１００２上に形成されてもよい。したがって、図２１の電子デバイスは、図４〜図９に示された電気装置１００または１００’のようになる場合がある。

図２２に示されるように、プローブ１０２２（図１０および図１１のプローブ７０４に類似していることがある）が、信号トレース１０１６に取り付けられることがある。上述したように、信号端子１０１８（図３の信号端子２０８に類似していることがある）およびガード端子１０２０（図３のガード端子２２０に類似していることがある）が、図２１に示されるように設けられることがある。或いは、ガード端子２２０は、図８および図９のガード端子２２０’と同様に信号端子１０１８を囲繞する環状端子であってもよい。基板１００２を貫通するビア１００３、ガード構造１００８を貫通するビア１００９、および絶縁層１０１２を貫通するビア１０１１は、信号端子１０１８をガード端子１００８に電気的に接続することができ、基板１００２を貫通するビア１００１は、ガード端子１０２０をガード構造に電気的に接続することができる。上述のように、アイランド１００５は、ビア１００９とガード構造１００８とが電気的に接続されないように、ビア１００９とガード構造１００８との間に電気的な分離を生じさせる。動作中に、信号端子１０１８は、データ信号の供給源または宛先に接続されることがあり、またガード端子１０２０は、ガード信号の供給源に接続されることがある。したがって、信号トレース１０１６は、他の信号トレース（不図示）との容量結合またはクロストークおよび／または他の電気干渉から保護され得る。

本発明の特定の実施形態および用途がこの明細書で説明されたが、本発明がこれらの例示の実施形態および用途に、または、例示の実施形態および用途が動作する、または本明細書で説明された方法に、限定されるという意図はない。

本発明のいくつかの実施形態に係る、基板および導電性トレースを有する代表的な電気装置を示す上面図である。 図１の電気装置の底面図である。 図１の電気装置の側面断面図である。 本発明のいくつかの実施形態に係る、各導電性トレースに積重ねガード構造を形成するようにトレンチが掘られた後の図１の電気装置を示す上面図である。 導電性トレースの一つを示す図４の部分図である。 図５の側面断面図を示す。 図４〜図６の電気装置の導電面を示す上面図であり、この導電面から切り出されたガード構造を示す図である。 図６に示された図に全体として対応する側面断面図で、図４〜図６に示された電気装置への例示の追加部品を示す図である。 図８に示された構成の底面図である。 プローブが導電性トレースのパッドに取り付けられた図４〜図６の電気装置を示す上面図である。 図１０の電気装置の側面断面図である。 本発明のいくつかの実施形態に係る代表的なプローブカード組立品を示す図である。 本発明のいくつかの実施形態に係る積重ねガード構造を含む電子部品を形成するための多層基板からの電子部品の切り出しを示す図である。 図１３の基板から切り出された電子部品を示す図である。 本発明の実施形態に係る積重ねガード構造を作るための他の代表的なプロセスを示す図である。 本発明のいくつかの実施形態に係る積重ねガード構造を作るための他の代表的なプロセスを示す図である。 本発明の実施形態に係る積重ねガード構造を作るための他の代表的なプロセスを示す図である。 本発明の実施形態に係る積重ねガード構造を作るための他の代表的なプロセスを示す図である。 本発明の実施形態に係る積重ねガード構造を作るための他の代表的なプロセスを示す図である。 本発明の実施形態に係る積重ねガード構造を作るための他の代表的なプロセスを示す図である。 本発明の実施形態に係る積重ねガード構造を作るための他の代表的なプロセスを示す図である。 本発明の実施形態に係る積重ねガード構造を作るための他の代表的なプロセスを示す図である。

Claims (32)

1. 電気装置を作る方法であって、
   導電信号構造と、電気的ガード構造と、前記信号構造と前記ガード構造との間に配置された電気絶縁構造と、を備えるスタックを形成するステップを含み、
   前記信号構造、絶縁構造、およびガード構造が、前記スタック中に互いに整列されている方法。
2. 前記形成するステップが、
   多層基板を用意するステップと、
   前記信号構造、前記ガード構造、および前記絶縁構造のうちの１つを前記多層基板から切り出すステップと、を含む、請求項１に記載の方法。
3. 前記切り出すステップが、前記信号構造、前記ガード構造、および前記絶縁構造のうちの複数を前記多層基板から同時に切り出すステップを含む、請求項２に記載の方法。
4. 前記多層基板が、互いに電気的に絶縁された複数の導電層を有するセラミック基板を備える、請求項２に記載の方法。
5. 前記導電層の１つが、埋込み導電面を備え、さらに、前記形成するステップが、
   前記信号構造および前記ガード構造の一方を前記埋込み導電面から切り出すステップと、
   前記埋込み導電面に隣接して配置されたセラミック材料から前記絶縁構造を切り出すステップと、を含む、請求項２に記載の方法。
6. 前記切り出すステップが、レーザを用いて行われる、請求項２に記載の方法。
7. 前記形成するステップが、前記信号構造、前記ガード構造、および前記絶縁構造を連続的に製作するステップを含む、請求項１に記載の方法。
8. 前記形成するステップが、前記信号構造、前記ガード構造、および前記絶縁構造のうちの１つまたは複数を、リソグラフィでパターンニングされた層で製作するステップを含む、請求項７に記載の方法。
9. 前記形成するステップが、
   前記基板の外面に配置された導電性トレースおよび前記基板の中に埋め込まれた導電面を備える基板を用意するステップであって、前記トレースが前記信号構造および前記ガード構造の一方を備えるものであるステップと、
   前記信号構造および前記ガード構造の他方を前記埋込み面から切り出すステップと、
   前記トレースと前記埋込み面との間に配置された前記基板の層から前記絶縁構造を切り出すステップと、を含む、請求項１に記載の方法。
10. 前記信号構造および前記ガード構造の他方を切り出す前記ステップおよび前記絶縁構造を切り出す前記ステップが、前記トレースの輪郭の少なくとも一部に沿うように前記基板を切り込むことによって、同時に行われる、請求項９に記載の方法。
11. 複数のスタックを形成するステップをさらに備え、前記スタックの各々が、導電信号構造、電気的ガード構造、および前記信号構造と前記ガード構造との間に配置された電気絶縁構造を備え、前記信号構造、絶縁構造、およびガード構造が前記スタック中に互いに整列されており、さらに、
    前記信号構造の１つに取り付けられた導電性プローブを設けるステップを備える、請求項１に記載の方法。
12. 多層基板を用意するステップと、
    各々導電信号構造、電気的ガード構造、および前記信号構造と前記ガード構造との間に配置された電気絶縁構造を備える複数のスタックを形成するように、前記多層基板を切り込むステップと、をさらに含む、請求項１に記載の方法。
13. 前記信号構造の１つに取り付けられた導電性プローブを設けるステップをさらに含む、請求項１２に記載の方法。
14. 前記多層基板をプローブカード組立品に組み立てるステップをさらに含み、前記プローブが、試験されるべき電子デバイスに接触するように配置される、請求項１３に記載の方法。
15. 導電信号構造と、
    電気的ガード構造と、
    前記信号構造と前記ガード構造との間に配置された電気絶縁構造と、を備える電気装置であって、
    前記信号構造、絶縁構造、およびガード構造が、スタック中に互いに整列されている電気装置。
16. 多層基板をさらに備え、前記信号構造、前記ガード構造、および前記絶縁構造のうちの１つが、前記多層基板から切り出される、請求項１５に記載の装置。
17. 前記信号構造、前記ガード構造、および前記絶縁構造のうちの複数が、前記多層基板から切り出される、請求項１６に記載の装置。
18. 前記多層基板が、互いに電気的に絶縁された複数の導電層を有するセラミック基板を備える、請求項１６に記載の装置。
19. 前記導電層の１つが、埋込み導電面を備え、
    前記信号構造および前記ガード構造の一方が、前記埋込み導電面から切り出され、前記絶縁構造が、前記埋込み導電面に隣接して配置されたセラミック材料から切り出される、請求項１８に記載の装置。
20. 基板をさらに備え、
    前記信号構造および前記ガード構造の一方が、前記基板の表面に配置されたトレースを備え、
    前記信号構造および前記ガード構造の他方が、前記基板中に埋め込まれた導電面から切り出され、
    前記絶縁構造が、前記トレースと前記埋込み導電面との間に配置された前記基板の層から切り出される、請求項１５に記載の装置。
21. 前記信号構造および前記ガード構造の他方と、前記絶縁構造とが、前記トレースの輪郭の少なくとも一部に沿うように、前記基板へ同じ切り込みを入れることで形成される、請求項２０に記載の装置。
22. 基板と、
    各々のスタックが、前記スタック中に互いに整列された導電信号構造、電気絶縁構造、および電気的ガード構造を備える複数の前記スタックと、
    前記信号構造の１つひとつに取り付けられた複数の導電プローブと、を備える、請求項１に記載の装置。
23. 前記基板が、プローブカード組立品に取り付けられ、前記プローブが、試験されるべき電子デバイスに接触するように配置される、請求項２２に記載の装置。
24. 少なくとも１つの電子デバイスを試験する方法であって、
    プローブカード組立品の導電信号構造を通して試験信号を前記少なくとも１つの電子デバイスに供給するステップと、
    電気絶縁構造によって前記信号構造から分離された導電ガード構造にガード信号を供給するステップと、を含み、
    前記信号構造、絶縁構造、およびガード構造が、スタック中に互いに整列されている方法。
25. 前記プローブカード組立品の複数の導電信号構造の１つひとつを通して複数の試験信号を前記少なくとも１つの電子デバイスに供給するステップと、
    前記複数の導電信号構造の１つひとつを通過した前記試験信号の１つひとつに応答して前記少なくとも１つの電子デバイスによって生成された複数の応答信号を伝導するステップと、
    複数のガード信号を複数の導電ガード構造に供給するステップと、をさらに含み、
    前記信号構造および前記ガード構造が、スタック中に互いに整列され、かつ、絶縁構造で分離された前記信号構造の１つと前記ガード構造の１つとを各々備える複数のスタック構造を形成する、請求項２４に記載の方法。
26. 複数の試験信号を供給する前記ステップが、前記信号構造を通して前記プローブカード組立品の第１の複数のプローブに前記試験信号を供給するステップを含み、前記第１の複数のプローブが前記少なくとも１つの電子デバイスの入力端子に接触しており、さらに、
    複数の応答信号を伝導する前記ステップが、前記プローブカード組立品の第２の複数のプローブを通して前記試験信号を伝導するステップを含み、前記第２の複数のプローブが前記少なくとも１つの電子デバイスの出力端子に接触している、請求項２５に記載の方法。
27. 前記応答信号の１つが、期待された通りであるかどうかを決定するように、前記応答信号の前記１つを評価するステップをさらに含む、請求項２５に記載の方法。
28. 前記プローブカード組立品が、多層基板を備え、前記信号構造、前記ガード構造、および前記絶縁構造のうちの少なくとも１つが、前記多層基板から切り出される、請求項２４に記載の方法。
29. 前記多層基板が、互いに電気的に絶縁された複数の導電層を有するセラミック基板を備える、請求項２８に記載の方法。
30. 前記導電層の１つが、埋込み導電面を備え、
    前記信号構造および前記ガード構造の一方が、前記埋込み導電面から切り出され、
    前記絶縁構造が、前記埋込み導電面に隣接して配置されたセラミック材料から切り出される、請求項２９に記載の方法。
31. 基板をさらに備え、
    前記信号構造および前記ガード構造の一方が、前記基板の表面に配置されたトレースを備え、
    前記信号構造および前記ガード構造の他方が、前記基板に埋め込まれた導電面から切り出され、
    前記絶縁構造が、前記トレースと前記埋込み導電面との間に配置された前記基板の層から切り出される、請求項２４に記載の方法。
32. 前記信号構造および前記ガード構造の他方と、前記絶縁構造とが、前記トレースの輪郭の少なくとも一部に沿うように前記基板へ同じ切り込みを入れることで形成される、請求項３１に記載の方法。

Images