JP2009529238A - 積重ねガード構造 - Google Patents
積重ねガード構造 Download PDFInfo
- Publication number
- JP2009529238A JP2009529238A JP2008558291A JP2008558291A JP2009529238A JP 2009529238 A JP2009529238 A JP 2009529238A JP 2008558291 A JP2008558291 A JP 2008558291A JP 2008558291 A JP2008558291 A JP 2008558291A JP 2009529238 A JP2009529238 A JP 2009529238A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- guard
- substrate
- conductive
- guard structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
【解決手段】 スタック中に埋め込まれたガード面を備えるスタックを形成するシステムおよび方法を開示する。電気装置は、導電信号構造と、電気的ガード構造と、信号構造とガード構造との間に配置された電気絶縁構造とを備えるスタックを形成することによって作ることができる。信号構造、絶縁構造、およびガード構造は、スタック中で互いに整列されてもよい。
【選択図】 図3
Description
Claims (32)
- 電気装置を作る方法であって、
導電信号構造と、電気的ガード構造と、前記信号構造と前記ガード構造との間に配置された電気絶縁構造と、を備えるスタックを形成するステップを含み、
前記信号構造、絶縁構造、およびガード構造が、前記スタック中に互いに整列されている方法。 - 前記形成するステップが、
多層基板を用意するステップと、
前記信号構造、前記ガード構造、および前記絶縁構造のうちの1つを前記多層基板から切り出すステップと、を含む、請求項1に記載の方法。 - 前記切り出すステップが、前記信号構造、前記ガード構造、および前記絶縁構造のうちの複数を前記多層基板から同時に切り出すステップを含む、請求項2に記載の方法。
- 前記多層基板が、互いに電気的に絶縁された複数の導電層を有するセラミック基板を備える、請求項2に記載の方法。
- 前記導電層の1つが、埋込み導電面を備え、さらに、前記形成するステップが、
前記信号構造および前記ガード構造の一方を前記埋込み導電面から切り出すステップと、
前記埋込み導電面に隣接して配置されたセラミック材料から前記絶縁構造を切り出すステップと、を含む、請求項2に記載の方法。 - 前記切り出すステップが、レーザを用いて行われる、請求項2に記載の方法。
- 前記形成するステップが、前記信号構造、前記ガード構造、および前記絶縁構造を連続的に製作するステップを含む、請求項1に記載の方法。
- 前記形成するステップが、前記信号構造、前記ガード構造、および前記絶縁構造のうちの1つまたは複数を、リソグラフィでパターンニングされた層で製作するステップを含む、請求項7に記載の方法。
- 前記形成するステップが、
前記基板の外面に配置された導電性トレースおよび前記基板の中に埋め込まれた導電面を備える基板を用意するステップであって、前記トレースが前記信号構造および前記ガード構造の一方を備えるものであるステップと、
前記信号構造および前記ガード構造の他方を前記埋込み面から切り出すステップと、
前記トレースと前記埋込み面との間に配置された前記基板の層から前記絶縁構造を切り出すステップと、を含む、請求項1に記載の方法。 - 前記信号構造および前記ガード構造の他方を切り出す前記ステップおよび前記絶縁構造を切り出す前記ステップが、前記トレースの輪郭の少なくとも一部に沿うように前記基板を切り込むことによって、同時に行われる、請求項9に記載の方法。
- 複数のスタックを形成するステップをさらに備え、前記スタックの各々が、導電信号構造、電気的ガード構造、および前記信号構造と前記ガード構造との間に配置された電気絶縁構造を備え、前記信号構造、絶縁構造、およびガード構造が前記スタック中に互いに整列されており、さらに、
前記信号構造の1つに取り付けられた導電性プローブを設けるステップを備える、請求項1に記載の方法。 - 多層基板を用意するステップと、
各々導電信号構造、電気的ガード構造、および前記信号構造と前記ガード構造との間に配置された電気絶縁構造を備える複数のスタックを形成するように、前記多層基板を切り込むステップと、をさらに含む、請求項1に記載の方法。 - 前記信号構造の1つに取り付けられた導電性プローブを設けるステップをさらに含む、請求項12に記載の方法。
- 前記多層基板をプローブカード組立品に組み立てるステップをさらに含み、前記プローブが、試験されるべき電子デバイスに接触するように配置される、請求項13に記載の方法。
- 導電信号構造と、
電気的ガード構造と、
前記信号構造と前記ガード構造との間に配置された電気絶縁構造と、を備える電気装置であって、
前記信号構造、絶縁構造、およびガード構造が、スタック中に互いに整列されている電気装置。 - 多層基板をさらに備え、前記信号構造、前記ガード構造、および前記絶縁構造のうちの1つが、前記多層基板から切り出される、請求項15に記載の装置。
- 前記信号構造、前記ガード構造、および前記絶縁構造のうちの複数が、前記多層基板から切り出される、請求項16に記載の装置。
- 前記多層基板が、互いに電気的に絶縁された複数の導電層を有するセラミック基板を備える、請求項16に記載の装置。
- 前記導電層の1つが、埋込み導電面を備え、
前記信号構造および前記ガード構造の一方が、前記埋込み導電面から切り出され、前記絶縁構造が、前記埋込み導電面に隣接して配置されたセラミック材料から切り出される、請求項18に記載の装置。 - 基板をさらに備え、
前記信号構造および前記ガード構造の一方が、前記基板の表面に配置されたトレースを備え、
前記信号構造および前記ガード構造の他方が、前記基板中に埋め込まれた導電面から切り出され、
前記絶縁構造が、前記トレースと前記埋込み導電面との間に配置された前記基板の層から切り出される、請求項15に記載の装置。 - 前記信号構造および前記ガード構造の他方と、前記絶縁構造とが、前記トレースの輪郭の少なくとも一部に沿うように、前記基板へ同じ切り込みを入れることで形成される、請求項20に記載の装置。
- 基板と、
各々のスタックが、前記スタック中に互いに整列された導電信号構造、電気絶縁構造、および電気的ガード構造を備える複数の前記スタックと、
前記信号構造の1つひとつに取り付けられた複数の導電プローブと、を備える、請求項1に記載の装置。 - 前記基板が、プローブカード組立品に取り付けられ、前記プローブが、試験されるべき電子デバイスに接触するように配置される、請求項22に記載の装置。
- 少なくとも1つの電子デバイスを試験する方法であって、
プローブカード組立品の導電信号構造を通して試験信号を前記少なくとも1つの電子デバイスに供給するステップと、
電気絶縁構造によって前記信号構造から分離された導電ガード構造にガード信号を供給するステップと、を含み、
前記信号構造、絶縁構造、およびガード構造が、スタック中に互いに整列されている方法。 - 前記プローブカード組立品の複数の導電信号構造の1つひとつを通して複数の試験信号を前記少なくとも1つの電子デバイスに供給するステップと、
前記複数の導電信号構造の1つひとつを通過した前記試験信号の1つひとつに応答して前記少なくとも1つの電子デバイスによって生成された複数の応答信号を伝導するステップと、
複数のガード信号を複数の導電ガード構造に供給するステップと、をさらに含み、
前記信号構造および前記ガード構造が、スタック中に互いに整列され、かつ、絶縁構造で分離された前記信号構造の1つと前記ガード構造の1つとを各々備える複数のスタック構造を形成する、請求項24に記載の方法。 - 複数の試験信号を供給する前記ステップが、前記信号構造を通して前記プローブカード組立品の第1の複数のプローブに前記試験信号を供給するステップを含み、前記第1の複数のプローブが前記少なくとも1つの電子デバイスの入力端子に接触しており、さらに、
複数の応答信号を伝導する前記ステップが、前記プローブカード組立品の第2の複数のプローブを通して前記試験信号を伝導するステップを含み、前記第2の複数のプローブが前記少なくとも1つの電子デバイスの出力端子に接触している、請求項25に記載の方法。 - 前記応答信号の1つが、期待された通りであるかどうかを決定するように、前記応答信号の前記1つを評価するステップをさらに含む、請求項25に記載の方法。
- 前記プローブカード組立品が、多層基板を備え、前記信号構造、前記ガード構造、および前記絶縁構造のうちの少なくとも1つが、前記多層基板から切り出される、請求項24に記載の方法。
- 前記多層基板が、互いに電気的に絶縁された複数の導電層を有するセラミック基板を備える、請求項28に記載の方法。
- 前記導電層の1つが、埋込み導電面を備え、
前記信号構造および前記ガード構造の一方が、前記埋込み導電面から切り出され、
前記絶縁構造が、前記埋込み導電面に隣接して配置されたセラミック材料から切り出される、請求項29に記載の方法。 - 基板をさらに備え、
前記信号構造および前記ガード構造の一方が、前記基板の表面に配置されたトレースを備え、
前記信号構造および前記ガード構造の他方が、前記基板に埋め込まれた導電面から切り出され、
前記絶縁構造が、前記トレースと前記埋込み導電面との間に配置された前記基板の層から切り出される、請求項24に記載の方法。 - 前記信号構造および前記ガード構造の他方と、前記絶縁構造とが、前記トレースの輪郭の少なくとも一部に沿うように前記基板へ同じ切り込みを入れることで形成される、請求項31に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/308,094 | 2006-03-06 | ||
US11/308,094 US7956633B2 (en) | 2006-03-06 | 2006-03-06 | Stacked guard structures |
PCT/US2007/004668 WO2007102998A2 (en) | 2006-03-06 | 2007-02-22 | Stacked guard structures |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009529238A true JP2009529238A (ja) | 2009-08-13 |
JP2009529238A5 JP2009529238A5 (ja) | 2010-03-18 |
JP5189995B2 JP5189995B2 (ja) | 2013-04-24 |
Family
ID=38470927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008558291A Expired - Fee Related JP5189995B2 (ja) | 2006-03-06 | 2007-02-22 | 積重ねガード構造 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7956633B2 (ja) |
EP (1) | EP1996954A2 (ja) |
JP (1) | JP5189995B2 (ja) |
KR (1) | KR20080100458A (ja) |
CN (1) | CN101395486A (ja) |
TW (1) | TWI430411B (ja) |
WO (1) | WO2007102998A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6548849B1 (ja) * | 2018-08-27 | 2019-07-24 | 三菱電機株式会社 | 光モジュール |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7724004B2 (en) * | 2005-12-21 | 2010-05-25 | Formfactor, Inc. | Probing apparatus with guarded signal traces |
US8130005B2 (en) * | 2006-12-14 | 2012-03-06 | Formfactor, Inc. | Electrical guard structures for protecting a signal trace from electrical interference |
US9176186B2 (en) | 2009-08-25 | 2015-11-03 | Translarity, Inc. | Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed |
US8362797B2 (en) * | 2009-08-25 | 2013-01-29 | Advanced Inquiry Systems, Inc. | Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween |
TW201122493A (en) * | 2009-12-24 | 2011-07-01 | Premtek Int Inc | Microprobe structure and method of making the same |
ITMI20120453A1 (it) * | 2012-03-22 | 2013-09-23 | Technoprobe Spa | Struttura di connessione di tipo ibrido |
KR20140110443A (ko) * | 2013-03-08 | 2014-09-17 | 삼성전자주식회사 | 프로브 카드 |
US9911563B2 (en) * | 2013-07-31 | 2018-03-06 | Analog Devices Global | MEMS switch device and method of fabrication |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6032401A (ja) * | 1983-08-03 | 1985-02-19 | Nec Corp | 帯域濾波器 |
JPS617101U (ja) * | 1984-06-18 | 1986-01-17 | ティーディーケイ株式会社 | ストリツプライン型フイルタ |
JPS61114601A (ja) * | 1984-11-08 | 1986-06-02 | Matsushita Electric Ind Co Ltd | フイルタ装置 |
JP2000307312A (ja) * | 1999-04-15 | 2000-11-02 | Nec Corp | 回路特性の調整方法 |
JP2001007525A (ja) * | 1999-06-24 | 2001-01-12 | Kyocera Corp | 多層配線基板 |
JP2001044716A (ja) * | 1999-08-03 | 2001-02-16 | Mitsubishi Electric Corp | ストリップライン給電装置 |
JP2002016340A (ja) * | 2000-05-15 | 2002-01-18 | Harting Elektro-Optische Bauteile Gmbh & Co Kg | 基板及び該基板の製造方法 |
JP2002141711A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | 差動ストリップ線路垂直変換器および光モジュール |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4189825A (en) * | 1975-06-04 | 1980-02-26 | Raytheon Company | Integrated test and assembly device |
US5103557A (en) * | 1988-05-16 | 1992-04-14 | Leedy Glenn J | Making and testing an integrated circuit using high density probe points |
DE69416200T2 (de) * | 1993-06-16 | 1999-06-02 | Nitto Denko Corp | Sondenkonstruktion |
US5416429A (en) * | 1994-05-23 | 1995-05-16 | Wentworth Laboratories, Inc. | Probe assembly for testing integrated circuits |
US5621333A (en) * | 1995-05-19 | 1997-04-15 | Microconnect, Inc. | Contact device for making connection to an electronic circuit device |
US6034533A (en) * | 1997-06-10 | 2000-03-07 | Tervo; Paul A. | Low-current pogo probe card |
US6292003B1 (en) * | 1998-07-01 | 2001-09-18 | Xilinx, Inc. | Apparatus and method for testing chip scale package integrated circuits |
US6215320B1 (en) * | 1998-10-23 | 2001-04-10 | Teradyne, Inc. | High density printed circuit board |
US6268015B1 (en) * | 1998-12-02 | 2001-07-31 | Formfactor | Method of making and using lithographic contact springs |
US6351133B1 (en) * | 1999-03-31 | 2002-02-26 | Adoamtest Corp. | Packaging and interconnection of contact structure |
US20050068054A1 (en) * | 2000-05-23 | 2005-03-31 | Sammy Mok | Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies |
US6657130B2 (en) * | 2001-09-20 | 2003-12-02 | International Business Machines Corporation | Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages |
TW565529B (en) * | 2002-01-24 | 2003-12-11 | Scs Hightech Inc | Probe card and method for testing the proceed function or speed of electronic devices |
US7724004B2 (en) * | 2005-12-21 | 2010-05-25 | Formfactor, Inc. | Probing apparatus with guarded signal traces |
US8130005B2 (en) * | 2006-12-14 | 2012-03-06 | Formfactor, Inc. | Electrical guard structures for protecting a signal trace from electrical interference |
-
2006
- 2006-03-06 US US11/308,094 patent/US7956633B2/en active Active
-
2007
- 2007-02-22 CN CNA2007800081897A patent/CN101395486A/zh active Pending
- 2007-02-22 EP EP07751433A patent/EP1996954A2/en not_active Withdrawn
- 2007-02-22 JP JP2008558291A patent/JP5189995B2/ja not_active Expired - Fee Related
- 2007-02-22 KR KR1020087023073A patent/KR20080100458A/ko not_active Application Discontinuation
- 2007-02-22 WO PCT/US2007/004668 patent/WO2007102998A2/en active Application Filing
- 2007-02-27 TW TW096106763A patent/TWI430411B/zh not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6032401A (ja) * | 1983-08-03 | 1985-02-19 | Nec Corp | 帯域濾波器 |
JPS617101U (ja) * | 1984-06-18 | 1986-01-17 | ティーディーケイ株式会社 | ストリツプライン型フイルタ |
JPS61114601A (ja) * | 1984-11-08 | 1986-06-02 | Matsushita Electric Ind Co Ltd | フイルタ装置 |
JP2000307312A (ja) * | 1999-04-15 | 2000-11-02 | Nec Corp | 回路特性の調整方法 |
JP2001007525A (ja) * | 1999-06-24 | 2001-01-12 | Kyocera Corp | 多層配線基板 |
JP2001044716A (ja) * | 1999-08-03 | 2001-02-16 | Mitsubishi Electric Corp | ストリップライン給電装置 |
JP2002016340A (ja) * | 2000-05-15 | 2002-01-18 | Harting Elektro-Optische Bauteile Gmbh & Co Kg | 基板及び該基板の製造方法 |
JP2002141711A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | 差動ストリップ線路垂直変換器および光モジュール |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6548849B1 (ja) * | 2018-08-27 | 2019-07-24 | 三菱電機株式会社 | 光モジュール |
WO2020044396A1 (ja) * | 2018-08-27 | 2020-03-05 | 三菱電機株式会社 | 光モジュール |
Also Published As
Publication number | Publication date |
---|---|
TWI430411B (zh) | 2014-03-11 |
EP1996954A2 (en) | 2008-12-03 |
KR20080100458A (ko) | 2008-11-18 |
WO2007102998A2 (en) | 2007-09-13 |
CN101395486A (zh) | 2009-03-25 |
WO2007102998A3 (en) | 2008-04-10 |
JP5189995B2 (ja) | 2013-04-24 |
US20070205780A1 (en) | 2007-09-06 |
TW200739858A (en) | 2007-10-16 |
US7956633B2 (en) | 2011-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5189995B2 (ja) | 積重ねガード構造 | |
US8691601B2 (en) | Semiconductor device and penetrating electrode testing method | |
TWI221197B (en) | High density planar electrical interface | |
US20070020914A1 (en) | Circuit substrate and method of manufacturing the same | |
JP5684349B1 (ja) | 半導体装置および半導体装置の検査方法 | |
TW200836617A (en) | Electrical guard structures for protecting a signal trace from electrical interference | |
US7936177B2 (en) | Providing an electrically conductive wall structure adjacent a contact structure of an electronic device | |
US8378346B2 (en) | Circuit architecture for the parallel supplying during electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer | |
KR20090012242A (ko) | 전자 부품을 구비한 프로브 구조 | |
JP2013238578A (ja) | プローブカード用空間変換器及びその製造方法 | |
US7884628B2 (en) | Interposer and probe card having the same | |
CN102027380B (zh) | 具有高频内插器的测试系统 | |
US9869697B2 (en) | Wiring substrate with filled vias to accommodate custom terminals | |
US9618564B2 (en) | Printed circuits with sacrificial test structures | |
TW201910797A (zh) | 測試裝置 | |
KR101566173B1 (ko) | 반도체 테스트 소켓 및 그 제조방법 | |
JP2010071756A (ja) | 多層配線基板 | |
TWI448707B (zh) | 半導體測試裝置 | |
CN105122449A (zh) | 包括氧化层的低成本中介体 | |
KR101497608B1 (ko) | 반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법 | |
JP5774332B2 (ja) | プローブカード用セラミック基板及びその製造方法 | |
US8476919B2 (en) | Prober unit | |
US7269029B2 (en) | Rapid fire test board | |
JP2010054487A (ja) | プローバ装置 | |
JP2008226880A (ja) | 回路基板およびこれを用いた電気的接続装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5189995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |