JP2002016340A - 基板及び該基板の製造方法 - Google Patents

基板及び該基板の製造方法

Info

Publication number
JP2002016340A
JP2002016340A JP2001145512A JP2001145512A JP2002016340A JP 2002016340 A JP2002016340 A JP 2002016340A JP 2001145512 A JP2001145512 A JP 2001145512A JP 2001145512 A JP2001145512 A JP 2001145512A JP 2002016340 A JP2002016340 A JP 2002016340A
Authority
JP
Japan
Prior art keywords
substrate
individual layer
individual layers
substrate according
individual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001145512A
Other languages
English (en)
Inventor
Hans Kragl
クラーグル ハンス
Rolf Hohmann
ホーマン ロルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harting Elecktro Optische Bauteile GmbH and Co KG
Original Assignee
Harting Elecktro Optische Bauteile GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harting Elecktro Optische Bauteile GmbH and Co KG filed Critical Harting Elecktro Optische Bauteile GmbH and Co KG
Publication of JP2002016340A publication Critical patent/JP2002016340A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 基板を改善して、高い集積密度、良好な高周
波・導体、簡単に構成可能な冷却機構並びに導波路の使
用を可能にする。 【解決手段】 基板がプラスチックから成形技術によっ
て製造された少なくとも２つの基板・個別層１０から成
っており、各基板・個別層がそれぞれ第１及び第２の機
能面を有していて、かつ該第１及び第２の機能面にマイ
クロ構造の少なくとも１つの位置決め手段１６を備え、
両方の機能面の１つに、金属被覆１８を施されたマイク
ロ構造の少なくとも１つの導体溝１２を備えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は基板及び該基板の製
造方法に関する。
【０００２】
【従来の技術】基板は、従来は両面からフォトリトグラ
フによって構造化された複数の個別層を互いに正確に積
み重ねることによって形成される。個別層の素材（出発
材料）はエポキシ樹脂材料から成るプレート若しくは増
強された若しくは増強されないシートであり、シート若
しくはプレートが構造化（パターン形成）されていない
形の半製品として一般的に既に薄い銅被覆層を備えてい
る。積み重ねの後に接触が穿孔によって行われるので、
個別層が互いに極めて正確に重ね合わされて、穿孔工具
が接続すべき接点に確実にぶつかるようにしなければな
らない。さらに位置決め手段として孔を用いてあり、孔
が導体路に対して高い精度で整合させて形成されねばな
らない。このことは各個別層にとって高い精度及び高い
費用を必要とするので、基板製造に費用がかかる。
【０００３】前記技術では構成部分の組立が多層の基板
の上面若しくは下面でしか可能でない。構成部分は、ケ
ーシングを備えた若しくはチップとして提供される機能
的な半導体構成部分若しくは受動的な構成部分である。
このような構成部分は基板の内側の層には取り付けられ
ず、それというのは層間には受容開口の形のスペースが
ないからである。従って、ボンディング費用が増大し、
基板が付加的に必要な中間層によって煩雑になり、大き
な寸法を必要としてかつ高価になる。
【０００４】高周波ライン(Hochfrequenz-Leitung; rad
io-frequency line)が今日の基板においては１つの層平
面で互いに平行に延びる電気的な２つの個別の導体によ
って実施される。この場合、電界が基板材料内の両方の
導体間で案内される。従って基板材料は誘電特性に基づ
き高周波ライン(HF-ライン)の伝達特性に著しい影響を
及ぼす。周波数の増大に伴って、FR4のような標準的な
材料はもはや適さず、従ってセラミックサブストレート
若しくは弗素化樹脂（テフロン（登録商標））を用いる
ようになっており、これらは高い周波数まで適してい
る。しかしながらこれらの材料は高価であり、最大周波
数を有しており、これによってHF-ラインが強く減衰さ
れてしまう。
【０００５】従来の基板においては、誘電導波路を備え
た光学的な中間層が組み込まれ得る。しかしながら光の
受信及び発信のために異なる層間の正確な位置決めが行
われねばならない。このことは不可能であり、それとい
うのは素材が平らであり、かつパターニングされておら
ず、かつ銅シートのパターンが半導体チップとプレート
との相対的な位置決めに適していないからである。
【０００６】大きな損失熱量の排出のために公知の基板
は組み込まれた流体式の冷却機構を備えている。しかし
ながら冷却通路が別個の作業過程で形成されねばならな
い。このことも基板を高価なものにする。
【０００７】公知の基板において用いられるインフォー
メーション処理機構のクロックレートが次第に増大して
いるので、基板の集積度、HF-導体の伝送周波数、排出
される熱出力損失、並びに導体の精度に対する要求も高
まっている。さらに、基板内にライトガイドを組み込む
という必要があり、光の導入及び導出をわずかな費用で
可能にしなければならない。公知の基板においては欠点
として、高周波特性の改善、導波路及び流体式の冷却機
構の組み込み並びにパッケージ密度の増大が著しく高い
費用を用いてしか可能でない。
【０００８】
【発明が解決しようとする課題】本発明の課題は、基板
を改善して、高いパッケージ密度、良好な高周波・導
体、簡単に構成可能な冷却機構並びに導波路の使用を可
能にすることである。
【０００９】
【課題を解決するための手段】前記課題を解決するため
に本発明の構成では、基板が、プラスチックから成形技
術によって製造された少なくとも２つの基板・個別層か
ら成っており、各基板・個別層がそれぞれ第１及び第２
の機能面を有していて、かつ該第１及び第２の機能面に
マイクロ構造の少なくとも１つの位置決め手段を備え、
両方の機能面の１つに、金属被覆を施されたマイクロ構
造の少なくとも１つの導体溝を備えている。成形技術、
特に射出成形技術の利用によって、基板の所望の機能に
必要な構成がわずかな費用及び高い精度で既に個別層の
成形に際して得られ、従って、位置精度の高い幾何学構
造を形成するための後続の処置若しくは切削加工が不要
である。位置決め手段が既に個別層の成形に際して形成
されるので、位置決め手段と機能面に配置されて特殊な
機能を有するマイクロ構造体との相対位置が正確に得ら
れ、その結果、個別層のすべてのマイクロ構造体が互い
に正確に整合される。
【００１０】位置決め手段として本発明の実施態様では
隆起部及び凹所を用いてあり、隆起部及び凹所が角錐形
である。基板を形成するために個別層を互いに積層する
と、一方の個別層の隆起部が他方の個別層の凹所内に係
合して、これによって個別層間の自動的な整合が行われ
る。
【００１１】本発明の別の実施態様では、位置決め手段
として開口を用いてあり、該開口が個別層の一方の機能
面から該個別層を通って他方の機能面まで延びている。
開口内に位置決めピンが差し込まれ、これによって個別
層が互いに相対的に正確に位置決めされる。
【００１２】本発明の別の実施態様では、導体溝が基板
の縁部まで延びており、これによって差し込みコネクタ
が接続されるようになっている。差し込みコネクタはす
べての基板にではなく、幾つかの基板にのみ差し込まれ
るようになっていてよく、差し込みコネクタを差し込ま
れる基板が、該基板から突出した接続突出部を備えてい
てよい。
【００１３】高周波ラインを得るために、本発明の別の
実施態様では、第１の導体溝が１つの基板に設けられ、
かつ第２の導体溝が別の基板に設けられており、該両方
の導体溝が互いに中心を合致させられており、前記一方
の導体溝の寸法が前記他方の導体溝の寸法よりも小さく
なっている。寸法の大きな導体溝が半円形若しくは長方
形の横断面を有していて、寸法の小さい導体溝を橋絡し
ており、互いに相対する導体溝間のスペースが空気で満
たされており、これによって、基板の個別層間に配置さ
れた高周波導体が形成されている。交番磁界が空気から
なる閉じられた中空室内で案内されており、その結果、
個別層のプラスチックの材料特性が高周波ラインに影響
を及ぼすことはない。
【００１４】基板の冷却のために本発明の実施態様で
は、少なくとも１つの個別層に冷却溝を設けてあり、冷
却溝が冷却体を形成する厚さの金属被覆で満たされてい
る。冷却体が、基板に配置された構成部分の損失熱を熱
伝導によって放出する。
【００１５】基板の冷却のために本発明の別の実施態様
では、少なくとも１つの個別層に冷却通路が設けられて
おり、該冷却通路を通して冷却媒体が導かれるようにな
っており、別の個別層が前記冷却通路を閉鎖している。
冷却通路も、大きな費用を伴うことなしに個別層の成形
時に形成され得るマイクロ構造体である。冷却通路を用
いて基板の強制的な冷却が行われ、従って極めて大きな
損失熱量が排出できる。
【００１６】冷却通路が有利には基板の縁部まで延びて
おり、この場合、基板に冷却媒体接続部が形成されてお
り、該冷却媒体接続部を介して冷却通路が簡単に外部の
冷却装置と接続され、冷却装置が冷却媒体の供給を保証
する。
【００１７】本発明の別の有利な実施態様では、少なく
とも１つの個別層に電子的、光学的若しくは光電式の構
成部分のための少なくとも１つの受容部が設けられてい
る。該受容部も、個別層の製造に際して簡単に高い精度
で形成されるマイクロ構造体であり、従って構成部分が
基板の内部の正確な箇所に配置され、このことは構成部
分の接続の手間を減少させる。必要に応じて別の個別層
に、前記受容部に対応する切欠きを設けてあってよい。
該切欠き、構成部分の接続のためのボンディングワイヤ
を損傷させないようにしている。
【００１８】両方の個別層が互いに導電性の材料、例え
ば導電性の接着材によって結合されていてよい。これに
よって、異なる基板に配置された導体溝の接触が可能で
ある。個別層の互いに離反する機能面に配置された導体
溝の接触のために、個別層の少なくとも１つに接点開口
を設けてあり、接点開口が個別層の第１の機能面から個
別層を通って第２の機能面へ延びていて、導電性の材料
によって満たされている。
【００１９】本発明の別の有利な実施態様では、個別層
の少なくとも１つが光透過性の材料から成っており、該
個別層に導波路溝を設けてあり、導波路溝が光透過性の
材料で満たされており、該材料の屈折率が適当に前記個
別層の光透過性の材料の屈折率と異なっていて、その結
果、導波路が形成されている。個別層の、導波路の形成
のために必要なマイクロ構造体もわずかな費用で個別層
の成形時に形成される。次いで適当な材料を導波路内に
装てんするだけでよい。これによって、個別層の受容部
内に適切に配置された光電式の構成部分が導波路と協働
するようになる。受容部と導波路との間の相対的な正確
な配置に基づき、受容部内に配置された構成部分と導波
路との間の光学的な良好な結合が確実に得られる。
【００２０】有利には、導波路を備えた個別層にミラー
が設けられており、ミラーを介して光が導波路内に入射
されかつ導波路から出射されるようになっている。これ
によって、導波路の配置されている平面に対して垂直に
光を放射する光電式の構成部材が用いられ得る。
【００２１】有利には、ミラーが別個の構成部分であ
り、該構成部分が個別層内にはめ込まれている。これに
よって製造コストが減少され、それというのはミラーと
個別層とが互いに個別に製造できるからである。
【００２２】前記課題を解決するために本発明の方法で
は次のステップから成っており、まず、成形技術によっ
て少なくとも２つの個別層・素材（ブランク）を形成
し、該個別層・素材がそれぞれ第１及び第２の機能面に
位置決め手段・成形部を備えている。次に、個別層・素
材が表面全体を、該表面に金属被覆を備え得るように前
処理される。前処理は例えば、薄いプレ・金属被覆を施
すこと、若しくはサブストレートでシードを成長させる
ことである。続いて、前記表面が、金属被覆を備えてな
らない領域を後処理され、その結果、該領域から金属被
覆が除去される。後処理は、薄いプレ・金属被覆を機械
的に除去すること、若しくはシードを除去することであ
る。次いで、後処理しなかった領域に金属被覆が施され
る。これによって導体路が基板に形成される。次いで個
別層・素材が重ね合わされて、位置決め手段によって互
いに相対的に正確に位置決めされる。このようにして、
全体的にわずかな費用で基板を得ることができ、該基板
は精度に対する高い要求を満たしている。高い精度を得
るために必要な高い費用は１回だけしかかからず、即ち
個別層を成形するための型を製造する場合にしか用いな
くてすむ。型を必要な精度で製造してある場合には、所
望の幾何学的な構造体、例えば位置決め手段、構成部分
のための受容部並びに冷却通路が大きな費用を伴うこと
なしに成形できる。
【００２３】
【発明の実施の形態】次に本発明を添付の図面に示した
種々の実施例に基づき説明する。図１に実施例として示
した基板５は互いに重ねられた個別の２つの層（基板
層）１０から成っている。各個別の層（以下、個別層と
呼ぶ）は２つの機能面、ここでは上面及び下面を有して
おり、該機能面にパターン化された幾何学形状の構造体
が形成されている。図１に示す基板においては、上側の
個別層１０の上側の機能面に２つの構成部分２８のため
の受容部１４並びに種々の導体溝１２を設けてあり、導
体溝が導電性の材料で被覆されている。さらに位置決め
手段（位置決め成形部ともいう）１８を設けてあり、位
置決め手段がここでは角錐形の隆起部として形成されて
いる。
【００２４】次に個別層の製造を図２乃至図５に基づき
説明する。第１のステップで、個別層・素材１１０が熱
可塑式成形法で適当なプラスチック材料から形成され
る。例えば、光透過性のPMMIが用いられる。電気めっき
のために提供されるLCP-タイプ、例えばVectra E820iも
適切な材料である。個別層・素材１１０の成形のために
用いられる成形工具（成形型ともいう）は、マスターピ
ースから形成され、マスターピースが例えば精密フライ
ス若しくはLIGAプロセスによって生ぜしめられる。マス
ターピースは寸法及び幾何学形状が最終的に形成すべき
素材（ブランクともいう）に正確に相応しており、この
場合、幾何学形状のマイクロ構造体は極めて高い精度で
生ぜしめられる。マスターピースから電気めっきによる
成形若しくは電気めっきによる転写に基づき成形工具
（金型）を製作し、該成形工具が最終的に形成すべきマ
イクロ構造体を正確に備えている。
【００２５】図２に示してあって成形工具によって成形
された個別層・素材１１０には、例えばここでは凹所若
しくは隆起部の形の導体溝・成形部１１２、受容部・成
形部１１４並びに位置決め手段・成形部１１６が形成さ
れている。さらに冷却溝・成形部１２０も設けられてい
る（機能は後で述べる）。
【００２６】第２の段階（ステップ）では個別層の表面
全体の前処置が行われて、予め薄い金属被覆１１８が施
されている（図３）。該金属被覆（プレ・金属被覆[pre
-metallization]ともいう）は物理的な方法、特に蒸着
若しくは化学的な方法で行われ、この場合、個別層・素
材１１０がまず適当な溶液、例えばパラジウム塩に、次
いで金属被覆浴内に漬浸して処理される。
【００２７】前述のように施された金属被覆（金属被覆
層ともいう）が後で電気めっきによって厚くされて、そ
の結果、例えば電気的な導体にとって十分な層厚さが達
成される。このような金属被覆が実際に必要な領域での
み維持されて、後で金属被覆を残してならない領域では
後処理段階で除去される。
【００２８】個別層の両方の機能面の、後でも金属被覆
を維持しておくべきすべての領域が個別層の表面に対し
て低く、例えば導体溝若しくは凹まされた受容部として
形成されているので、金属被覆（プレ・金属被覆）が例
えば機械的に個別層・素材の機能面全体のブラッシング
若しくは研磨によって除去されてよい。このことが図４
に示してあり；個別層・素材１１０の下面全体がブラッ
シング若しくは研磨されており、その結果、金属被覆は
導体溝・成形部１１２内にのみ残されている。個別層・
素材の上面では完全なブラッシングは不可能であり、そ
れというのは上面には隆起部として形成された位置決め
手段・成形部１１６が設けられているからである。この
ような理由から、上面では金属被覆が位置決め手段・成
形部１１６間の領域でのみ研磨若しくは研削される（図
１、参照）。
【００２９】金属被覆の機械的な除去の代わりに、化学
的な後処理が行われてもよい。例えば、金属被覆（プレ
・金属被覆）が後では金属被覆を所望しない領域でエッ
チングによって除去されてよい。化学的に施されるプレ
・金属被覆においては後処理が既に表面にシードを施し
た後に行われる、即ち前に本来のプレ・被覆が行われる
場合にはこの場合、シードによって得られた特に薄い材
料層のみが除去されるだけである。
【００３０】次いで、プレ・金属被覆が電気めっきによ
って厚くされる。この場合、異なる電圧を印加すること
によって金属被覆の異なる厚さが得られる。金属被覆の
厚さの異なる領域を有する完成した個別層が図５に示し
てある。個別層１０の端面並びに位置決め手段１６の領
域のプレ・金属被覆は電気めっきによって厚くされてい
ない。個別層の下面の断面台形の導体溝１２の領域の金
属被覆１８は、中間的な厚さで形成されている。これに
対して、下面に配置された冷却溝２０の金属被覆１８は
特に大きな厚さで形成されており、その結果、基板に配
置された構成部分の損失熱の排出が熱伝達によって可能
である。冷却溝の代わりに熱伝導薄板を用いてもよく、
熱伝導薄板が別個に、例えば銅薄板の打ち抜きによって
形成されて個別層の切欠き内にはめ込まれて、そこに例
えば導体接着材によって接着される。
【００３１】位置決め手段の領域のプレ・金属被覆は、
図５に示してあるように、個別層１０に残されている場
合には、位置決め手段１６の寸法設定に際してプレ・金
属被覆の厚さが考慮され、個別層１０が互いに所定の間
隔に正確に位置決めされるようになっている。異なる実
施例では、位置決め手段の領域のプレ・金属被覆は、本
来の金属被覆が電気めっきによって厚くして施された後
に全体の個別層を酸性浴内に短時間漬浸することによっ
て除去されてもよい。この場合、プレ・金属被覆は厚さ
のわずかなことに基づき急速に除去されるのに対して、
本来の厚い金属被覆は酸の作用によってほとんど損なわ
れない。これによって、位置決め手段が再び露出され、
従って個別層・素材の前処理によるプレ・金属被覆が個
別層間の後の位置決めに影響を及ぼすことはない。
【００３２】図６には重ね合わされた２つの個別層から
成る基板の断面が示してある。両方の個別層が、互いに
重ね合わせて、下側の個別層の上面に形成された位置決
め手段（突出部ともいう）１６を上側の個別層の下面に
形成された位置決め手段（凹所ともいう）１６内に係合
させることによって、互いにひとりでに正確に位置決め
され、即ち互いに自動的に正確に整合される。もちろん
このようにして、２つよりも多くの個別層が積み重ねら
れてよく、これによって多数の個別層から成る基板が得
られる。
【００３３】個別層の異なる機能面間の電気的な接触を
可能にするために、図６に示す実施例においては個別層
１０に接点開口２２を設けてあり、接点開口が個別層・
素材１１０内に接点開口・成形部１２２（図２、参照）
として形成されている。接点開口・成形部１２２もプレ
・金属被覆及び続く電気めっきによって金属被覆され、
その結果、個別層１０の両方の機能面間の導電接続が達
成される。個別層を互いに組み立てる（積み重ねる）際
に、接点開口２２の領域に導電性の接着材２４が用いら
れ、その結果、導電接着によって所望の電気的な接続が
達成される。代わりに、はんだペースト(soldering pas
te)が用いられてよい。
【００３４】別の実施例（図示せず）では、接点開口２
２が、冷却溝の作用と同様に１つの個別層の両方の機能
面間の熱伝導による熱排出を可能にする程度の厚さで該
接点開口内に金属被覆を形成できる直径で構成されてい
てよい。
【００３５】図７に基板の別の実施例が示してある。こ
の場合、両方の個別層１０のうちの上側の個別層が下面
に２つの受容部（マウント[mount]ともいう）２６を備
えており、該受容部内に電子式、若しくは光学式、若し
くは光電子式の構成部分２８が配置されている。該構成
部分２８は所属の個別層の表面から突出しておらず、そ
れというのは完全に受容部２６内に配置（受容若しくは
収容）されているからである。構成部分２８と導体溝１
２内の金属被覆１８とを接続するボンディングワイヤ３
０の保護のために、下側の個別層１０が構成部分に対し
て切欠き３２を備えている。
【００３６】構成部分２８の受容のためのマイクロ構造
体（パターン）が個別層１０の製造に際して、適当に構
造化された、即ち適当なパターンを有する成形工具によ
る成形に基づき得られるので、各受容部２６が極めて正
確に形成され、従って例えば光学的な使用若しくは高周
波導体にとって該受容部内にはめ込まれ若しくは装着さ
れた構成部分と隣接の多機能構造体との間の高い精度の
相対位置が達成される。原理的には構成部分は各製造段
階ではめ込まれ、特に裸のチップ若しくはダイスの使用
が有利であり、それというのは通常のリードフレームケ
ーシングの省略によってパッケージ密度（集積密度）が
高められるからである。構成部分を個別層間に組み込む
ことによって、従来の多層基板に比べてボンディング費
用（配線費用）が減少され、それというのは構成部分が
横にかつ垂直に、即ち異なる平面内で最適箇所の近傍に
はめ込まれ得るからである。これによってパッケージ密
度が増大して、その結果、構成寸法が減少される。
【００３７】図８に示す実施例においては、下側の個別
層の上面に冷却通路３４を設けてあり、該冷却通路が基
板の強制的な冷却のために用いられる。冷却通路３４も
内側に、導体溝と同様に金属被覆を備えており、該金属
被覆が個別層の材料を冷却媒体から保護している。
【００３８】図８に示す実施例では、上側の個別層１０
の下面の金属被覆が一貫していて、従って下側の個別層
１０の上面に接触して、冷却通路３４を閉鎖している。
従って、冷却通路３４を通して冷却媒体３６、例えば水
が導かれ、これによって、冷却通路と相対して下側の個
別層の下面に配置された構成部分２８からの大きな損失
熱量が排出される。
【００３９】図９には、基板の別の実施例が示してあ
る。ここでは、前述の実施例と異なって位置決め手段１
６として隆起部及び凹所を用いるのではなく、複数の開
口を用いてあり、該開口がそれぞれの個別層の一方の機
能面から他方の機能面へ個別層を通って延びている。該
開口１６も個別層の成形に際して形成され、従って所望
の精度でかつ個別層の別の幾何学形状の構造体（パター
ン）に対して正確な距離に配置される。
【００４０】個別層間の相対的な位置決めのために、位
置決めピン３８を用いるようになっており、該位置決め
ピンが開口１６内に差し込まれる。位置決めピンの先端
は円錐形に尖っていて、開口内への差し込みに際して個
別層を互いに整合させる。
【００４１】図１０は別の実施例の基板５の２つの個別
層１０の一部分の拡大図である。下側の個別層が導体溝
１２を備えており、該導体溝が方形の横断面を有してい
る。下側の個別層の導体溝１２に相対して上側の個別層
に別の導体溝１２を形成してあり、該導体溝が半円形の
横断面を有している。両方の導体溝は、該導体溝の中心
を互いに合致させるように個別層に配置されており、上
側の半円形の導体溝の寸法が下側の導体溝の寸法よりも
大きくなっている。両方の導体溝間のスペース（室）内
には空気が満たされている。金属被覆された両方の導体
溝が一緒の半分の同軸導体を形成しており、交番磁界が
空気の満たされた閉じた中空室内で案内されており、そ
の結果、個別層１０の材料特性は問題にならない。
【００４２】半円形の横断面の導体溝は前に述べた実施
例に類似して金属被覆及び研磨によって形成されてよ
い。両方の導体溝間の相対的な正確な位置決めが、前述
の位置決め手段によって達成される。
【００４３】図１１には図１０に示す実施例の変化例が
示してある。この場合、上側の導体溝にとって半円形の
横断面の代わりに長方形の横断面が用いられており、上
側の導体溝の幅は下側の導体溝の幅の複数倍である。上
側の導体溝は中央導体の上を屋根形に延びる帰路導体を
形成している。この場合、両方の導体溝間の整合は重要
ではない。
【００４４】基板の図示の高周波ラインに対する高周波
信号の受信及び発信のために、高周波プラグが必要であ
る。差し込みスリーブ若しくは差し込みスリーブに適合
された受容開口が、個別層のためのサーモプラスチック
製造技術に基づき極めて容易に基板の縁部に組み込まれ
得る。
【００４５】図示してない実施態様において、高周波ラ
インと同じ形式で電気的な共鳴構造体が、１つの個別層
の金属被覆された凹所によって形成され得る。
【００４６】図１２には、基板の別の実施例が概略的に
示してある。この場合、下側の個別層１０が導波路４０
を備えており、該導波路が導波路溝４２によって形成さ
れており、導波路溝が光透過性の適当な材料で満たされ
ている。導波路溝は、導体溝・成形部と同様に既に個別
層・素材の成形時にマイクロ構造体として形成される。
最適な導波作用を得るために、下側の個別層が光透過性
の材料から成っている。該材料としてＰＭＭＩが用いら
れる。
【００４７】導波路溝４２が端部に反射端面を備えてい
る。反射領域が放物面状に形成されており、その結果、
平らな反射鏡に比べて改善された接続が達成される。反
射領域が選択的に金属被覆され、その結果、ミラー４４
が形成される。ここでは導波路溝４２の領域の面全体の
金属被覆は不可能であり、それというのは光伝達が金属
的な境界面で強く減衰されることになるからである。
【００４８】次いで導波路溝４２が公知の形式で液状の
コア材料で満たされ、該コア材料が硬化の後に下側の個
別層１０の周囲の材料よりも高い屈折率を有する。これ
によって光学的な導波路が形成される。
【００４９】ここでも、上側の個別層１０が前述の実施
例と同様に光電式の構成部分２８のための受容部２６を
備えている。図１２の左側に示す構成部分２８はVCSEL
であってよく、図１２の右側に示す構成部分はPDであっ
てよい。ミラー４４を介して、発信及び受信部材に対す
る信号の受信及び発信が可能である。このような装置に
おいては両方の個別層１０間の整合並びに導波路４０並
びにミラー４４と構成部分２８との配置関係に高い要求
が課せられる。幅１００μｍの導波路において光の良好
な接続を達成するために、ほぼ２０μｍの公差しか許さ
れない。このような公差は、全体の構造体を材料の電気
めっきコピーによって形成されてＸ線リトグラフィーに
よって処理された工具で成形すると確実に維持される。
【００５０】図１３には、図１２に示した実施例の変化
例が示してある。図１２における導波路溝の、光信号の
受信及び発信を行う放物面状の端面の代わりに、下側の
個別層１０と別個の部分として形成されたミラー４４が
用いられている。これによって、反射領域の選択的な金
属被覆を施す必要がなくなる。完全に金属被覆されたプ
ラスチックプレート片（図１４、参照）を正確な外径寸
法で形成して、該プラスチックプレート片が上側の個別
層の構成部分２８を形成する半導体チップに類似して下
側の個別層の、導波路溝４２の端部に隣接する適当な切
欠き内にはめ込まれてよい。この場合、ミラーの突起部
が形成された導波路４０によって個別層内に堅く保持さ
れている。
【００５１】図示の導波路４０に加えて、別の光学的な
構造体、例えば光分配器若しくは光学的な星形連結器が
個別層内に組み込まれてよい。このために、適当な形状
の溝が成形に際して対応する個別層内に形成され、次い
で光透過性の適当な材料で満たされる。導波路が基板の
縁部まで導かれていてよく、従ってそこに、三次元の適
当な構造体によってプラグが接続され、その結果、例え
ば光ファイバーが基板に接続され得る。
【００５２】基板が導波路の構造に対応して適当な溝を
備えて、該溝に直接に光ファイバーが敷設されてよい。
これによって、光が光ファイバーを介して導波路に、若
しくは光電式の構成部材に導入される。
【００５３】前述の基板の特別な利点として、用いられ
る金属被覆方法によって電気的な導体がほぼ５μｍの構
造幅で形成される。従って、狭められた導体路（従来の
基板においては構造幅はほぼ５０μｍである）に基づき
パッケージ密度が高められ、構成寸法が減少される。
【００５４】さらに前述の基板の重要な利点として、各
個別層が個々にテストできる。その結果、機能テストに
パスした個別層のみが基板に組み立てられる。従って基
板製造に際して不良品発生の率が、従来技術の方法に比
べて著しく減少される。
【図面の簡単な説明】
【図１】本発明に基づき基板の斜視図。
【図２】図１に示す基板に用いられる１つの個別層の素
材の断面図。
【図３】図２の個別層・素材の第１の加工段階での断面
図。
【図４】図３の個別層・素材の第２の加工段階での断面
図。
【図５】図１に示す基板に用いられる１つの個別層の断
面図。
【図６】本発明に基づく基板の第１の実施例の断面図。
【図７】本発明に基づく基板の第２の実施例の断面図。
【図８】本発明に基づく基板の第３の実施例の断面図。
【図９】本発明に基づく基板の組立中の別の実施例の断
面図。
【図１０】本発明に基づく基板の別の実施例の拡大部分
断面図。
【図１１】本発明に基づく基板のさらに別の実施例の拡
大部分断面図。
【図１２】本発明に基づく基板のさらに別の実施例の断
面図。
【図１３】本発明に基づく基板のさらに別の実施例の断
面図。
【図１４】図１３に示す基板に用いられる個別層の製造
の種々の段階を示す断面図。
【符号の説明】
１０ 個別層、 １２ 導体溝、 １６ 位置決め
手段、 １８ 金属被覆、 ２０ 冷却溝、 ２
２ 接点開口、 ２６ 受容部、 ３０ボンディン
グワイヤ、 ４２ 導波路溝、 ４４ ミラー、
１１０ 個別層・素材、 １１２ 導体溝・成形
部、 １１４ 受容部・成形部、１１６ 位置決め手
段・成形部、 １１８ 金属被覆、 １２０ 冷却
溝・成形部、 １２２ 接点開口・成形部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/11 Ｈ０５Ｋ 1/11 Ｈ 3/02 3/02 3/04 3/04 Ｚ 3/46 3/46 Ｌ Ｎ Ｑ // Ｈ０５Ｋ 1/14 1/14 Ａ (72)発明者 ハンス クラーグル ドイツ連邦共和国 ディークホルツェン アムゼルヴェーク １ (72)発明者 ロルフ ホーマン ドイツ連邦共和国 バート ザルツデトフ ルト モーツァルトシュトラーセ ６ Ｆターム(参考） 5E317 AA24 CC32 CC33 CD12 CD25 GG11 GG14 5E338 AA03 AA05 AA16 BB02 BB19 BB28 CC01 CC02 CD01 EE02 EE11 EE23 5E339 AB02 AC01 AC02 AD05 BC01 BD03 BD08 BD14 BE03 BE13 EE01 5E344 AA01 AA22 BB02 BB06 BB10 BB12 BB14 BB20 CC05 CD02 DD02 DD06 DD08 EE02 EE08 EE13 5E346 AA02 AA06 AA12 AA22 AA43 AA53 BB02 CC08 DD16 DD25 DD32 EE02 EE15 FF04 FF15 FF18 GG01 GG17 GG22 GG28 HH06 HH17 HH25

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 基板（５）であって、プラスチックから
    成形技術によって製造された少なくとも２つの基板・個
    別層（１０）から成っており、各基板・個別層がそれぞ
    れ第１及び第２の機能面を有していて、かつ該第１及び
    第２の機能面にマイクロ構造の少なくとも１つの位置決
    め手段（１６）を備え、両方の機能面の１つに、金属被
    覆（１８）を施されたマイクロ構造の少なくとも１つの
    導体溝（１２）を備えていることを特徴とする基板。
  2. 【請求項２】 位置決め手段（１６）が隆起部によって
    形成されている請求項１記載の基板。
  3. 【請求項３】 位置決め手段（１６）としての隆起部が
    角錐形である請求項２記載の基板。
  4. 【請求項４】 位置決め手段（１６）が凹所によって形
    成されている請求項１記載の基板。
  5. 【請求項５】 位置決め手段（１６）としての凹所が、
    角錐形の隆起部に対して相補的に形成されている請求項
    ４記載の基板。
  6. 【請求項６】 各個別層が一方の機能面に複数の隆起部
    （１６）を備え、かつ他方の機能面に複数の凹所（１
    ６）を備えており、１つの個別層の隆起部が別の個別層
    の凹所内に係合しており、これによって両方の個別層が
    互いに相対的に正確に位置決めされている請求項２及び
    ４記載の基板。
  7. 【請求項７】 位置決め手段（１６）が開口によって形
    成されており、該開口が個別層（１０）の一方の機能面
    から該個別層を通って他方の機能面まで延びている請求
    項１記載の基板。
  8. 【請求項８】 位置決めピン（３８）を設けてあり、位
    置決めピンが個別層（１０）の開口（１６）内に差し込
    まれており、これによって両方の個別層が互いに相対的
    に正確に位置決めされている請求項７記載の基板。
  9. 【請求項９】 導体溝（１２）が基板の縁部まで延びて
    おり、これによって差し込みコネクタが接続されるよう
    になっている請求項１から８のいずれか１項記載基板。
  10. 【請求項１０】 導体溝（１２）が半円形の横断面を有
    している請求項１から９のいずれか１項記載の基板。
  11. 【請求項１１】 導体溝（１２）が方形の横断面を有し
    ている請求項１から９のいずれか１項記載の基板。
  12. 【請求項１２】 第１の導体溝（１２）が１つの基板
    （１０）に設けられ、かつ第２の導体溝（１２）が別の
    基板（１０）に設けられており、該両方の導体溝が互い
    に相対して合致させられており、この場合、前記一方の
    導体溝の寸法が前記他方の導体溝の寸法よりも小さくな
    っている請求項１０又は１１記載の基板。
  13. 【請求項１３】 両方の導体溝が基板（５）の縁部まで
    延びており、高周波導体のための差し込み接続部が設け
    られている請求項１記載の基板。
  14. 【請求項１４】 互いに相対する導体溝（１２）間のス
    ペースが空気で満たされている請求項１２若しくは１３
    記載の基板。
  15. 【請求項１５】 少なくとも１つの個別層に冷却溝（２
    ０）を設けてあり、冷却溝が冷却体を形成する厚さの金
    属被覆（１８）で満たされている請求項１から１４にい
    ずれか１項記載の基板。
  16. 【請求項１６】 少なくとも１つの個別層に冷却通路
    （３４）が設けられており、該冷却通路を通して冷却媒
    体（３６）が導かれるようになっており、別の個別層が
    前記冷却通路を閉鎖している請求項１から１５のいずれ
    か１項記載の基板。
  17. 【請求項１７】 冷却通路が基板（５）の縁部まで延び
    ており、冷却媒体接続部が形成されている請求項１６記
    載の基板。
  18. 【請求項１８】 少なくとも１つの個別層に電子的、光
    学的若しくは光電式の構成部分（２８）のための少なく
    とも１つの受容部が設けられている請求項１から１７の
    いずれか１項記載の基板。
  19. 【請求項１９】 別の個別層に切欠き（３２）を設けて
    あり、該切欠きが前記受容部に相対して位置している請
    求項１８記載の基板。
  20. 【請求項２０】 両方の個別層が互いに導電性の材料
    （２４）によって結合されている請求項１から１９のい
    ずれか１項記載の基板。
  21. 【請求項２１】 個別層（１０）の少なくとも１つに接
    点開口（２２）を設けてあり、接点開口が個別層（１
    ０）の第１の機能面から個別層を通って第２の機能面へ
    延びていて、導電性の材料によって満たされている請求
    項２０記載の基板。
  22. 【請求項２２】 個別層の少なくとも１つが光透過性の
    材料から成っており、該個別層に導波路溝（４２）を設
    けてあり、導波路溝が光透過性の材料で満たされてお
    り、該材料の屈折率が前記個別層の光透過性の材料の屈
    折率と異なっていて、これによって導波路（４０）が形
    成されている請求項１から２１のいずれか１項記載の基
    板。
  23. 【請求項２３】 導波路（４０）を備えた個別層にミラ
    ー（４４）が設けられており、ミラーを介して光が導波
    路内に入射されかつ導波路から出射されるようになって
    いる請求項２２記載の基板。
  24. 【請求項２４】 ミラー（４４）が別個の構成部分であ
    り、該構成部分が個別層内にはめ込まれている請求項２
    ３記載の基板。
  25. 【請求項２５】 殊に請求項１から２４のいずれか１項
    記載の基板（５）を製造する方法であって、次のステッ
    プを備えており：成形技術によって少なくとも２つの個
    別層・素材（１１０）を形成し、該個別層・素材がそれ
    ぞれ第１及び第２の機能面に位置決め手段・成形部（１
    １６）を備えており、個別層・素材（１１０）の表面全
    体を、該表面が金属被覆を備え得るように前処理し、前
    記表面の、金属被覆を備えてならない領域を後処理し
    て、該領域から金属被覆を除去し、後処理しなかった領
    域に金属被覆（１８）を施し、個別層・素材を重ね合わ
    せて、位置決め手段（１６）によって互いに相対的に正
    確に位置決めすることを特徴とする基板の製造方法。
  26. 【請求項２６】 前処理として、薄いプレ・金属被覆
    （１１８）を施す請求項２５記載の製造方法。
  27. 【請求項２７】 後処理として薄いプレ・金属被覆（１
    １８）を機械的に除去する請求項２６記載の製造方法。
  28. 【請求項２８】 前処理として、サブストレートにシー
    ドを作る請求項２５記載の製造方法。
  29. 【請求項２９】 後処理として、シードを除去する請求
    項２８記載の製造方法。
  30. 【請求項３０】 個別層（１０）を射出成形する請求項
    ２５から２９のいずれか１項記載の製造方法。
JP2001145512A 2000-05-15 2001-05-15 基板及び該基板の製造方法 Pending JP2002016340A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10023736A DE10023736A1 (de) 2000-05-15 2000-05-15 Leiterplatte sowie Verfahren zur Herstellung einer Leiterplatte
DE10023736.3 2000-05-15

Publications (1)

Publication Number Publication Date
JP2002016340A true JP2002016340A (ja) 2002-01-18

Family

ID=7642100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001145512A Pending JP2002016340A (ja) 2000-05-15 2001-05-15 基板及び該基板の製造方法

Country Status (5)

Country Link
US (1) US6717060B2 (ja)
EP (1) EP1156708A3 (ja)
JP (1) JP2002016340A (ja)
CA (1) CA2347568C (ja)
DE (1) DE10023736A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034654A (ja) * 2006-07-28 2008-02-14 Mitsui Chemicals Inc 配線基板の製造方法並びにその製造に用いられる配線構造体及びその製造方法
JP2008159933A (ja) * 2006-12-25 2008-07-10 Matsushita Electric Works Ltd 積層基板
JP2009529238A (ja) * 2006-03-06 2009-08-13 フォームファクター， インコーポレイテッド 積重ねガード構造

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163781A1 (en) * 2001-05-01 2002-11-07 Ericsson Inc. Integrated cooling of a printed circuit board structure
DE10228344B4 (de) * 2002-06-25 2007-02-08 Infineon Technologies Ag Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
TWI297095B (en) * 2003-10-02 2008-05-21 Au Optronics Corp Bonding pad structure for a display and fabrication method thereof
US20080093731A1 (en) * 2004-07-20 2008-04-24 Johann Heyen Cooled Integrated Circuit
DE102004062441B3 (de) * 2004-12-16 2006-07-20 Schweizer Electronic Ag Mehrschichtaufbau mit Temperierfluidkanal und Herstellungsverfahren
DE102005034998B4 (de) * 2005-07-27 2016-06-23 Behr Industry Gmbh & Co. Kg Verfahren zur Herstellung einer Vorrichtung zur Kühlung von elektronischen Bauelementen sowie Vorrichtung zur Kühlung von elektronischen Bauelementen
WO2007074567A1 (ja) * 2005-12-27 2007-07-05 Ibiden Co., Ltd. 光・電気複合配線板及びその製造方法
JP4740765B2 (ja) * 2006-02-24 2011-08-03 エルピーダメモリ株式会社 半導体装置及びその製造方法
DE102007019576A1 (de) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Modulträger für ein elektronisches Modul, elektronisches Modul mit einem derartigen Modulträger, Modulanordnung mit einer Mehrzahl von Modulen und Bausatz für eine Modulanordnung
WO2009051902A1 (en) * 2007-10-17 2009-04-23 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating selectively coupled optical waveguides on a substrate
WO2009104558A1 (ja) * 2008-02-19 2009-08-27 日本電気株式会社 光インターコネクション装置
CN101565160A (zh) * 2008-04-21 2009-10-28 鸿富锦精密工业（深圳）有限公司 微机电系统及其封装方法
US8179676B2 (en) * 2010-07-21 2012-05-15 Telefonaktiebolaget L M Ericsson (Publ) Optical interconnects in cooling substrates
US8007291B1 (en) * 2010-10-15 2011-08-30 International Business Machines Corporation Implementing differential signal circuit board electrical contact
DE102012013920A1 (de) 2011-07-14 2013-01-17 Hotoprint Elektronik GmbH & Co. KG Identifizierbare mehrschichtige Leiterplatte sowie Herstellungsverfahren dazu
DE102011089891B4 (de) * 2011-12-23 2022-08-11 Vitesco Technologies GmbH Schaltungsträger und Verfahren zur Herstellung von einem Schaltungsträger, Schaltungsanordnung mit einem Schaltungsträger
DE102012200343A1 (de) * 2012-01-11 2013-07-11 E.G.O. Elektro-Gerätebau GmbH Bauteilträger, elektrischer Leiter und Verfahren zur Herstellung eines Bauteilträgers sowie eines elektrischen Leiters
US10177065B2 (en) * 2013-04-02 2019-01-08 Gerald Ho Kim Silicon-based heat dissipation device for heat-generating devices
US9743555B2 (en) * 2013-04-02 2017-08-22 Gerald Ho Kim Silicon-based heat dissipation device for heat-generating devices
DE102013007042A1 (de) * 2013-04-24 2014-10-30 Gottfried Wilhelm Leibniz Universität Hannover Leiterplatte und Verfahren zum Herstellen einer Leiterplatte
KR20140144487A (ko) * 2013-06-11 2014-12-19 에스케이하이닉스 주식회사 패키지 기판 및 제조 방법
CN104159399B (zh) * 2014-08-01 2017-12-15 深圳市华星光电技术有限公司 一种电路板及显示面板
CN106879194A (zh) * 2017-03-17 2017-06-20 深圳崇达多层线路板有限公司 一种薄芯板的水平棕化方法
DE102018009292A1 (de) 2018-11-26 2020-05-28 Harting Ag Elektrooptische Baugruppe mit Wärmeabführung sowie Verfahren zur Herstellung einer solchen Baugruppe
CN113286451B (zh) * 2021-05-24 2022-07-19 四川海英电子科技有限公司 一种hdi多层电路板叠层导盲孔制作方法
US20230047568A1 (en) * 2021-08-10 2023-02-16 Imagine Tf, Llc Printed circuit boards with embossed metalized circuit traces
US20230180397A1 (en) * 2021-12-06 2023-06-08 R&D Circuits Method and process for creating high-performance coax sockets
CN115360170B (zh) * 2022-10-19 2023-01-31 睿力集成电路有限公司 一种半导体结构及其形成方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3398232A (en) * 1965-10-19 1968-08-20 Amp Inc Circuit board with interconnected signal conductors and interconnected shielding conductors
US4606787A (en) * 1982-03-04 1986-08-19 Etd Technology, Inc. Method and apparatus for manufacturing multi layer printed circuit boards
US4604799A (en) * 1982-09-03 1986-08-12 John Fluke Mfg. Co., Inc. Method of making molded circuit board
DE3412290A1 (de) * 1984-04-03 1985-10-03 System Kontakt Gesellschaft für elektronische Bauelemente mbH, 7107 Bad Friedrichshall Mehrlagige leiterplatte in multilayer- oder stapeltechnik
US4591220A (en) * 1984-10-12 1986-05-27 Rollin Mettler Injection molded multi-layer circuit board and method of making same
US4734315A (en) * 1985-06-05 1988-03-29 Joyce Florence Space-Bate Low power circuitry components
DE3805851A1 (de) * 1988-02-25 1989-08-31 Standard Elektrik Lorenz Ag Leiterplatte mit einer kuehlvorrichtung
DE4020048A1 (de) * 1990-06-23 1992-01-02 Ant Nachrichtentech Anordnung aus substrat und bauelement und verfahren zur herstellung
ATE154259T1 (de) * 1991-02-28 1997-06-15 Heinze Dyconex Patente Verfahren zur herstellung eines aus mikrosieben bestehenden verbundkörpers
US5207887A (en) * 1991-08-30 1993-05-04 Hughes Aircraft Company Semi-additive circuitry with raised features using formed mandrels
JPH07105420B2 (ja) * 1991-08-26 1995-11-13 ヒューズ・エアクラフト・カンパニー 成形された接点をもった電気接続
JPH0773155B2 (ja) * 1992-04-20 1995-08-02 大宏電機株式会社 回路部品の製造方法
DE59403626D1 (de) * 1993-09-29 1997-09-11 Siemens Nv Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
JPH07170077A (ja) * 1993-12-16 1995-07-04 Hitachi Cable Ltd 射出成形回路部品の製造方法
US5666272A (en) * 1994-11-29 1997-09-09 Sgs-Thomson Microelectronics, Inc. Detachable module/ball grid array package
US5764119A (en) * 1995-10-16 1998-06-09 Kabushiki Kaisha Toshiba Wiring board for high-frequency signals and semiconductor module for high-frequency signals using the wiring board
DE19601202A1 (de) * 1996-01-15 1997-03-06 Siemens Ag Datenträgerkarte und Verfahren zu deren Herstellung
US5712607A (en) * 1996-04-12 1998-01-27 Dittmer; Timothy W. Air-dielectric stripline
US5914534A (en) * 1996-05-03 1999-06-22 Ford Motor Company Three-dimensional multi-layer molded electronic device and method for manufacturing same
US5825630A (en) * 1996-11-07 1998-10-20 Ncr Corporation Electronic circuit board including a second circuit board attached there to to provide an area of increased circuit density
US5766979A (en) * 1996-11-08 1998-06-16 W. L. Gore & Associates, Inc. Wafer level contact sheet and method of assembly
US6188028B1 (en) * 1997-06-09 2001-02-13 Tessera, Inc. Multilayer structure with interlocking protrusions
US6007669A (en) * 1998-01-07 1999-12-28 Packard Hughes Interconnect Company Layer to layer interconnect
DE19838519A1 (de) * 1998-08-25 2000-03-02 Bosch Gmbh Robert Leiterplatte und Verfahren zur Herstellung
JP3629375B2 (ja) * 1998-11-27 2005-03-16 新光電気工業株式会社 多層回路基板の製造方法
US6326560B1 (en) * 1999-08-04 2001-12-04 Witek Enterprise Co., Ltd. Adapter for a ball grid array device
US6490168B1 (en) * 1999-09-27 2002-12-03 Motorola, Inc. Interconnection of circuit substrates on different planes in electronic module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009529238A (ja) * 2006-03-06 2009-08-13 フォームファクター， インコーポレイテッド 積重ねガード構造
JP2008034654A (ja) * 2006-07-28 2008-02-14 Mitsui Chemicals Inc 配線基板の製造方法並びにその製造に用いられる配線構造体及びその製造方法
JP2008159933A (ja) * 2006-12-25 2008-07-10 Matsushita Electric Works Ltd 積層基板

Also Published As

Publication number Publication date
US6717060B2 (en) 2004-04-06
CA2347568C (en) 2006-03-28
CA2347568A1 (en) 2001-11-15
US20020011349A1 (en) 2002-01-31
EP1156708A3 (de) 2003-10-29
EP1156708A2 (de) 2001-11-21
DE10023736A1 (de) 2001-11-22

Similar Documents

Publication Publication Date Title
JP2002016340A (ja) 基板及び該基板の製造方法
EP1447695B1 (en) Optical module having optical socket for optical communication and manufacturing method of the same
US6832861B2 (en) Coupling device for optically coupling an optical waveguide to an electro-optical element
EP1548472B1 (en) Method and structure for coupling optical fibers with printed wiring board embedded waveguides
US7150569B2 (en) Optical device mounted substrate assembly
JP2002529787A (ja) 電気・光学的な構成ユニット及び該構成ユニットの製造法
KR20070030469A (ko) 광 도파로 마스터 및 그 제조 방법
KR20070044429A (ko) 광 결합 장치
US5984534A (en) Method and device for waveguide connection
JP2004535070A (ja) インターボード通信用ｐｃｂに光学層を一体化するためのシステムおよび方法
WO1996013069A1 (en) Optocomponent capsule having an optical interface
JP4763446B2 (ja) 光接続部品の製造方法
CN110764196B (zh) 用于光纤阵列与平面光波导耦合的无导销可插拔对准结构
JP3901067B2 (ja) 光通信モジュールおよびその製造方法
US8979372B2 (en) Circuit board and manufacturing method thereof and electro-optic apparatus having the circuit board
US7195401B2 (en) Method for manufacturing optical access units, an optical access unit and an optical fiber ferrule module
JP2005508518A (ja) セラミックウエハボード
KR100639922B1 (ko) 광 접속기가 구비된 광백플레인 장치 및 그 제조방법
KR100714205B1 (ko) 광 인쇄회로기판의 가이드홀 제작 방법
US7108809B2 (en) Optical coupler replication arrangement and process
JP2013228423A (ja) 立体回路基板および光通信モジュール
JP2006317598A (ja) 電気・光変換モジュール及び該モジュール用の基板製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040512